CN113890516A - 轨到轨输入比较器用失调电压修调电路 - Google Patents

轨到轨输入比较器用失调电压修调电路 Download PDF

Info

Publication number
CN113890516A
CN113890516A CN202111289591.5A CN202111289591A CN113890516A CN 113890516 A CN113890516 A CN 113890516A CN 202111289591 A CN202111289591 A CN 202111289591A CN 113890516 A CN113890516 A CN 113890516A
Authority
CN
China
Prior art keywords
input
common mode
transistor
rail
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111289591.5A
Other languages
English (en)
Other versions
CN113890516B (zh
Inventor
李肖飞
刘焕双
漆星宇
郑宗源
王新安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runic Technology Co ltd
Original Assignee
Jiangsu Runic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runic Technology Co ltd filed Critical Jiangsu Runic Technology Co ltd
Priority to CN202111289591.5A priority Critical patent/CN113890516B/zh
Publication of CN113890516A publication Critical patent/CN113890516A/zh
Application granted granted Critical
Publication of CN113890516B publication Critical patent/CN113890516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种轨到轨输入比较器用失调电压修调电路。其包括与一轨到轨输入比较器适配电连接的N输入对管共模检测电路、P输入对管共模检测电路以及修调模块；通过N输入对管共模检测电路检测所连接轨到轨输入比较器内N输入对管的工作状态；通过P输入对管共模检测电路检测所连接轨到轨输入比较器内P输入对管的工作状态；根据所接收到N输入对管的工作状态以及P输入对管的工作状态，修调模块确定加载到轨到轨输入比较器内输入级的共模输入电压状态，以确定的共模输入电压状态对所连接的轨到轨输入比较器进行相应的失调电压修调。本发明能有效实现对轨到轨输入比较器的失调电压修调，提高轨到轨输入比较器的工作稳定性与可靠性。

Description

轨到轨输入比较器用失调电压修调电路
技术领域
本发明涉及一种失调电压修调电路，尤其是一种轨到轨输入比较器用失调电压修调电路。
背景技术
对于轨到轨输入比较器，为了保证输入可以在GND到供电电压全电压范围内进行比较，通常采用PMOS管差分对和NMOS管差分对并联作为输入级，即轨到轨输入比较器的输入级包括N输入对管以及P输入对管。采用所述输入级的轨到轨输入比较器，在工作时，输入级存在三种工作状态，即只有N输入对管对工作、只有P输入对管工作、以及N输入对管和P输入对管同时工作。
目前，对高速轨到轨输入比较器，通常将负载管和N输入对管以及P输入对管具有较小的器件尺寸，导致轨到轨输入比较器的失调电压较大，为了保证工作的可靠性，需要对轨到轨输入比较器进行修调。
因此，轨到轨输入比较器在工作时，会随输入共模电压的变化而出现的输入级的三种工作状态，进而导致其失调电压(offset)也存在三种状态。目前，对轨到轨输入比较器的修调方式无法满足上述输入级三种工作状态失调电压的有效修调。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种轨到轨输入比较器用失调电压修调电路，其能有效实现对轨到轨输入比较器的失调电压修调，提高轨到轨输入比较器的工作稳定性与可靠性。
按照本发明提供的技术方案，所述轨到轨输入比较器用失调电压修调电路，包括与一轨到轨输入比较器适配电连接的N输入对管共模检测电路、P输入对管共模检测电路以及修调模块，所述N输入对管共模检测电路、P输入对管共模检测电路与修调模块适配连接；其中，
通过N输入对管共模检测电路检测所连接轨到轨输入比较器内N输入对管的工作状态，并将所检测轨到轨输入比较器内N输入对管的工作状态送入修调模块内；
通过P输入对管共模检测电路检测所连接轨到轨输入比较器内P输入对管的工作状态，并将所检测轨到轨输入比较器内P输入对管的工作状态送入修调模块内；
根据所接收到N输入对管的工作状态以及P输入对管的工作状态，修调模块确定加载到轨到轨输入比较器内输入级的共模输入电压状态，以能根据确定的共模输入电压状态对所连接的轨到轨输入比较器进行相应的失调电压修调。
所述N输入对管共模检测电路包括N输入对管共模检测连接部、N输入对管共模检测尾电流源、N输入对管共模检测负载部以及N输入对管共模检测输出部；其中，
N输入对管共模检测连接部与轨到轨输入比较器内的N输入对管适配连接，且N输入对管共模检测连接部、N输入对管共模检测输出部均与N输入对管共模检测尾电流源以及N输入对管共模检测负载部适配连接；
N输入对管共模检测连接部能检测所连接N输入对管在共模输入电压下的工作电流，且根据N输入对管共模检测连接部检测N输入对管的工作电流，通过N输入对管共模检测负载部与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管正常工作状态的N输入对管第一工作状态信号，或者，通过N输入对管共模检测尾电流源与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管关断工作状态的N输入对管第二工作状态信号。
根据N输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器内N输入对管相应的导电沟道宽长比能得到N输入对管第一尺寸比；
根据N输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器内N输入对管尾电流源的导电沟道宽长比能得到N输入对管第二尺寸比，其中，N输入对管第二尺寸比与N输入对管第一尺寸比相同。
N输入对管第一工作状态信号为高电平时且N输入对管第二工作状态信号为低电平时，所述N输入对管检测连接部包括NMOS管MN11以及NMOS管MN12，所述N输入对管检测尾电流源包括NMOS管MN10以及NMOS管MN9；其中，NMOS管MN11的栅极端、NMOS管MN12的栅极端与轨到轨输入比较器内N输入对管适配连接，NMOS管MN11的源极端、NMOS管MN12的源极端与NMOS管MN10的漏极端连接，NMOS管MN10的源极端与NMOS管MN9的漏极端连接，NMOS管MN9的源极端接地，NMOS管MN9的栅极端、NMOS管MN10的栅极端与N输入对管尾电流源适配连接，且NMOS管MN9的栅极端与N输入对管共模检测输出部内NMOS管MN13的栅极端连接；
NMOS管MN13的源极端接地，NMOS管MN13的漏极端与N输入对管共模检测输出部内PMOS管MP16的漏极端以及PMOS管MP17的漏极端连接，且NMOS管MN13的漏极端与PMOS管MP16的漏极端、PMOS管MP17的漏极端相互连接后能形成N输入对管共模检测输出端STATE_N；
PMOS管MP16的栅极端与NMOS管MN12的漏极端、N输入对管共模检测负载部内PMOS管MP14的栅极端以及所述PMOS管MP14的漏极端连接，PMOS管MP17的栅极端与NMOS管MN11的漏极端、N输入对管共模检测负载部内PMOS管MP15的栅极端以及所述PMOS管MP15的漏极端连接，PMOS管MP14的源极端、PMOS管MP15的源极端、PMOS管MP16的源极端以及PMOS管MP17的源极端与电压VDD连接。
所述P输入对管共模检测电路包括P输入对管共模检测连接部、P输入对管共模检测尾电流源、P输入对管共模检测负载部以及P输入对管共模检测输出部；其中，
P输入对管共模检测连接部与轨到轨输入比较器内的P输入对管适配连接，且P输入对管共模检测连接部、P输入对管共模检测输出部均与P输入对管共模检测尾电流源以及P输入对管共模检测负载部适配连接；
P输入对管共模检测连接部能检测所连接P输入对管在共模输入电压下的工作电流，且根据P输入对管共模检测连接部检测P输入对管的工作电流，通过P输入对管共模检测负载部与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管正常工作状态的P输入对管第一工作状态信号，或者，通过P输入对管共模检测尾电流源与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管关断工作状态的P输入对管第二工作状态信号。
根据P输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器内PN输入对管相应的导电沟道宽长比能得到P输入对管第一尺寸比；
根据P输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器内P输入对管尾电流源的导电沟道宽长比能得到P输入对管第二尺寸比，其中，P输入对管第二尺寸比与P输入对管第一尺寸比相同。
P输入对管第一工作状态信号为低电平时且P输入对管第二工作状态信号为高电平时，所述P输入对管检测连接部包括PMOS管MP11以及PMOS管MP12，P输入对管检测尾电流源包括PMOS管MP9以及PMOS管MP10；
PMOS管MP11的栅极端、PMOS管MP12的栅极端与轨到轨输入比较器内P输入对管适配连接，PMOS管MN11的源极端、PMOS管MN12的源极端与PMOS管MN10的漏极端连接，PMOS管MP10的源极端与PMOS管MP9的漏极端连接，PMOS管MP9的栅极端、PMOS管MP10的栅极端与P输入对管尾电流源适配连接，且PMOS管MP9的栅极端与P输入对管共模检测输出部内PMOS管MP13的栅极端连接，PMOS管MP13的源极端以及PMOS管MN9的源极端与电压VDD连接；
PMOS管MP13的漏极端与P输入对管共模检测输出部内NMOS管MN16的漏极端以及NMOS管MN17的漏极端连接，且PMOS管MN13的漏极端与NMOS管MN16的漏极端、PMOS管MP17的漏极端相互连接后能形成P输入对管共模检测输出端STATE_P；
NMOS管MN16的栅极端与PMOS管MP11的漏极端、P输入对管共模检测负载部内NMOS管MN14的栅极端以及所述NMOS管MN14的漏极端连接，NMOS管MN17的栅极端与PMOS管MP12的漏极端、P输入对管共模检测负载部内NMOS管MN15的栅极端以及所述NMOS管MN15的漏极端连接，NMOS管MN14的源极端、NMOS管MN15的源极端、NMOS管MN16的源极端以及NMOS管MN17的源极端均接地。
所述修调模块包括依次连接的修调状态解析使能部、修调控制信号生成部以及修调驱动部；
修调状态解析使能部同时接收N输入对管共模检测电路检测得到的N输入对管的工作状态以及P输入对管共模检测电路检测得到的P输入对管的工作状态，并能根据所述N输入对管的工作状态、P输入对管的工作状态能解析确定加载到轨到轨输入比较器内输入级的共模输入电压状态，且根据解析确定的共模输入电压状态能生成低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号；
修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能加载到修调控制信号生成部，当低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号有效时，通过修调控制信号生成部能生成相应的共模输入修调控制信号；
修调驱动部，与轨到轨输入比较器适配连接，根据修调控制信号生成部生成的共模输入修调控制信号能生成一相应的共模输入失调修调电流，并能将所述共模输入失调修调电流加载到轨到轨输入比较器内，以实现对轨到轨输入比较器进行相应失调电压的修调。
所述修调控制信号生成部包括低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块以及高共模输入修调控制信号生成模块；修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能分别加载到低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块、高共模输入修调控制信号生成模块；
在低共模输入使能信号有效时，通过低共模输入修调控制信号生成模块能生成所需的低共模输入修调控制信号；在中间共模输入使能信号有效时，通过中间共模输入修调控制信号生成模块能生成所需的中间共模输入修调控制信号；在高共模输入使能信号有效时，通过高共模输入修调控制信号生成模块能生成所需的高共模输入修调控制信号；
根据低共模输入修调控制信号、中间共模输入修调控制信号、高共模输入修调控制信号，修调驱动部能分别生成低共模输入失调修调电流、中间共模输入失调修调电流以及高共模输入失调修调电流。
所述修调状态解析使能部包括用于接收N输入对管工作状态的信号触发器U2、用于接收P输入对管工作状态的信号触发器U1以及与信号触发器U2的输出端、信号触发器U1输出端连接的2-3状态译码器，通过2-3译码器根据信号触发器U2的输出状态以及信号触发器U1的输出状态能得到低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号。
本发明的优点：通过N输入对管共模检测电路检测所连接轨到轨输入比较器内N输入对管的工作状态，通过P输入对管共模检测电路检测所连接轨到轨输入比较器内P输入对管的工作状态，根据所接收到N输入对管的工作状态以及P输入对管的工作状态，修调模块确定加载到轨到轨输入比较器内输入级的共模输入电压状态，以能根据确定的共模输入电压状态对所连接的轨到轨输入比较器进行相应的失调电压修调，即能有效实现对轨到轨输入比较器的失调电压修调，提高轨到轨输入比较器的工作稳定性与可靠性。
附图说明
图1为本发明的框图。
图2为本发明轨到轨输入比较器的一种实施电路原理图。
图3为本发明N输入对管共模检测电路的电路原理图。
图4为本发明P输入对管共模输入检测电路的电路原理图。
图5为本发明修调模块的电路原理图。
附图标记说明：1-轨到轨输入比较器、2-N输入对管共模检测电路、3-P输入对管共模检测电路、4-修调模块、5-高共模输入修调方向熔丝模块、6-高共模输入第一位修调值熔丝模块、7-高共模输入第二位修调值熔丝模块、8-中间共模输入修调方向熔丝模块、9-中间共模输入第一位修调值熔丝模块、10-中间共模输入第二位修调值熔丝模块、11-低共模输入修调方向熔丝模块、12-低共模输入第一位修调值熔丝模块以及13-低共模输入第二位修调值熔丝模块。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能有效实现对轨到轨输入比较器1的失调电压修调，提高轨到轨输入比较器1的工作稳定性与可靠性，本发明包括与一轨到轨输入比较器1适配电连接的N输入对管共模检测电路2、P输入对管共模检测电路3以及修调模块4，所述N输入对管共模检测电路2、P输入对管共模检测电路3与修调模块4适配连接；其中，
通过N输入对管共模检测电路2检测所连接轨到轨输入比较器1内N输入对管的工作状态，并将所检测轨到轨输入比较器1内N输入对管的工作状态送入修调模块4内；
通过P输入对管共模检测电路3检测所连接轨到轨输入比较器1内P输入对管的工作状态，并将所检测轨到轨输入比较器1内P输入对管的工作状态送入修调模块4内；
根据所接收到N输入对管的工作状态以及P输入对管的工作状态，修调模块4确定加载到轨到轨输入比较器1内输入级的共模输入电压状态，以能根据确定的共模输入电压状态对所连接的轨到轨输入比较器1进行相应的失调电压修调。
具体地，轨到轨输入比较器1可以采用现有常用的形式，由上述说明可知，轨到轨输入比较器1的输入级从GND到供电电压VDD的全共模电压范围内存在三个工作区，三个工作区的失调电压不同。
本发明实施例中，通过N输入对管共模检测电路2与轨到轨输入比较器1内输入级的N输入对管适配连接，以通过所述N输入对管共模检测电路2能检测得到轨到轨输入比较器1内N输入对管的工作状态。同时，通过P输入对管共模检测电路3与轨到轨输入比较器1内输入级的P输入对管适配连接，以通过所述P输入对管共模检测电路3能检测得到轨到轨输入比较器1内P输入对管的工作状态。N输入对管共模检测电路2能将检测得到的N输入对管的工作状态、P输入对管共模检测电路3能将检测得到的P输入对管的工作状态分别输送至修调模块4内。
具体实施时，在接收到N输入对管的工作状态以及P输入对管的工作状态后，修调模块4能根据所接收到N输入对管的工作状态以及P输入对管的工作状态确定轨到轨输入比较器1内输入级的共模输入电压状态，修调模块4确定的共模输入电压状态为低共模输入、中间共模输入以及高共模输入，共模输入电压为低共模输入、中间共模输入或高共模输入时，能使得轨到轨输入比较器1的输入级分别处于相应的工作区。
本发明实施例中，修调模块4在确定共模输入电压状态后，能根据确定的共模输入电压状态对所连接的轨到轨输入比较器1进行相应的失调电压修调；如确定共模输入电压状态为低共模输入时，修调模块4将产生一低共模输入失调修调电流加载到轨到轨输入比较器1内，以对轨到轨输入比较器1进行低共模输入时的电压修调；共模输入电压状态为中间共模输入时，修调模块4将产生的一中间共模输入失调修调电流加载到轨到轨输入比较器1内，以对轨到轨输入比较器1进行中间共模输入时的电压修调；当共模输入电压状态为高共模输入时，修调模块4将产生的一高共模输入失调修调电流加载到轨到轨输入比较器1内，以对轨到轨输入比较器1进行高共模输入时的电压修调。因此，即可根据共模输入电压状态，能对轨到轨输入比较器1输入级的三种工作区分别进行修调，从而有效实现对轨到轨输入比较器1的失调电压修调，提高轨到轨输入比较器1的工作稳定性与可靠性。
如图2所示，为本发明轨到轨输入比较器1的一种具体实施原理图，其中，轨到轨输入比较器1的输入级包括N输入对管以及P输入对管，N输入对管包括NMOS管MN1以及NMOS管MN2，P输入对管包括PMOS管MP1以及PMOS管MP2，NMOS管MN1的栅极端与PMOS管MP1的栅极端连接，NMOS管MN2的栅极端与PMOS管MP2的栅极端连接，NMOS管MN1的栅极端以及PMOS管MP1的栅极端能接收输入电压IN-，NMOS管MN2的栅极端以及PMOS管MP2的栅极端接收输入电压IN+，利用输入电压IN-、输入电压IN+能得到共模输入电压。
NMOS管MN1的源极端、NMOS管MN2的源极端均与NMOS管MN3的漏极端连接，NMOS管MN3的源极端与NMOS管MN4的漏极端连接，NMOS管MN4的源极端接地，NMOS管MN3的栅极端接收偏置电压VB3，NMOS管MN4的栅极端接收偏置电压VB4。PMOS管MP1的源极端、PMOS管MP2的源极端均与PMOS管MP3的漏极端连接，PMOS管MP3的源极端与PMOS管MP4的漏极端连接，PMOS管MP4的源极端与供电电压VDD连接，PMOS管MP4的栅极端接收偏置VB1，PMOS管MP3的栅极端接收偏置电压VB2。利用NMOS管MN3以及NMOS管MN4能形成N输入对管的N输入对管尾电流源，利用PMOS管MP3以及PMOS管MP4能形成P输入对管的P输入对管尾电流源。
NMOS管MN1的漏极端与PMOS管MP6的漏极端、PMOS管MP8的源极端连接，NMOS管MN2的漏极端与PMOS管MP5的漏极端以及PMOS管MP7的源极端连接。PMOS管MP5的栅极端、PMOS管MP6的栅电极均接偏置电压VB7，PMOS管MP5的源极端以及PMOS管MP6的源极端均接供电电压VDD。
PMOS管MP1的漏极端与NMOS管MN6的漏极端以及NMOS管MN8的源极端连接，PMOS管MP2的漏极端与NMOS管MN7的源极端以及NMOS管MN5的漏极端连接，NMOS管MN5的源极端以及NMOS管MN6的源极端均接地。NMOS管MN5的栅极端、NMOS管MN6的栅极端与PMOS管MP7的的漏极端以及NMOS管MN7的漏极端连接。PMOS管MP7的栅极端、PMOS管MP8的栅极端均接偏置电压VB6。NMOS管MN7的栅极端、NMOS管MN8的栅极端均接偏置电压VB5。NMOS管MN7的源极端与NMOS管MN5的漏极端以及PMOS管MP2的漏极端相互连接后能形成失调电压修调连接端VOS_ADD，NMOS管MN8的源极端与NMOS管MN6的漏极端以及PMOS管MP1的漏极端相互连接后能形成失调电压修调连接端VOS_MIN。
PMOS管MP8的漏极端以及NMOS管MN8的漏极端与NMOS管MN18的栅极端连接，NMOS管MN18的源极端接地，NMOS管MN18的漏极端与PMOS管MP18的漏极端、PMOS管MP19的栅极端以及NMOS管MN19的栅极端连接，PMOS管MP18的栅极端接偏置电压VB8。PMOS管MP19的漏极端、NMOS管MN19的漏极端均与PMOS管MP20的栅极端以及NMOS管MN20的栅极端连接，NMOS管MN18的源极端、NMOS管MN19的源极端以及NMOS管MN20的源极端均接地，PMOS管MP18的源极端、PMOS管MP19的源极端以及PMOS管MP20的源极端均与接供电电压VDD。
上述电路中，PMOS管MP5、PMOS管MP6、PMOS管MP7以及PMOS管MP8作为P输入对管的负载管，NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8作为N输入对管的负载管。PMOS管MP20的漏极端与NMOS管MN20的漏极端相互连接后能形成比较器输出端OUT。
上述偏置电压VB1、偏置电压VB2、偏置电压VB3、偏置电压VB4、偏置电压VB5、偏置电压VB6、偏置电压VB7以及偏置电压VB8的具体情况可以根据实际需要选择，一般可由偏置电压产生电路产生，具体与现有相一致，为本技术领域人员所熟知，此处不再赘述。
进一步地，所述N输入对管共模检测电路2包括N输入对管共模检测连接部、N输入对管共模检测尾电流源、N输入对管共模检测负载部以及N输入对管共模检测输出部；其中，
N输入对管共模检测连接部与轨到轨输入比较器1内的N输入对管适配连接，且N输入对管共模检测连接部、N输入对管共模检测输出部均与N输入对管共模检测尾电流源以及N输入对管共模检测负载部适配连接；
N输入对管共模检测连接部能检测所连接N输入对管在共模输入电压下的工作电流，且根据N输入对管共模检测连接部检测N输入对管的工作电流，通过N输入对管共模检测负载部与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管正常工作状态的N输入对管第一工作状态信号，或者，通过N输入对管共模检测尾电流源与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管关断工作状态的N输入对管第二工作状态信号。
如图3所示，为N输入对管共模检测电路2的原理图，具体地，当N输入对管第一工作状态信号为高电平时且N输入对管第二工作状态信号为低电平时，所述N输入对管检测连接部包括NMOS管MN11以及NMOS管MN12，所述N输入对管检测尾电流源包括NMOS管MN10以及NMOS管MN9；其中，NMOS管MN11的栅极端、NMOS管MN12的栅极端与轨到轨输入比较器1内N输入对管适配连接，NMOS管MN11的源极端、NMOS管MN12的源极端与NMOS管MN10的漏极端连接，NMOS管MN10的源极端与NMOS管MN9的漏极端连接，NMOS管MN9的源极端接地，NMOS管MN9的栅极端、NMOS管MN10的栅极端与N输入对管尾电流源适配连接，且NMOS管MN9的栅极端与N输入对管共模检测输出部内NMOS管MN13的栅极端连接；
NMOS管MN13的源极端接地，NMOS管MN13的漏极端与N输入对管共模检测输出部内PMOS管MP16的漏极端以及PMOS管MP17的漏极端连接，且NMOS管MN13的漏极端与PMOS管MP16的漏极端、PMOS管MP17的漏极端相互连接后能形成N输入对管共模检测输出端STATE_N；
PMOS管MP16的栅极端与NMOS管MN12的漏极端、N输入对管共模检测负载部内PMOS管MP14的栅极端以及所述PMOS管MP14的漏极端连接，PMOS管MP17的栅极端与NMOS管MN11的漏极端、N输入对管共模检测负载部内PMOS管MP15的栅极端以及所述PMOS管MP15的漏极端连接，PMOS管MP14的源极端、PMOS管MP15的源极端、PMOS管MP16的源极端以及PMOS管MP17的源极端与电压VDD连接。
本发明实施例中，NMOS管MN11的栅极端与轨到轨输入比较器1内NMOS管MN1的栅极端连接，NMOS管MN12的栅极端与轨到轨输入比较器1内NMOS管MN2的栅极端连接，即实现N输入对管共模检测连接部与轨到轨输入比较器1内N输入对管间的适配连接。此外，NMOS管MN10的栅极端接偏置电压VB3，NMOS管MN9的栅极端以及NMOS管MN13的栅极端均接偏置电压VB4。N输入对管共模检测输出端STATE_N与修调模块4连接。
具体实施时，PMOS管MP14、PMOS管MP16构成的电流镜能实现对流过NMOS管MN12电流的镜像，PMOS管MP15、PMOS管MP17构成的电流镜能实现对NMOS管MN11电流的镜像。当加载到轨到轨输入比较器1内输入级的共模输入电压为较高时，则利用NMOS管MN1以及NMOS管MN2构成的N输入对管、以及利用NMOS管MN11以及NMOS管MN12构成的N输入对管共模检测连接部均能处于导通工作状态，此时，至少存在通过NMOS管MN11和/或NMOS管MN12的电流，此时，通过PMOS管MP14与PMOS管MP16构成的电流镜和/或通过PMOS管MP15与PMOS管MP17构成的电流镜的作用，能使得N输入对管共模检测输出端STATE_N为高电平。
当加载到轨到轨输入比较器1内输入级的共模输入电压小到接近VTN时，则NMOS管MN1、NMOS管MN2、NMOS管MN11以及NMOS管MN12均处于关断状态，N输入对管共模检测输出部未有电流通过。通过偏置电压VB3以及偏置电压VB4，能使得NMOS管MN10、NMOS管MN9以及NMOS管MN13导通，此时，能使得N输入对管共模检测输出端STATE_N为低电平。VTN为NMOS管MN1、NMOS管MN2、NMOS管MN11以及NMOS管MN12相对应的开启阈值电压，具体为本技术领域人员所熟知，此处不再赘述。
当然，具体实施时，N输入对管共模检测连接部、N输入对管共模检测尾电流源、N输入对管共模检测负载部以及N输入对管共模检测输出部还可以采用其他的实施形式，以能实现对轨到轨输入比较器1内N输入对管工作状态的检测，具体可以根据需要选择，此处不再赘述。
本发明实施例中，根据N输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器1内N输入对管相应的导电沟道宽长比能得到N输入对管第一尺寸比；根据N输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器1内N输入对管尾电流源的导电沟道宽长比能得到N输入对管第二尺寸比，其中，N输入对管第二尺寸比与N输入对管第一尺寸比相同。通过将N输入对管第二尺寸比与N输入对管第一尺寸比设置为相同，以能准确判断轨到轨输入比较器1内N输入对管的工作状态。
具体实施时，根据N输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器1内N输入对管相应的导电沟道宽长比能得到N输入对管第一尺寸比，具体是指将NMOS管MN11或NMOS管MN12相应的导电沟道宽长比与NMOS管MN1或NMOS管MN2相应的导电沟道宽长比的比值设置为N输入对管第一尺寸比。
根据N输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器1内N输入对管尾电流源的导电沟道宽长比能得到N输入对管第二尺寸比，具体是指将NMOS管MN10或NMOS管MN9相应的导电沟道宽长比与NMOS管MN3或NMOS管MN4相应的导电沟道宽长比的比值设置为N输入对管第二尺寸。
进一步地，所述P输入对管共模检测电路3包括P输入对管共模检测连接部、P输入对管共模检测尾电流源、P输入对管共模检测负载部以及P输入对管共模检测输出部；其中，
P输入对管共模检测连接部与轨到轨输入比较器1内的P输入对管适配连接，且P输入对管共模检测连接部、P输入对管共模检测输出部均与P输入对管共模检测尾电流源以及P输入对管共模检测负载部适配连接；
P输入对管共模检测连接部能检测所连接P输入对管在共模输入电压下的工作电流，且根据P输入对管共模检测连接部检测P输入对管的工作电流，通过P输入对管共模检测负载部与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管正常工作状态的P输入对管第一工作状态信号，或者，通过P输入对管共模检测尾电流源与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管关断工作状态的P输入对管第二工作状态信号。
如图4所示，为P输入对管共模检测电路2的实施原理图，其中，当P输入对管第一工作状态信号为低电平时且P输入对管第二工作状态信号为高电平时，所述P输入对管检测连接部包括PMOS管MP11以及PMOS管MP12，P输入对管检测尾电流源包括PMOS管MP9以及PMOS管MP10；
PMOS管MP11的栅极端、PMOS管MP12的栅极端与轨到轨输入比较器1内P输入对管适配连接，PMOS管MN11的源极端、PMOS管MN12的源极端与PMOS管MN10的漏极端连接，PMOS管MP10的源极端与PMOS管MP9的漏极端连接，PMOS管MP9的栅极端、PMOS管MP10的栅极端与P输入对管尾电流源适配连接，且PMOS管MP9的栅极端与P输入对管共模检测输出部内PMOS管MP13的栅极端连接，PMOS管MP13的源极端以及PMOS管MN9的源极端与电压VDD连接；
PMOS管MP13的漏极端与P输入对管共模检测输出部内NMOS管MN16的漏极端以及NMOS管MN17的漏极端连接，且PMOS管MN13的漏极端与NMOS管MN16的漏极端、PMOS管MP17的漏极端相互连接后能形成P输入对管共模检测输出端STATE_P；
NMOS管MN16的栅极端与PMOS管MP11的漏极端、P输入对管共模检测负载部内NMOS管MN14的栅极端以及所述NMOS管MN14的漏极端连接，NMOS管MN17的栅极端与PMOS管MP12的漏极端、P输入对管共模检测负载部内NMOS管MN15的栅极端以及所述NMOS管MN15的漏极端连接，NMOS管MN14的源极端、NMOS管MN15的源极端、NMOS管MN16的源极端以及NMOS管MN17的源极端均接地。
本发明实施例中，PMOS管MP11的栅极端与轨到轨输入比较器1内PMOS管MP1的栅极端连接，PMOS管MP12的栅极端与轨到轨输入比较器1内PMOS管MP2的栅极端连接，即实现P输入对管共模检测连接部与轨到轨输入比较器1内P输入对管间的适配连接。此外，PMOS管MP10的栅极端接偏置电压VB2，PMOS管MP9的栅极端以及PMOS管MP13的栅极端均接偏置电压VB1。P输入对管共模检测输出端STATE_P与修调模块4连接。
具体实施时，NMOS管MN14、NMOS管MN16构成的电流镜能实现对流过PMOS管MP11电流的镜像，NMOS管MN15、NMOS管MN17构成的电流镜能实现对PMOS管MP12电流的镜像。当加载到轨到轨输入比较器1内输入级的共模输入电压为较低时，则利用PMOS管MP1以及PMOS管MP2构成的P输入对管、以及利用PMOS管MP11以及PMOS管MP12构成的P输入对管共模检测连接部均能处于导通工作状态，此时，至少存在通过PMOS管MP11和/或PMOS管MP12的电流，此时，通过NMOS管MN14与NMOS管MN16构成的电流镜和/或通过NMOS管MN15与NMOS管MN17构成的电流镜的作用，能使得P输入对管共模检测输出端STATE_N为低电平。
当加载到轨到轨输入比较器1内输入级的共模输入电压大到接近VDD-|VTP|时，则PMOS管MP1、PMOS管MP2、PMOS管MP11以及PMOS管MP12均处于关断状态，P输入对管共模检测输出部未有电流通过。通过偏置电压VB1以及偏置电压VB2，能使得PMOS管MP10、PMOS管MP9以及PMOS管MP13导通，此时，能使得P输入对管共模检测输出端STATE_N为高电平。VTP为PMOS管MP1、PMOS管MP2、PMOS管MP11以及PMOS管MP12的开启阈值电压，VTP的具体情况与PMOS管MP1、PMOS管MP2、PMOS管MP11以及PMOS管MP12的具体情况相关，具体为本技术领域人员所熟知，此处不再赘述。
当然，具体实施时，P输入对管共模检测连接部、P输入对管共模检测尾电流源、P输入对管共模检测负载部以及P输入对管共模检测输出部还可以采用其他的实施形式，以能实现对轨到轨输入比较器1内P输入对管工作状态的检测，具体可以根据需要选择，此处不再赘述。
本发明实施例中，根据P输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器1内PN输入对管相应的导电沟道宽长比能得到P输入对管第一尺寸比；根据P输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器1内P输入对管尾电流源的导电沟道宽长比能得到P输入对管第二尺寸比，其中，P输入对管第二尺寸比与P输入对管第一尺寸比相同。通过将P输入对管第二尺寸比与P输入对管第一尺寸比设置为相同，能准确检测判断轨到轨输入比较器1内P输入对管的工作状态。
具体实施时，根据P输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器1内P输入对管相应的导电沟道宽长比能得到P输入对管第一尺寸比，具体是指将PMOS管MP11或PMOS管MP12相应的导电沟道宽长比与PMOS管MP1或PMOS管MP2相应的导电沟道宽长比的比值设置为P输入对管第一尺寸比。
根据P输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器1内P输入对管尾电流源的导电沟道宽长比能得到N输入对管第二尺寸比，具体是指将PMOS管MP9或PMOS管MP10相应的导电沟道宽长比与PMOS管MP3或PMOS管MP4相应的导电沟道宽长比的比值设置为P输入对管第二尺寸。
进一步地，所述修调模块4包括依次连接的修调状态解析使能部、修调控制信号生成部以及修调驱动部；
修调状态解析使能部同时接收N输入对管共模检测电路2检测得到的N输入对管的工作状态以及P输入对管共模检测电路3检测得到的P输入对管的工作状态，并能根据所述N输入对管的工作状态、P输入对管的工作状态能解析确定加载到轨到轨输入比较器1内输入级的共模输入电压状态，且根据解析确定的共模输入电压状态能生成低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号；
修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能加载到修调控制信号生成部，当低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号有效时，通过修调控制信号生成部能生成相应的共模输入修调控制信号；
修调驱动部，与轨到轨输入比较器1适配连接，根据修调控制信号生成部生成的共模输入修调控制信号能生成一相应的共模输入失调修调电流，并能将所述共模输入失调修调电流加载到轨到轨输入比较器1内，以实现对轨到轨输入比较器1进行相应失调电压的修调。
本发明实施例中，修调状态解析使能部与修调控制信号生成部连接，修调控制信号生成部与修调驱动部连接，N输入对管共模检测电路2的输出端以及P输入对管共模检测输出端3的输出端与修调状态解析使能部连接，修调驱动部与轨到轨输入比较器1适配连接。
由上述说明可知，加载到轨到轨输入比较器1输入级的共模输入电压状态可为低共模输入状态、中间共模输入状态或高共模输入状态。对于上述的轨到轨输入比较器1、N输入对管共模检测电路2以及P输入对管共模检测电路3而言，当为低共模输入状态时，则轨到轨输入比较器1内P输入对管处于导通状态且N输入对管处于关断状态；当处于高共模输入状态时，轨到轨输入比较器1内N输入对管处于导通状态且P输入对管处于关断状态；当处于中间共模输入状态时，轨到轨输入比较器1内N输入对管以及P输入对管均处于导通状态。因此，根据共模输入电压状态，能确定N输入对管共模检测输出端STATE_N以及P输入对管共模检测输出端STATE_P相应的电平状态，确定N输入对管共模检测输出端STATE_N、P输入对管共模检测输出端STATE_P相应电平状态的过程参考上述说明，此处不再赘述。
本发明实施例中，修调状态解析使能部同时接收N输入对管共模检测电路2检测得到的N输入对管的工作状态以及P输入对管共模检测电路3检测得到的P输入对管的工作状态后，具体根据N输入对管共模检测输出端STATE_N以及P输入对管共模检测输出端STATE_P相应的电平状态，即可确定加载到轨到轨输入比较器1内输入级的共模输入电压状态，然后根据确定的共模输入电压状态，以能生成低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号。具体地，如当解析确定的共模输入电压状态为低共模输入状态时，则能生成低共模输入使能信号；当解析确定的共模输入电压状态为中间共模输入状态时，则能生成中间共模输入使能信号；当解析确定的共模输入电压状态为高共模输入状态时，则能生成高共模输入使能信号。
具体实施时，修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号能加载到修调控制信号生成部。对于修调控制信号生成部，当且仅当低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号有效时，修调控制信号生成部才能生成相应的共模输入修调控制信号。具体地，如当低共模输入使能信号有效时，则修调控制信号生成部能生成一低共模输入修调控制信号；当中间共模输入使能信号有效时，则修调控制信号生成部能生成一相应的中间共模输入修调控制信号；同理，当高共模输入使能信号有效时，则修调控制信号生成部能生成一相应的高共模输入修调控制信号。
对于修调驱动部，接收低共模输入修调控制信号、中间共模输入修调控制信号或高共模输入修调控制信号。修调驱动部在生成的共模输入失调修调电流，具体与所接收的共模输入修调控制信号相关；如修调驱动部接收修调控制信号生成部加载的低共模输入修调控制信号时，则能生成低共模输入失调修调电流；如修调驱动部接收修调控制信号生成部加载的中间共模输入修调控制信号时，则能生成中间共模输入失调修调电流；如修调驱动部接收修调控制信号生成部加载的高共模输入修调控制信号时，则能生成高共模输入失调修调电流。
在得到低共模输入失调修调电流、中间共模输入失调修调电流或高共模输入失调修调电流后，修调驱动部能将所生成的共模输入失调修调电流加载到轨到轨输入比较器1内，具体对轨到轨输入比较器1进行失调电压修调的方式与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。
进一步地，所述修调控制信号生成部包括低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块以及高共模输入修调控制信号生成模块；修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能分别加载到低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块、高共模输入修调控制信号生成模块；
在低共模输入使能信号有效时，通过低共模输入修调控制信号生成模块能生成所需的低共模输入修调控制信号；在中间共模输入使能信号有效时，通过中间共模输入修调控制信号生成模块能生成所需的中间共模输入修调控制信号；在高共模输入使能信号有效时，通过高共模输入修调控制信号生成模块能生成所需的高共模输入修调控制信号；
根据低共模输入修调控制信号、中间共模输入修调控制信号、高共模输入修调控制信号，修调驱动部能分别生成低共模输入失调修调电流、中间共模输入失调修调电流或高共模输入失调修调电流。
本发明实施例中，低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块、高共模输入修调控制信号生成模块间相互独立。具体工作时，修调状态解析使能部只能使得低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号中的一个处于有效状态，即对应轨到轨输入比较器1的共模输入信号的当前状态。具体实施时，对于低共模输入修调控制信号生成模块，仅当在低共模输入使能信号有效时，才会生成低共模输入修调控制信号，具体可以采用本技术领域常用的技术手段生成低共模输入修调控制信号，具体生成低共模输入修调控制信号的方式以及过程可以根据需要选择，可以通过下述的具体实例进行具体说明。
中间共模输入修调控制信号生成模块、高共模输入修调控制信号生成模块与低共模输入修调控制信号生成模块的工作方式相一致，具体可以参考上述低共模输入修调控制信号生成模块的工作方式说明，此处不再一一说明。
进一步地，所述修调状态解析使能部包括用于接收N输入对管工作状态的信号触发器U2、用于接收P输入对管工作状态的信号触发器U1以及与信号触发器U2的输出端、信号触发器U1输出端连接的2-3状态译码器，通过2-3译码器根据信号触发器U2的输出状态以及信号触发器U1的输出状态能得到低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号。
如图5所示，为本发明修调模块4的一种具体实施的电路原理图，其中，图5中，信号触发器U2以及信号触发器U1均采用施密特触发器，施密特触发器的具体情况为本技术领域人员所熟知，此处不再赘述。信号触发器U1的输入端与P输入对管共模检测输出端STATE_P连接，信号触发器U2的输入端与N输入对管共模检测输出端STATE_N连接。
对于2-3译码器，本发明实施例中，具体包括反相器U3以及反相器U4，其中，反相器U3的输入端与信号触发器U1的输出端连接，反相器U3的输出端接与非门U8的一输入端、反相器U6的输入端以及反相器U7的输入端连接，信号触发器U2的输出端与与非门U10的一输入端、反相器U4的输出端以及反相器U5的输入端连接诶，反相器U5的另一端接与非门U8的另一输入端，反相器U4的输出端以及反相器U6的输出端分别与与非门U9的输入端连接，反相器U7的输出端接与非门U10的另一输入端。通过与非门U8的输出端能输出高共模输入使能信号EN_N，通过与非门U9的输出端能输出中间共模输入使能信号EN_NP，通过与非门U10的输出端能输出低共模输入使能信号EN_P。
由上述说明可知：当P输入对管处于导通工作状态时，P输入对管共模检测输出端STATE_P输出低电平，P输入对管处于关断状态时，P输入对管共模检测输出端STATE_P输出高电平；当N输入对管处于导通工作状态时，N输入对管共模检测输出端STATE_N输出高电平，N输入对管处于关断状态时，N输入对管共模检测输出端STATE_N输出低电平。
具体实施时，通过信号触发器U1以及信号触发器U2将P输入对管、P输入对管相应的工作状态检测结果送入2-3译码器，以判断对轨到轨输入比较器1输入级的三个工作区。当处于低共模输入状态时，P输入对管处于导通工作状态且N输入对管处于关断状态时，此时，P输入对管共模检测输出端STATE_P输出低电平，N输入对管共模检测输出端STATE_N输出低电平，此时，2-3译码器通过与非门U10输出的低共模输入使能信号EN_P为低电位，而高共模输入使能信号EN_N、间共模输入使能信号EN_NP均为高电平。
当轨到轨输入比较器1输入级的共模输入电压为中间共模输入状态时，P输入对管处于导通工作状态且N输入对管也处于导通工作状态，此时，P输入对管共模检测输出端STATE_P输出低电平，N输入对管共模检测输出端STATE_N输出高电平，2-3译码器通过与非门U9输出的中间共模输入使能信号EN_NP为低电平，高共模输入使能信号EN_N以及低共模输入使能信号EN_P均处于高电平状态。
当共模输入电压处于高共模输入状态时，P输入对管处于关断状态且N输入对管处于导通工作状态，此时，P输入对管共模检测输出端STATE_P输出高电平，N输入对管共模检测输出端STATE_N输出高电平，2-3译码器通过与非门U8输出高共模输入使能信号EN_N为低电平，中间共模输入使能信号EN_NP、低共模输入使能信号EN_P均为高电平。
具体实施时，高共模输入使能信号EN_N、中间共模输入使能信号EN_NP以及低共模输入使能信号EN_P在低电平状态下为有效，其余状态均为无效。当然，在具体实施时，高共模输入使能信号EN_N、中间共模输入使能信号EN_NP以及低共模输入使能信号EN_P处于有效电平的具体情况可以根据实际需要选择；此外，2-3译码器还可以采用现有常用的形式，如采用译码电路等形式，具体可以根据实际需要选择，此处不再赘述。
图5中，示出了高共模输入修调控制控制信号生成部的一种具体实施方式，具体地，高共模输入修调控制信号生成模块包括高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7，其中，高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7均可以采用现有常用的熔丝模块形式，具体为本技术领域人员所熟知。
具体实施时，在得到轨到轨输入比较器1后，可通过本技术领域常用的技术手段确定所述轨到轨输入比较器1的共模输入电压状态为高共模输入电压状态时相应的失调电压。在确定轨到轨输入比较器1在高共模输入电压状态下的失调电压后，即可确定高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7相应的熔丝状态，根据确定高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7相应的熔丝状态，以能采用本技术领域常用的技术手段直接对高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7烧写。在对高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7烧写后，高共模输入修调方向熔丝模块5、高共模输入第一位修调值熔丝模块6以及高共模输入第二位修调值熔丝模块7相应的熔丝状态能保持不变。
具体地，通过高共模输入修调方向熔丝模块5能输出高共模输入修调方向信号GCTRL0，根据高共模输入修调方向信号GCTRL0能确定修调方向，所述修调方向为增加失调电压或减少失调电压。通过高共模输入第一位修调值熔丝模块6能得到高共模输入第一位修调值GCTRL1，通过高共模输入第二位修调值熔丝模块7能得到高共模输入第二位修调值GCTRL2，高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2均为数字信号，即可根据相应的熔丝状态，以能确定高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2分别处于高电平状态或低电平状态，且高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2相应的电平状态在任何情况下均保持不变。
当且仅当高共模输入使能信号EN_N处于有效状态时，修调驱动部才能根据高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2产生一高共模输入失调修调电流。而当高共模输入使能信号EN_N处于无效状态时，修调驱动部输出的失调修调电流与高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2无关。
因此，对高共模输入修调控制控制信号生成部，所生成的高共模输入修调控制信号具体包括高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1以及高共模输入第二位修调值GCTRL2。
对于低共模输入修调控制信号生成模块，具体包括低共模输入修调方向熔丝模块11、低共模输入第一位修调值熔丝模块12以及低共模输入第二位修调值熔丝模块13，其中，通过低共模输入修调方向熔丝模块11能得到低共模输入修调方向信号DCTRL0，通过低共模输入第一位修调值熔丝模块12能得到低共模输入第一位修调值DCTRL1，通过低共模输入第二位修调值熔丝模块13能得到低共模输入第二位修调值DCTRL2。与高共模输入修调控制信号生成模块类似，低共模输入修调方向信号DCTRL0、低共模输入第一位修调值DCTRL1以及低共模输入第二位修调值DCTRL2也分别为相应的高电平或低电平，具体低共模输入修调控制信号生成模块的具体情况，可参考高共模输入修调控制信号生成模块以及所述高共模输入修调控制信号生成模块与修调驱动部间配合的说明，此处不再赘述。
对于中间共模输入修调控制信号生成模块，具体包括中间共模输入修调方向熔丝模块8、中间共模输入第一位修调值熔丝模块9以及中间共模输入第二位修调值熔丝模块10；其中，通过中间共模输入修调方向熔丝模块8能得到中间共模输入修调方向信号ZJCTRL0，通过中间共模输入第一位修调值熔丝模块9能得到中间共模输入第一位修调值ZJCTRL1，通过中间共模输入第二位修调值熔丝模块10能得到中间共模输入第二位修调值ZJCTRL2。同理，中间共模输入修调方向信号ZJCTRL0、中间共模输入第一位修调值ZJCTRL1以及中间共模输入第二位修调值ZJCTRL2也分别为相应的高电平或低电平，相应的电平状态与所述轨到轨输入比较器1的共模输入电压状态为中间共模输入电压状态时确定的失调电压相关。
本发明实施例中，低共模输入修调控制信号生成模块以及中间共模输入修调控制信号生成模块具体的工作过程可以参考上述高共模输入修调控制信号生成模块的说明，具体为本技术领域人员所熟知，此处不再赘述。
对于修调驱动部，图5中给出了一个具体的实施例，具体地，所述修调驱动部包括PMOS管MP21以及PMOS管MP22，其中，PMOS管MP21的源极端与电流源I1的输出端连接，PMOS管MP22的源极端与电流源I2的输出端连接，PMOS管MP21的漏极端、PMOS管MP22的漏极端与NMOS管MN21的漏极端以及NMOS管MN22的漏极端连接。NMOS管MN21的源极端与失调电压修调连接端VOS_ADD连接，NMOS管MN22的源极端与失调电压修调连接端VOS_MIN连接。
PMOS管MP21的栅极端接收第一位修调值CTRL1，PMOS管PM22的栅极端接收第二位修调值CTRL2，NMOS管MN21的栅极端接收修调方向CTRL0，所述修调方向CTRL0通过反相器U11与NMOS管MN22的栅极端连接。
本发明实施例中，电流源I1、电流源I2可以采用现有常用的恒流源，电流源I1、电流源I2的具体情况与轨到轨输入比较器1以及实际应用的场合等相关，具体可根据需要选择，为本技术领域人员所熟知，此处不再赘述。
具体实施时，PMOS管MP21、PMOS管MP22、NMOS管MN21以及NMOS管MN22均作为开关管，其中，PMOS管MP21的开关状态受第一位修调值CTRL1控制，PMOS管MP22的开关状态受第二位修调值CTRL2，NMOS管MN21的开关状态受修调方向CTRL0控制，NMOS管MN22的开关状态受反相器U11的输出端控制，从而根据修调方向CTRL0、第一位修调值CTRL1、第二位修调值CTRL2相应的电平状态，以能确定修调驱动部的工作状态，通过失调电压修调连接端VOS_ADD、失调电压修调连接端VOS_MIN得到相应的失调修调电流，以能得到的失调修调电流加载到轨到轨输入比较器1内。
由上述说明可知，当高共模输入使能信号EN_N处于有效状态时，所述修调方向CTRL0选择为高共模输入修调方向信号GCTRL0，第一位修调值CTRL1选择为高共模输入第一位修调值GCTRL1，第二位修调值CTRL2选择为高共模输入第二位修调值GCTRL2。而当中间共模输入使能信号EN_NP处于有效时，所述修调方向CTRL0选择为中间共模输入修调方向信号ZJCTRL0，第一位修调值CTRL1选择为中间共模输入第一位修调值ZJCTRL1，第二位修调值CTRL2选择为中间共模输入第二位修调值ZJCTRL2。当低共模输入使能信号EN_P处于有效状态时，所述修调方向CTRL0选择为低共模输入修调方向信号DCTRL0，第一位修调值CTRL1选择为低共模输入第一位修调值DCTRL1，第二位修调值CTRL2选择为低共模输入第二位修调值DCTRL2。
为了能实现上述目的，本发明实施例中，修调驱动部可通过一选择电路与修调控制信号生成部适配连接，从而在高共模输入使能信号EN_N处于有效状态时，修调方向CTRL0、第一位修调值CTRL1、第二位修调值CTRL2通过选择电路能分别选择高共模输入修调方向信号GCTRL0、高共模输入第一位修调值GCTRL1、高共模输入第二位修调值GCTRL2。当中间共模输入使能信号EN_NP处于有效时，修调方向CTRL0、第一位修调值CTRL1、第二位修调值CTRL2通过选择电路能分别选择中间共模输入修调方向信号ZJCTRL0、中间共模输入第一位修调值ZJCTRL1、中间共模输入第二位修调值ZJCTRL2。而当低共模输入使能信号EN_P处于有效状态时，修调方向CTRL0、第一位修调值CTRL1、第二位修调值CTRL2通过选择电路能分别选择低共模输入修调方向信号DCTRL0、低共模输入第一位修调值DCTRL1、低共模输入第二位修调值DCTRL2。
本发明实施例中，连接修调驱动部以及修调控制信号生成部的选择电路，具体可以选择所需的实施电路形式，只要能满足上述选择需求均可，即在选择时，能根据处于有效状态的高共模输入使能信号EN_N、中间共模输入使能信号EN_NP或低共模输入使能信号EN_P，将与有效状态使能信号选择加载到修调驱动部，以能实现对轨到轨输入比较器1进行所需的失调电压修调。当然，还可以采用其他方式确定修调方向CTRL0、第一位修调值CTRL1、第二位修调值CTRL2相应的对应关系，具体可以根据需要选择。具体实施时，修调驱动部还可以采用其他的实施形式，只要能满足对轨到轨输入比较器1的失调电压修调均可，此处不再一一列举。

Claims (10)

1.一种轨到轨输入比较器用失调电压修调电路，其特征是，包括与一轨到轨输入比较器(1)适配电连接的N输入对管共模检测电路(2)、P输入对管共模检测电路(3)以及修调模块(4)，所述N输入对管共模检测电路(2)、P输入对管共模检测电路(3)与修调模块(4)适配连接；其中，
通过N输入对管共模检测电路(2)检测所连接轨到轨输入比较器(1)内N输入对管的工作状态，并将所检测轨到轨输入比较器(1)内N输入对管的工作状态送入修调模块(4)内；
通过P输入对管共模检测电路(3)检测所连接轨到轨输入比较器(1)内P输入对管的工作状态，并将所检测轨到轨输入比较器(1)内P输入对管的工作状态送入修调模块(4)内；
根据所接收到N输入对管的工作状态以及P输入对管的工作状态，修调模块(4)确定加载到轨到轨输入比较器(1)内输入级的共模输入电压状态，以能根据确定的共模输入电压状态对所连接的轨到轨输入比较器(1)进行相应的失调电压修调。
2.根据权利要求1所述的轨到轨输入比较器用失调电压修调电路，其特征是：所述N输入对管共模检测电路(2)包括N输入对管共模检测连接部、N输入对管共模检测尾电流源、N输入对管共模检测负载部以及N输入对管共模检测输出部；其中，
N输入对管共模检测连接部与轨到轨输入比较器(1)内的N输入对管适配连接，且N输入对管共模检测连接部、N输入对管共模检测输出部均与N输入对管共模检测尾电流源以及N输入对管共模检测负载部适配连接；
N输入对管共模检测连接部能检测所连接N输入对管在共模输入电压下的工作电流，且根据N输入对管共模检测连接部检测N输入对管的工作电流，通过N输入对管共模检测负载部与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管正常工作状态的N输入对管第一工作状态信号，或者，通过N输入对管共模检测尾电流源与N输入对管共模检测输出部配合，以驱动N输入对管共模检测输出部输出用于表征N输入对管关断工作状态的N输入对管第二工作状态信号。
3.根据权利要求2所述的轨到轨输入比较器用失调电压修调电路，其特征是：根据N输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器(1)内N输入对管相应的导电沟道宽长比能得到N输入对管第一尺寸比；
根据N输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器(1)内N输入对管尾电流源的导电沟道宽长比能得到N输入对管第二尺寸比，其中，N输入对管第二尺寸比与N输入对管第一尺寸比相同。
4.根据权利要求3所述的轨到轨输入比较器用失调电压修调电路，其特征是：N输入对管第一工作状态信号为高电平时且N输入对管第二工作状态信号为低电平时，所述N输入对管检测连接部包括NMOS管MN11以及NMOS管MN12，所述N输入对管检测尾电流源包括NMOS管MN10以及NMOS管MN9；其中，NMOS管MN11的栅极端、NMOS管MN12的栅极端与轨到轨输入比较器(1)内N输入对管适配连接，NMOS管MN11的源极端、NMOS管MN12的源极端与NMOS管MN10的漏极端连接，NMOS管MN10的源极端与NMOS管MN9的漏极端连接，NMOS管MN9的源极端接地，NMOS管MN9的栅极端、NMOS管MN10的栅极端与N输入对管尾电流源适配连接，且NMOS管MN9的栅极端与N输入对管共模检测输出部内NMOS管MN13的栅极端连接；
NMOS管MN13的源极端接地，NMOS管MN13的漏极端与N输入对管共模检测输出部内PMOS管MP16的漏极端以及PMOS管MP17的漏极端连接，且NMOS管MN13的漏极端与PMOS管MP16的漏极端、PMOS管MP17的漏极端相互连接后能形成N输入对管共模检测输出端STATE_N；
PMOS管MP16的栅极端与NMOS管MN12的漏极端、N输入对管共模检测负载部内PMOS管MP14的栅极端以及所述PMOS管MP14的漏极端连接，PMOS管MP17的栅极端与NMOS管MN11的漏极端、N输入对管共模检测负载部内PMOS管MP15的栅极端以及所述PMOS管MP15的漏极端连接，PMOS管MP14的源极端、PMOS管MP15的源极端、PMOS管MP16的源极端以及PMOS管MP17的源极端与电压VDD连接。
5.根据权利要求1所述的轨到轨输入比较器用失调电压修调电路，其特征是：所述P输入对管共模检测电路(3)包括P输入对管共模检测连接部、P输入对管共模检测尾电流源、P输入对管共模检测负载部以及P输入对管共模检测输出部；其中，
P输入对管共模检测连接部与轨到轨输入比较器(1)内的P输入对管适配连接，且P输入对管共模检测连接部、P输入对管共模检测输出部均与P输入对管共模检测尾电流源以及P输入对管共模检测负载部适配连接；
P输入对管共模检测连接部能检测所连接P输入对管在共模输入电压下的工作电流，且根据P输入对管共模检测连接部检测P输入对管的工作电流，通过P输入对管共模检测负载部与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管正常工作状态的P输入对管第一工作状态信号，或者，通过P输入对管共模检测尾电流源与P输入对管共模检测输出部配合，以驱动P输入对管共模检测输出部输出用于表征P输入对管关断工作状态的P输入对管第二工作状态信号。
6.根据权利要求5所述的轨到轨输入比较器用失调电压修调电路，其特征是：根据P输入对管共模检测连接部的导电沟道宽长比与轨到轨比较器(1)内PN输入对管相应的导电沟道宽长比能得到P输入对管第一尺寸比；
根据P输入对管共模检测尾电流源的导电沟道宽长比与轨到轨比较器(1)内P输入对管尾电流源的导电沟道宽长比能得到P输入对管第二尺寸比，其中，P输入对管第二尺寸比与P输入对管第一尺寸比相同。
7.根据权利要求6所述的轨到轨输入比较器用失调电压修调电路，其特征是：P输入对管第一工作状态信号为低电平时且P输入对管第二工作状态信号为高电平时，所述P输入对管检测连接部包括PMOS管MP11以及PMOS管MP12，P输入对管检测尾电流源包括PMOS管MP9以及PMOS管MP10；
PMOS管MP11的栅极端、PMOS管MP12的栅极端与轨到轨输入比较器(1)内P输入对管适配连接，PMOS管MN11的源极端、PMOS管MN12的源极端与PMOS管MN10的漏极端连接，PMOS管MP10的源极端与PMOS管MP9的漏极端连接，PMOS管MP9的栅极端、PMOS管MP10的栅极端与P输入对管尾电流源适配连接，且PMOS管MP9的栅极端与P输入对管共模检测输出部内PMOS管MP13的栅极端连接，PMOS管MP13的源极端以及PMOS管MN9的源极端与电压VDD连接；
PMOS管MP13的漏极端与P输入对管共模检测输出部内NMOS管MN16的漏极端以及NMOS管MN17的漏极端连接，且PMOS管MN13的漏极端与NMOS管MN16的漏极端、PMOS管MP17的漏极端相互连接后能形成P输入对管共模检测输出端STATE_P；
NMOS管MN16的栅极端与PMOS管MP11的漏极端、P输入对管共模检测负载部内NMOS管MN14的栅极端以及所述NMOS管MN14的漏极端连接，NMOS管MN17的栅极端与PMOS管MP12的漏极端、P输入对管共模检测负载部内NMOS管MN15的栅极端以及所述NMOS管MN15的漏极端连接，NMOS管MN14的源极端、NMOS管MN15的源极端、NMOS管MN16的源极端以及NMOS管MN17的源极端均接地。
8.根据权利要求1至7任一项所述的轨到轨输入比较器用失调电压修调电路，其特征是：所述修调模块(4)包括依次连接的修调状态解析使能部、修调控制信号生成部以及修调驱动部；
修调状态解析使能部同时接收N输入对管共模检测电路(2)检测得到的N输入对管的工作状态以及P输入对管共模检测电路(3)检测得到的P输入对管的工作状态，并能根据所述N输入对管的工作状态、P输入对管的工作状态能解析确定加载到轨到轨输入比较器(1)内输入级的共模输入电压状态，且根据解析确定的共模输入电压状态能生成低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号；
修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能加载到修调控制信号生成部，当低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号有效时，通过修调控制信号生成部能生成相应的共模输入修调控制信号；
修调驱动部，与轨到轨输入比较器(1)适配连接，根据修调控制信号生成部生成的共模输入修调控制信号能生成一相应的共模输入失调修调电流，并能将所述共模输入失调修调电流加载到轨到轨输入比较器(1)内，以实现对轨到轨输入比较器(1)进行相应失调电压的修调。
9.根据权利要求8所述的轨到轨输入比较器用失调电压修调电路，其特征是：所述修调控制信号生成部包括低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块以及高共模输入修调控制信号生成模块；修调状态解析使能部生成的低共模输入使能信号、中间共模输入使能信号、高共模输入使能信号能分别加载到低共模输入修调控制信号生成模块、中间共模输入修调控制信号生成模块、高共模输入修调控制信号生成模块；
在低共模输入使能信号有效时，通过低共模输入修调控制信号生成模块能生成所需的低共模输入修调控制信号；在中间共模输入使能信号有效时，通过中间共模输入修调控制信号生成模块能生成所需的中间共模输入修调控制信号；在高共模输入使能信号有效时，通过高共模输入修调控制信号生成模块能生成所需的高共模输入修调控制信号；
根据低共模输入修调控制信号、中间共模输入修调控制信号、高共模输入修调控制信号，修调驱动部能分别生成低共模输入失调修调电流、中间共模输入失调修调电流以及高共模输入失调修调电流。
10.根据权利要求8所述的轨到轨输入比较器用失调电压修调电路，其特征是：所述修调状态解析使能部包括用于接收N输入对管工作状态的信号触发器U2、用于接收P输入对管工作状态的信号触发器U1以及与信号触发器U2的输出端、信号触发器U1输出端连接的2-3状态译码器，通过2-3译码器根据信号触发器U2的输出状态以及信号触发器U1的输出状态能得到低共模输入使能信号、中间共模输入使能信号或高共模输入使能信号。
CN202111289591.5A 2021-11-02 2021-11-02 轨到轨输入比较器用失调电压修调电路 Active CN113890516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111289591.5A CN113890516B (zh) 2021-11-02 2021-11-02 轨到轨输入比较器用失调电压修调电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111289591.5A CN113890516B (zh) 2021-11-02 2021-11-02 轨到轨输入比较器用失调电压修调电路

Publications (2)

Publication Number Publication Date
CN113890516A true CN113890516A (zh) 2022-01-04
CN113890516B CN113890516B (zh) 2024-07-05

Family

ID=79016437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111289591.5A Active CN113890516B (zh) 2021-11-02 2021-11-02 轨到轨输入比较器用失调电压修调电路

Country Status (1)

Country Link
CN (1) CN113890516B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116030871A (zh) * 2023-03-23 2023-04-28 长鑫存储技术有限公司 一种修调电路和存储器
CN117176083A (zh) * 2023-08-11 2023-12-05 深圳高铂科技有限公司 一种用于高速大摆幅信号电压水平检测的预放大电路
CN118074718A (zh) * 2024-04-25 2024-05-24 成都铭科思微电子技术有限责任公司 一种开关电容型比较器的失调校正电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105680833A (zh) * 2016-01-14 2016-06-15 厦门新页微电子技术有限公司 一种恒定跨导轨对轨电压比较器
CN106953610A (zh) * 2017-03-23 2017-07-14 哈尔滨理工大学 一种引入负电阻输入管结构的轨至轨运算放大器
CN108563275A (zh) * 2018-04-16 2018-09-21 电子科技大学 一种无静态功耗的修调开关电路
CN216122369U (zh) * 2021-11-02 2022-03-22 江苏润石科技有限公司 轨到轨输入比较器用失调电压修调电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105680833A (zh) * 2016-01-14 2016-06-15 厦门新页微电子技术有限公司 一种恒定跨导轨对轨电压比较器
CN106953610A (zh) * 2017-03-23 2017-07-14 哈尔滨理工大学 一种引入负电阻输入管结构的轨至轨运算放大器
CN108563275A (zh) * 2018-04-16 2018-09-21 电子科技大学 一种无静态功耗的修调开关电路
CN216122369U (zh) * 2021-11-02 2022-03-22 江苏润石科技有限公司 轨到轨输入比较器用失调电压修调电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116030871A (zh) * 2023-03-23 2023-04-28 长鑫存储技术有限公司 一种修调电路和存储器
CN116030871B (zh) * 2023-03-23 2023-06-23 长鑫存储技术有限公司 一种修调电路和存储器
CN117176083A (zh) * 2023-08-11 2023-12-05 深圳高铂科技有限公司 一种用于高速大摆幅信号电压水平检测的预放大电路
CN118074718A (zh) * 2024-04-25 2024-05-24 成都铭科思微电子技术有限责任公司 一种开关电容型比较器的失调校正电路及方法

Also Published As

Publication number Publication date
CN113890516B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
CN113890516B (zh) 轨到轨输入比较器用失调电压修调电路
CN216122369U (zh) 轨到轨输入比较器用失调电压修调电路
KR100322539B1 (ko) 반도체 집적회로의 감지 증폭장치
CN112994662B (zh) 信号整形电路及相应的栅极驱动电路
CN116827320B (zh) 一种快速响应的自适应电源转换电路
CN109818608B (zh) 一种高速高共模噪声抗扰的电平位移电路
CN108092507B (zh) 一种浮动电源轨pwm比较器
CN115001462A (zh) 轨到轨迟滞比较电路及电子设备
CN104167999A (zh) 一种用于开关电源的误差放大器
CN112653319B (zh) 一种隔离驱动电路的接收电路
JP5987619B2 (ja) 出力回路
CN217741697U (zh) 轨到轨迟滞比较电路及电子设备
CN103956983B (zh) 一种具有嵌位功能的误差放大器
KR100709648B1 (ko) 비교기 회로
KR100559406B1 (ko) 히스테리시스를 갖는 비교기 및 그것을 사용한 비교 방법
US10418952B1 (en) Amplifier with hysteresis
JP3573503B2 (ja) 電流操向論理回路のための静電流テスト装置および方法
CN114625196B (zh) 一种宽输入共模范围的ldo电路
CN108768352B (zh) 比较器
CN110365326B (zh) 一种星用抗辐照过温保护电路
US11215648B1 (en) Voltage on-off detector and electronic device including the same
CN113890520A (zh) 复位电路
JP2013012870A (ja) 差動増幅回路及びコンパレータ
CN110007706B (zh) 核心电源检测电路以及输入/输出控制系统
CN116827276B (zh) 一种运算放大器输入级电路及共模状态检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant