CN118074718A - 一种开关电容型比较器的失调校正电路及方法 - Google Patents

Abstract

本发明公开了一种开关电容型比较器的失调校正电路及方法，包括开关电容网络、预放大器及锁存器，在校正时，所述预放大器的差分输入端不进行短接，而是让开关电容型比较器正常工作，同时将差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模，然后根据比较器的锁存器的输出结果，不断地对校正模块进行调整，直到输出的逻辑电平翻转。在这种校正方案下，不仅消除了预放大器和锁存器的失调，对于电容失配所引起的失调，也起到了校正的效果；跟C₁/(C₁+C₂)相关的失调电压被完全消除；跟C₂/(C₁+C₂)相关的失调电压虽未被完全消除，但其方差被减小了。

Description

一种开关电容型比较器的失调校正电路及方法

技术领域

本发明涉及集成电路技术等领域，具体的说，是一种开关电容型比较器的失调校正电路及方法。

背景技术

开关电容型比较器被广泛用于Flash ADC（闪烁型模数转换器）中，比较器前端的电容网络在不同的时钟相位分别对输入信号和参考电压进行采样，通过设置电容的比例关系形成所需的比较阈值，输入信号与比较器阈值之差通常会被预放大器放大，然后再由锁存器产生代表比较结果的逻辑输出信号。

2 ^N -1个不同阈值的比较器就可以构成一个N位的Flash ADC。这种类型的FlashADC又被广泛用于Pipeline ADC（流水线型模数转换器）中，作为Pipeline ADC每一级的量化单元。

高精度Pipeline ADC的每一级通常会采用多位量化的设计，例如每级3位或4位，在这种情况下，作为量化单元的Flash ADC的比较器的失调电压不能超过该级一个LSB（Least Significant Bit，最低位）的一半。例如：如果级精度为4位，那么比较器的失调电压必须小于LSB/2 = V_FS/(2⁴×2) = V_FS/32，其中V_FS是ADC的满量程范围。对于PipelineADC的第一级，部分失调校正的范围还需要留作MDAC与Flash ADC之间采样误差的校正，特别是对于大带宽的Pipeline ADC而言，当输入信号的频率较高时，采样误差会随之增大，留给比较器失调校正的空间将会远小于LSB/2。所以，对于大带宽高精度的Pipeline ADC而言，必须对比较器的失调电压进行精确地校正。

附图1是传统的开关电容型比较器的电路图。ph1和ph2是两相不交叠时钟，二者的时序关系如附图2所示，二者不同时为高。图1中的开关在其对应的时钟为高时导通，在时钟为低时关断。C₀是单位电容，k是整数，第一电容C₁和第二电容C₂的电容值都是C₀的整数倍。V_IP和V_IN是差分输出电压，V_REFP和V_REFN是差分参考电压，V_TOP是C₁和C₂在ph2为高时上极板所接的偏置电压，V_BOT是C₁在ph2为高时下极板所接的偏置电压，V_P和V_N是比较器的预放大器的输入电压。锁存器在ph2为高时进行锁存，产生比较器的逻辑输出电平，在ph2为低时复位。

在ph2为高时，P端和N端电容上极板的电荷分别为：

（1），

在ph1为高时，P端和N端电容上极板的电荷分别为：

（2），

根据电荷守恒可知：

（3），

由此可得到ph1为高时，预放大器输入端的电压为：

（4），

因此，预放大器的差分输入电压为：

（5），

式（5）表明，这类开关电容型比较器实现了将差分输入电压V _IP ‒V _IN 与差分参考电压V _REF =V _REFP -V _REFN 的一个比例值进行比较。当k取值为1、3、5等奇数时，比较器的阈值电压就被设定为差分参考电压的1/16、3/16、5/16等值，这些阈值电压常用于Pipeline ADC中的量化单元。当V_REFP和V_REFN交换位置时，就可以得到相应的负阈值。

常见的预放大器采用差分输入对管结构，以PMOS作输入对管为例，预放大器的常见结构如附图3所示。M₁和M₂是输入对管，M₀是尾电流源，M₃和M₄是负载管，预放大器的输出V_OP和V_ON接锁存器。为了对预放大器和锁存器的失调进行校正，可以在输入对管M₁和M₂上并联一组辅助输入对管M_1A和M_2A，它们的栅电压由校正DAC（数模转换器，Digital-to- AnalogConverter）产生，而校正DAC的输入码字由校正控制逻辑产生。

校正时，预放大器的输入V_P和V_N固定接偏置电压V_TOP，而其余开关均保持断开，所有开关不再受时钟控制，如附图4所示。图中开关的控制信号为0表示此开关处于常断开状态，图中开关的控制信号为1表示此开关处于常闭合状态。此时，在时钟的控制下，锁存器不断地锁存以产生逻辑输出电平。由于此时比较器的差分输入为零，因此其输出结果反映了比较器的失调电压。例如：如果锁存器输出为低，说明P端输入对管强，N端输入对管弱，因此N端的校正码字会控制相应的校正DAC逐渐减小其输出，从而增强N端输入对管，起到抵消电路本身失调的作用，直到锁存器的输出变为高；反之亦然。

其他常见的预放大器失调校正电路还可以在预放大器的差分输出端增加一组可调电流源。校正时，根据锁存器的输出结果，不断地调整P端或N端输出所接电流源的大小，从而引入失调来对比较器本身的失调进行抵消。

但是，上述传统的失调校正方案只对预放大器和锁存器的失调进行了校正，比较器的开关电容网络里面由于电容失配和开关失配所引起的失调并未被校正，因此比较器仍有相当部分的残余失调。特别是当电容较小，失配较大时，残余失调更为明显。考虑电容失配时，式（4）应当改写为：

（6），

其中，V _P 为P端输入电压，V _N 为N端输入电压，其中，代表P端电路中/>的值，/>代表N端电路中/>的值；/>代表P端电路中/>的值，代表N端电路中/>的值，当C₁和C₂等于其理想值时，即C₁= (16-k)C₀，C₂=kC₀，式（6）可简化为式（4）。

此时，预放大器的差分输入电压为：

（7），

由式（7）可见，电容失配会引入比较器的失调电压，即上式等号右边的第二项，以及第三项与其理想值之差（第三项的理想值为式（5）等式右边第二项）。

发明内容

本发明的目的在于提供一种开关电容型比较器的失调校正电路及方法，不仅消除了预放大器和锁存器的失调，对于电容失配所引起的失调，也起到了校正的效果。

本发明通过下述技术方案实现：一种开关电容型比较器的失调校正电路，包括开关电容网络、预放大器及锁存器，在校正时，所述预放大器的差分输入端不进行短接，而是让开关电容型比较器正常工作，同时将差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述开关电容网络包括多个受第一时钟控制的开关、多个受第二时钟控制的开关、多个处于常开状态的开关、多个第一电容和多个第二电容；受第二时钟或第一时钟控制的开关、受第一时钟或第二时钟控制的开关、受第一时钟或第二时钟控制的开关、受第二时钟或第一时钟控制的开关、受第二时钟或第一时钟控制的开关、受第一时钟或第二时钟控制的开关、受第一时钟或第二时钟控制的开关和受第二时钟或第一时钟控制的开关依次串联形成一个环路，在该环路的首端和尾端连接节点处接入差分参考电压的共模电压V_REFCM；

在该环路上，第一个和第二个开关相连接的节点处通过第一个第二电容接入预放大器的第一输入端，第一个和第二个开关相连接的节点处通过一个常开状态的开关接入差分参考电压V_REFP，在第三个开关和第四个开关相连接的节点处亦通过第一个第一电容接入预放大器的第一输入端，在第四个开关和第五个开关相连接的节点处形成开关电容网络的下极板偏置电压，在第五个开关和第六个开关相连接的节点处通过第二个第一电容接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处通过第二个第二电容接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处还通过一个常开状态的开关接入差分参考电压V_REFN。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：在第二个开关和第三个开关相连接的节点接入差分输出电压的共模电压V_ICM，在第六个开关和第七个开关相连接的节点处亦接入差分输出电压的共模电压V_ICM。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述第一个第一电容和第一个第二电容相连接的节点与第二个第一电容和第二个第二电容相连接的节点之间还串联两个受相同时钟控制的开关，且该两个受相同时钟控制的开关相连接的节点作为开关电容网络的上极板偏置电压接入点。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述预放大器的第一输入端为开关电容网络的P端，所述预放大器的第二输入端为开关电容网络的N端。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述第一个第一电容和第一个第二电容相连接的节点与第二个第一电容和第二个第二电容相连接的节点之间串联的两个开关受第二时钟控制。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述锁存器受第二时钟控制。

进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：受第二时钟控制的开关、受第一时钟控制的开关、受第一时钟控制的开关、受第二时钟控制的开关、受第二时钟控制的开关、受第一时钟控制的开关、受第一时钟控制的开关和受第二时钟控制的开关依次串联形成一个环路。

采用一种开关电容型比较器的失调校正电路实现开关电容型比较器的失调校正方法，包括下述步骤：

步骤1、校正开始后，差分输入信号接输入信号的共模，对参考电压进行采样的第二电容不接差分参考电压，而是接差分参考电压的共模；

步骤2、开关电容型比较器在时钟控制下正常工作，校正逻辑根据比较器的输出不断地调整预放大器的校正模块，直到开关电容型比较器的输出翻转；

步骤3、将步骤2完成后校正模块的输入码字存储；

步骤4、在开关电容型比较器正常工作时，将步骤3所存储的校正码字读取出来，用于控制校正模块。

本发明与现有技术相比，具有以下优点及有益效果：

（1）本发明校正时，比较器正常工作，差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模，然后根据比较器的锁存器的输出结果，不断地对校正模块进行调整，直到输出的逻辑电平翻转。在这种校正方案下，不仅消除了预放大器和锁存器的失调，对于电容失配所引起的失调，也起到了校正的效果。跟C₁/(C₁+C₂)相关的失调电压被完全消除；跟C₂/(C₁+C₂)相关的失调电压虽未被完全消除，但其方差被减小了。

（2）在传统的失调校正方案下，校正时比较器的预放大器的输入短接在一起，只能对预放大器和锁存器的失调进行校正，而电容失配引起的失调未被处理，依旧存在于比较器的剩余失调电压中。因此，本发明的技术方案实现了更精确的比较器失调校正的效果。

附图说明

图1为传统的开关电容型比较器的电路图。

图2为两相不交叠时钟ph1和ph2二者的时序关系图。

图3为常见的预放大器结构示意图。

图4为在传统失调校正方案下，比较器在校正时的电路状态图。

图5为本发明的电路结构示意图。

图6为本发明所述方法的流程图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可亦通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

实施例1：

本发明设计出一种开关电容型比较器的失调校正电路，不仅消除了预放大器和锁存器的失调，对于电容失配所引起的失调，也起到了校正的效果，如图5所示，包括开关电容网络、预放大器及锁存器，在校正时，所述预放大器的差分输入端不进行短接，而是让开关电容型比较器正常工作，同时将差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模。

实施例2：

本实施例是在上述实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述开关电容网络包括多个受第一时钟（ph1）控制的开关、多个受第二时钟（ph2）控制的开关、多个处于常开状态（0）的开关、多个第一电容（C₁）和多个第二电容（C₂）；受第二时钟（ph2）或第一时钟（ph1）控制的开关、受第一时钟（ph1）或第二时钟（ph2）控制的开关、受第一时钟（ph1）或第二时钟（ph2）控制的开关、受第二时钟（ph2）或第一时钟（ph1）控制的开关、受第二时钟（ph2）或第一时钟（ph1）控制的开关、受第一时钟（ph1）或第二时钟（ph2）控制的开关、受第一时钟（ph1）或第二时钟（ph2）控制的开关和受第二时钟（ph2）或第一时钟（ph1）控制的开关依次串联形成一个环路，在该环路的首端和尾端连接节点处接入差分参考电压的共模电压V_REFCM；

在该环路上，第一个和第二个开关相连接的节点处通过第一个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）接入预放大器的第一输入端，第一个和第二个开关相连接的节点处通过一个常开状态（0）的开关接入差分参考电压V_REFP，在第三个开关和第四个开关相连接的节点处亦通过第一个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）接入预放大器的第一输入端，在第四个开关和第五个开关相连接的节点处形成开关电容网络的下极板偏置电压（V_BOT），在第五个开关和第六个开关相连接的节点处通过第二个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处通过第二个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处还通过一个常开状态（0）的开关接入差分参考电压V_REFN。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：在第二个开关和第三个开关相连接的节点接入差分输出电压的共模电压V_ICM，在第六个开关和第七个开关相连接的节点处亦接入差分输出电压的共模电压V_ICM。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述第一个第一电容和（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）第一个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点与第二个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）和第二个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点之间还串联两个受相同时钟控制的开关，且该两个受相同时钟控制的开关相连接的节点作为开关电容网络的上极板偏置电压（V_TOP）接入点。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述预放大器的第一输入端为开关电容网络的P端（接入预放大器的输入电压V_P），所述预放大器的第二输入端为开关电容网络的N端（接入预放大器的输入电压V_N）。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述第一个第一电容和（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）第一个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点与第二个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）和第二个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点之间串联的两个开关受第二时钟（ph2）控制。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：所述锁存器受第二时钟（ph2）控制。

实施例8：

本实施例是在上述任一实施例的基础上进一步优化，与前述技术方案相同之处在此不再赘述，如图5所示，进一步为更好地实现本发明所述的一种开关电容型比较器的失调校正电路，特别采用下述设置结构：受第二时钟（ph2）控制的开关、受第一时钟（ph1）控制的开关、受第一时钟（ph1）控制的开关、受第二时钟（ph2）控制的开关、受第二时钟（ph2）控制的开关、受第一时钟（ph1）控制的开关、受第一时钟（ph1）控制的开关和受第二时钟（ph2）控制的开关依次串联形成一个环路。

实施例9：

一种开关电容型比较器的失调校正电路，包括开关电容网络、预放大器及锁存器，锁存器受第二时钟（ph2）控制，在校正时，预放大器的差分输入端不进行短接，而是让比较器正常工作，同时将差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模，然后根据比较器的锁存器的输出结果，不断地对校正模块进行调整，直到输出的逻辑电平翻转。

结合图5所示，开关电容型比较器在校正时的状态，图中开关的控制信号为0表示此开关处于常开（开关断开，线路不连通）状态。

开关电容网络包括多个受第一时钟（ph1）控制的开关、多个受第二时钟（ph2）控制的开关、多个处于常开状态（0）的开关、多个第一电容（C₁）和多个第二电容（C₂）；受第二时钟（ph2）控制的开关、受第一时钟（ph1）控制的开关、受第一时钟（ph1）控制的开关、受第二时钟（ph2）控制的开关、受第二时钟（ph2）控制的开关、受第一时钟（ph1）控制的开关、受第一时钟（ph1）控制的开关和受第二时钟（ph2）控制的开关依次串联形成一个环路，在该环路的首端和尾端连接节点处接入差分参考电压的共模电压V_REFCM；

在该环路上，第一个和第二个开关相连接的节点处通过第一个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）接入预放大器的第一输入端，第一个和第二个开关相连接的节点处通过一个常开状态（0）的开关接入差分参考电压V_REFP，在第三个开关和第四个开关相连接的节点处亦通过第一个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）接入预放大器的第一输入端，在第四个开关和第五个开关相连接的节点处形成开关电容网络的下极板偏置电压（V_BOT），在第五个开关和第六个开关相连接的节点处通过第二个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处通过第二个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处还通过一个常开状态（0）的开关接入差分参考电压V_REFN。

在第二个开关和第三个开关相连接的节点接入差分输出电压的共模电压V_ICM，在第六个开关和第七个开关相连接的节点处亦接入差分输出电压的共模电压V_ICM。

第一个第一电容和（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）第一个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点与第二个第一电容（C₁，优选的C₁=（16-k）C₀，C₀为单位电容，k是整数）和第二个第二电容（C₂，优选的C₂=kC₀，C₀为单位电容，k是整数）相连接的节点之间还串联两个受相同时钟（ph2）控制的开关，且该两个开关相连接的节点作为开关电容网络的上极板偏置电压（V_TOP）接入点。

在该实施例中，输入信号被设置为V_IP和V_IN的共模V_ICM，V_ICM=(V_IP+V_IN) /2。C₂下极板原本接V_REFP和V_REFN的开关保持断开，同时增加一对C₂下极板开关，它们在ph2时钟的控制下接差分参考电压的共模V_REFCM，V_REFCM= (V_REFP+V_REFN) / 2。

在校正时，当ph2为高时，P端和N端电容上极板的电荷分别为：

（8），

其中，C _1P 表示电容C ₁ 在P端的值，C _2P 表示电容C ₂ 在P端的值，C _1N 表示电容C ₁ 在N端的值，C _2N 表示电容C ₂ 在N端的值；

在ph1为高时，P端和N端电容上极板的电荷分别为：

（9），

根据电荷守恒可知：

（10），

由此可得到ph1为高时，预放大器输入端的电压为：

（11），

因此，预放大器的差分输入电压为：

（12），

上式会被当做开关电容型比较器的失调电压而予以校正（在没有失配的理想情况下，上式等于0）。注意到式（12）等号右边第一项与式（7）等号右边第二项相同，这意味着该项由电容失配所引起的失调电压将会被完全消除。

下面考察未被完全消除的失调，即式（7）等号右边第三项和式（12）等号右边第二项。由于它和C₂/(C₁+C₂)相关，因此可以将其记为V_OFF,C2。另外，为方便起见，下面将C₂/(C₁+C₂)的理想值记为m ₂，而P端和N端各自m ₂的值分别记作m _2P 和m _2N 。

在传统的校正方案下，V_OFF,C2,1等于式（7）等号右边第三项与其理想值之差：

（13），

其中Δm _2P =m _2P -m ₂，Δm _2N =m _2N -m ₂，V _OFF,C2,1 是指在传统的校正方案下，由于C₂/(C₁+C₂)这个参数的偏差所引起的失调电压。

在本发明的校正方案下，由于式（12）等号右边第二项会被当做失调电压校正掉，因此开关电容型比较器整体的失调电压会在原来的基础上减去这一项，由此可以得到：

（14），V _OFF,C2,2 是指在本发明的校正方案下，由于C₂/(C₁+C₂)这个参数的偏差所引起的失调电压；

将式（13）带入式（14），并考虑到V _REF =V _REFP -V _REFN ，V _REFCM = (V _REFP +V _REFN ) / 2，经整理可以得到：

（15），

下面对比式（13）和（15）。Δm _2P 和Δm _2N 是P端和N端C₂/(C₁+C₂)的实际值与理想值之差。由于电容的随机失配，Δm _2P 和Δm _2N 也均为随机变量。考虑到P端和N端的电容结构和电容类型相同，因此Δm _2P 和Δm _2N 的方差应当相等，可记为D _m2。由此可得到式（13）的方差为：

（16）

而式（15）的方差为：

（17），

考虑到V _REF =V _REFP -V _REFN ，从数学上很容易证明D _OFF,C2,1>D _OFF,C2,2。也就是说，对于未被完全消除的剩余失调电压，在本发明的失调校正方案下，其方差被减小了。

综上所述，在本发明的失调校正方案下，跟C₁/(C₁+C₂)相关的失调电压，即式（7）等号右边第二项，被完全消除；跟C₂/(C₁+C₂)相关的失调电压，即式（7）等号右边第三项，虽未被完全消除，但其方差被减小了。

实施例10：

采用一种开关电容型比较器的失调校正电路实现开关电容型比较器的失调校正方法，结合图6所示，包括下述步骤：

步骤1、校正开始后，差分输入信号接输入信号的共模，对参考电压进行采样的第二电容不接差分参考电压，而是接差分参考电压的共模；

步骤2、开关电容型比较器在时钟控制下正常工作，校正逻辑根据比较器的输出不断地调整预放大器的校正模块（具体电路如图3中的校正DAC），直到开关电容型比较器的输出翻转；

步骤3、将步骤2完成后校正模块（具体电路如图3中的校正DAC）的输入码字存储；

步骤4、在开关电容型比较器正常工作时，将步骤3所存储的校正码字读取出来，用于控制校正模块（具体电路如图3中的校正DAC）。

以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (9)

1.一种开关电容型比较器的失调校正电路，包括开关电容网络、预放大器及锁存器，其特征在于：在校正时，所述预放大器的差分输入端不进行短接，而是让开关电容型比较器正常工作，同时将差分输入信号设为输入共模电压，差分参考电压则设为参考电压的共模。

2.根据权利要求1所述的一种开关电容型比较器的失调校正电路，其特征在于：所述开关电容网络包括多个受第一时钟控制的开关、多个受第二时钟控制的开关、多个处于常开状态的开关、多个第一电容和多个第二电容；受第二时钟或第一时钟控制的开关、受第一时钟或第二时钟控制的开关、受第一时钟或第二时钟控制的开关、受第二时钟或第一时钟控制的开关、受第二时钟或第一时钟控制的开关、受第一时钟或第二时钟控制的开关、受第一时钟或第二时钟控制的开关和受第二时钟或第一时钟控制的开关依次串联形成一个环路，在该环路的首端和尾端连接节点处接入差分参考电压的共模电压V_REFCM；

在该环路上，第一个和第二个开关相连接的节点处通过第一个第二电容接入预放大器的第一输入端，第一个和第二个开关相连接的节点处通过一个常开状态的开关接入差分参考电压V_REFP，在第三个开关和第四个开关相连接的节点处亦通过第一个第一电容接入预放大器的第一输入端，在第四个开关和第五个开关相连接的节点处形成开关电容网络的下极板偏置电压，在第五个开关和第六个开关相连接的节点处通过第二个第一电容接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处通过第二个第二电容接入预放大器的第二输入端，在第七个开关和第八个开关相连接的节点处还通过一个常开状态的开关接入差分参考电压V_REFN。

3.根据权利要求2所述的一种开关电容型比较器的失调校正电路，其特征在于：在第二个开关和第三个开关相连接的节点接入差分输出电压的共模电压V_ICM，在第六个开关和第七个开关相连接的节点处亦接入差分输出电压的共模电压V_ICM。

4.根据权利要求2或3所述的一种开关电容型比较器的失调校正电路，其特征在于：所述第一个第一电容和第一个第二电容相连接的节点与第二个第一电容和第二个第二电容相连接的节点之间还串联两个受相同时钟控制的开关，且该两个受相同时钟控制的开关相连接的节点作为开关电容网络的上极板偏置电压接入点。

5.根据权利要求2或3所述的一种开关电容型比较器的失调校正电路，其特征在于：所述预放大器的第一输入端为开关电容网络的P端，所述预放大器的第二输入端为开关电容网络的N端。

6.根据权利要求2或3所述的一种开关电容型比较器的失调校正电路，其特征在于：所述第一个第一电容和第一个第二电容相连接的节点与第二个第一电容和第二个第二电容相连接的节点之间串联的两个开关受第二时钟控制。

7.根据权利要求1或2或3所述的一种开关电容型比较器的失调校正电路，其特征在于：所述锁存器受第二时钟控制。

8.根据权利要求2或3所述的一种开关电容型比较器的失调校正电路，其特征在于：受第二时钟控制的开关、受第一时钟控制的开关、受第一时钟控制的开关、受第二时钟控制的开关、受第二时钟控制的开关、受第一时钟控制的开关、受第一时钟控制的开关和受第二时钟控制的开关依次串联形成一个环路。

9.采用权利要求1~8任一项所述的一种开关电容型比较器的失调校正电路实现开关电容型比较器的失调校正方法，其特征在于：包括下述步骤：

步骤1、校正开始后，差分输入信号接输入信号的共模，对参考电压进行采样的第二电容不接差分参考电压，而是接差分参考电压的共模；

步骤2、开关电容型比较器在时钟控制下正常工作，校正逻辑根据比较器的输出不断地调整预放大器的校正模块，直到开关电容型比较器的输出翻转；

步骤3、将步骤2完成后校正模块的输入码字存储；

步骤4、在开关电容型比较器正常工作时，将步骤3所存储的校正码字读取出来，用于控制校正模块。