CN116318149A - 采样电路及采样电路控制方法 - Google Patents

采样电路及采样电路控制方法 Download PDF

Info

Publication number
CN116318149A
CN116318149A CN202310094779.7A CN202310094779A CN116318149A CN 116318149 A CN116318149 A CN 116318149A CN 202310094779 A CN202310094779 A CN 202310094779A CN 116318149 A CN116318149 A CN 116318149A
Authority
CN
China
Prior art keywords
voltage signal
type mos
preset
mos tube
sampling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310094779.7A
Other languages
English (en)
Inventor
陈诚
李曙光
徐红如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yijie Electronic Technology Co ltd
Nanjing Yingruichuang Electronic Technology Co Ltd
Original Assignee
Shanghai Yijie Electronic Technology Co ltd
Nanjing Yingruichuang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yijie Electronic Technology Co ltd, Nanjing Yingruichuang Electronic Technology Co Ltd filed Critical Shanghai Yijie Electronic Technology Co ltd
Priority to CN202310094779.7A priority Critical patent/CN116318149A/zh
Publication of CN116318149A publication Critical patent/CN116318149A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及采样电路及采样电路控制方法，涉及半导体集成电路技术领域。该采样电路包括预设开关电容型采样电路以及第一预设N型mos管、第二预设N型mos管、第三预设N型mos管及第四预设N型mos管。第一预设N型mos管和第二预设N型mos管的源极均接收目标偏置电压信号、目标偏置电压信号由第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号和预设偏置电压信号确定，目标偏置电压信号用于控制采样电路的输出共模电平信号等于预设偏置电压信号，这使得采样电路在保持阶段和在采样阶段的输出共模电平信号一致，克服了现有采样电路中输出共模电平会因输入电压信号的共模电平和参考电压信号的共模电平不一致而产生波动的问题。

Description

采样电路及采样电路控制方法
技术领域
本申请涉及半导体集成电路技术领域，特别是涉及一种采样电路及采样电路控制方法。
背景技术
开关电容型采样电路是对模拟信号进行离散式采样的电路，广泛应用于模数转换器模块以及模拟前端电路里面，一般由采样开关和采样电容等组成，由时钟控制，分为采样和保持两种工作状态。
在开关电容型采样电路处于采样状态时，采样电容的输入端通过开关接差分输入信号，输出端通过开关均接共模电平；在开关电容型采样电路处于保持状态时，采样电容的输入端通过开关接参考电压信号，输出端的开关关闭，处于浮空状态。
然而，在现有技术中的开关电容型采样电路中，存在参考电压信号的共模电平和差分输入信号的共模电平并不一致的情况，而开关电容型采样电路的输出端共模电平会因差分输入信号和参考电压信号的共模电平不一致而产生波动。
发明内容
基于此，有必要针对上述技术问题，提供一种输出端的共模电平不会因差分输入信号和参考电压信号的共模电平不一致而波动的采样电路及采样电路控制方法。
第一方面，本申请提供了一种采样电路。所述采样电路包括预设开关电容型采样电路以及第一预设N型mos管、第二预设N型mos管、第三预设N型mos管、第四预设N型mos管，其中：
所述预设开关电容型采样电路接收第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号及预设偏置电压信号；
所述第一预设N型mos管的栅极接收第一控制电压信号，所述第一预设N型mos管的源极接收目标偏置电压信号，所述第一预设N型mos管的漏极与所述预设开关电容型采样电路中第一电容的第二端连接，所述目标偏置电压信号由所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号和所述预设偏置电压信号确定，所述目标偏置电压信号用于控制采样电路的输出共模电平信号等于所述预设偏置电压信号；
所述第二预设N型mos管的栅极接收所述第一控制电压信号，所述第二预设N型mos管的源极接收所述目标偏置电压信号，所述第一预设N型mos管的漏极与所述预设开关电容型采样电路中第二电容的第二端连接；
所述第三预设N型mos管的栅极接收第二控制电压信号，所述第三预设N型mos管的源极所述第一电容的第二端连接，所述第三预设N型mos管的漏极作为第一输出端，用于输出第一输出电压信号；
所述第四预设N型mos管的栅极接收所述第二控制电压信号，所述第四预设N型mos管的源极所述第二电容的第二端连接，所述第四预设N型mos管的漏极作为第二输出端，用于输出第二输出电压信号。
在其中一个实施例中，所述预设开关电容型采样电路包括：
第一N型mos管，所述第一N型mos管的栅极接收所述第一控制电压信号，所述第一N型mos管的源极接收所述第一输入电压信号，所述第一N型mos管的漏极与所述第一电容的第一端连接；
第二N型mos管，所述第二N型mos管的栅极接收所述第二控制电压信号，所述第二N型mos管的源极接收所述第一参考电压信号，所述第二N型mos管的漏极与所述第一电容的第一端连接；
第三N型mos管，所述第三N型mos管的栅极接收所述第二控制电压信号，所述第三N型mos管的源极接收所述第二参考电压信号，所述第二N型mos管的漏极与所述第二电容的第一端连接；
第四N型mos管，所述第一N型mos管的栅极接收所述第一控制电压信号，所述第四N型mos管的源极接收所述第二输入电压信号，所述第一N型mos管的漏极与所述第二电容的第一端连接；
第五N型mos管，所述第五N型mos管的栅极接收所述第一控制电压信号，所述第五N型mos管的源极接收所述预设偏置电压信号，所述第五N型mos管的漏极与所述第三预设N型mos管的漏极连接；
第六N型mos管，所述第六N型mos管的栅极接收所述第一控制电压信号，所述第六N型mos管的源极接收所述预设偏置电压信号，所述第六N型mos管的漏极与所述第四预设N型mos管的漏极连接。
在其中一个实施例中，所述第一控制电压信号和所述第二控制电压信号为双相非交叠时钟信号。
在其中一个实施例中，所述采样电路中的预设N型mos管与预设数目个N型mos管并联，所述预设N型mos管包括所述第一预设N型mos管、所述第二预设N型mos管、所述第三预设N型mos管和所述第四预设N型mos管。
第二方面，本申请还提供了一种采样电路控制方法。所述方法采用上述第一方面所述的采样电路，所述方法包括：
获取第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号和预设偏置电压信号；
根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号；
将所述目标偏置电压信号输出至所述采样电路中第一预设N型mos管的源极。
在其中一个实施例中，所述根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号，包括：
根据所述第一输入电压信号与所述第二输入电压信号的和及预设比例系数，确定输入共模电平信号；
根据所述第一参考电压信号与所述第二参考电压信号的和及所述预设比例系数，确定参考共模电平信号；
根据所述输入共模电平信号与所述预设偏置电压信号的和，确定目标电压信号；
将所述目标电压信号与所述参考共模电平信号的差，作为所述目标偏置电压信号。
第三方面，本申请还提供了一种采样电路控制装置。所述装置包括：
获取模块，用于获取第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号和预设偏置电压信号；
确定模块，用于根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号；
输出模块，用于将所述目标偏置电压信号输出至采样电路中第一预设N型mos管的源极。
第四方面，本申请还提供了一种计算机设备。所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述第二方面所述的步骤：
第五方面，本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述第二方面所述的步骤。
第六方面，本申请还提供了一种计算机程序产品。所述计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述第二方面所述的步骤。
上述采样电路包括预设开关电容型采样电路以及第一预设N型mos管、第二预设N型mos管、第三预设N型mos管及第四预设N型mos管，第一预设N型mos管和第二预设N型mos管的源极均接收所述目标偏置电压信号。目标偏置电压信号由所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号和所述预设偏置电压信号确定，所述目标偏置电压信号用于控制采样电路的输出共模电平信号等于所述预设偏置电压信号，这使得采样电路在保持阶段和在采样阶段的输出共模电平信号一致，克服了现有开关电容型采样电路中输出端共模电平会因输入电压信号的共模电平和参考电压信号的共模电平不一致而产生波动的问题。
附图说明
图1为一个实施例中采样电路的结构示意图；
图2为一个实施例中第一控制电压信号和第二控制电压信号的电压示意图；
图3为一个实施例中采样电路控制方法的流程示意图；
图4为另一个实施例中采样电路控制方法的流程示意图；
图5为一个实施例中采样电路控制装置的结构示意图；
图6为一个实施例中计算机设备的内部结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
开关电容型采样电路是对模拟信号进行离散式采样的电路，广泛应用于模数转换器模块以及模拟前端电路里面，一般由采样开关和采样电容等组成，由时钟控制，分为采样和保持两种工作状态。采样时，采样电容的输入端通过开关接差分输入信号，输出端通过开关均接共模电平。保持时，采样电容的输入端通过开关接参考电压，输出端的开关关闭，处于浮空状态。如果参考电压信号的共模电平和差分输入信号的共模电平一致，则开关电容型采样电路的输出端共模电平保持不变。如果差分输入信号和参考电压信号的共模电平不一致，则开关电容型采样电路的输出端的共模电平也会随之波动。
基于此，如图1所示，本申请提供了一种采样电路。采样电路包括预设开关电容型采样电路以及第一预设N型mos管N1、第二预设N型mos管N2、第三预设N型mos管N3、第四预设N型mos管N4，其中：
预设开关电容型采样电路接收第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M及预设偏置电压信号VCM2；
第一预设N型mos管N1的栅极接收第一控制电压信号PH1，第一预设N型mos管N1的源极接收目标偏置电压信号VCM1，第一预设N型mos管N1的漏极与预设开关电容型采样电路中第一电容C1的第二端连接，目标偏置电压信号VCM1由第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2确定，目标偏置电压信号VCM1用于控制采样电路的输出共模电平信号等于预设偏置电压信号VCM2；
第二预设N型mos管N2的栅极接收第一控制电压信号PH1，第二预设N型mos管N2的源极接收目标偏置电压信号VCM1，第一预设N型mos管N1的漏极与预设开关电容型采样电路中第二电容C2的第二端连接；
第三预设N型mos管N3的栅极接收第二控制电压信号PH2，第三预设N型mos管N3的源极第一电容C1的第二端连接，第三预设N型mos管N3的漏极作为第一输出端，用于输出第一输出电压信号VOUT_P；
第四预设N型mos管N4的栅极接收第二控制电压信号PH2，第四预设N型mos管N4的源极第二电容C2的第二端连接，第四预设N型mos管N4的漏极作为第二输出端，用于输出第二输出电压信号VOUT_M。
其中，上述预设开关电容型采样电路包括：
第一N型mos管M1，第一N型mos管M1的栅极接收第一控制电压信号PH1，第一N型mos管M1的源极接收第一输入电压信号VINT_P，第一N型mos管M1的漏极与第一电容C1的第一端连接；
第二N型mos管M2，第二N型mos管M2的栅极接收第二控制电压信号PH2，第二N型mos管M2的源极接收第一参考电压信号VREF_P，第二N型mos管M2的漏极与第一电容C1的第一端连接；
第三N型mos管M3，第三N型mos管M3的栅极接收第二控制电压信号PH2，第三N型mos管M3的源极接收第二参考电压信号VREF_M，第二N型mos管M2的漏极与第二电容C2的第一端连接；
第四N型mos管M4，第一N型mos管M1的栅极接收第一控制电压信号PH1，第四N型mos管M4的源极接收第二输入电压信号VINT_M，第一N型mos管M1的漏极与第二电容C2的第一端连接；
第五N型mos管M5，第五N型mos管M5的栅极接收第一控制电压信号PH1，第五N型mos管M5的源极接收预设偏置电压信号VCM2，第五N型mos管M5的漏极与第三预设N型mos管N3的漏极连接；
第六N型mos管M6，第六N型mos管M6的栅极接收第一控制电压信号PH1，第六N型mos管M6的源极接收预设偏置电压信号VCM2，第六N型mos管M6的漏极与第四预设N型mos管N4的漏极连接。
需要注意的是，上述预设开关电容型采样电路为全差分输入输出结构，第一输入电压信号VINT_P和第二输入电压信号VINT_M为差分输入电压信号，第一参考电压信号VREF_P和第二参考电压信号VREF_M为差分参考电压信号，输入共模电平信号等于第一输入电压信号VINT_P和第二输入电压信号VINT_M和的二分之一，参考共模电平信号等于第一参考电压信号VREF_P和第二参考电压信号VREF_M和的二分之一。预设开关电容型采样电路中每个开关均以单个N型mos管为例，在实际应用中，技术人员可以选择使用P型mos管代替上述N型mos管或用P型mos管与N型mos管组合方式代替单个N型mos管。上述预设开关电容型采样电路中第一电容C1与第二电容C2的规格相同，第一N型mos管M1和第四N型mos管M4的规格相同，第二N型mos管M2和第三N型mos管M3的规格相同，第五N型mos管M5和第六N型mos管M6的规格相同。
具体的，本申请所提供的采样电路在上述预设开关电容型采样电路的基础上增加第一预设N型mos管N1、第二预设N型mos管N2、第三预设N型mos管N3和第四预设N型mos管N4。第一预设N型mos管N1和第二预设N型mos管N2受到第一控制电压信号PH1控制，第三预设N型mos管N3和第四预设N型mos管N4受到第二控制电压信号PH2控制。第一控制电压信号PH1和第二控制电压信号PH2控制上述采样电路的工作状态(采样电路处于采样工作状态或处于保持状态)，需要明确的是，第一控制电压信号PH1和第二控制电压信号PH2不会同时处于高电平状态，在其中一个控制电压信号为低电平状态时，另一个控制电压信号处于低电平状态或高电平状态，在其中一个控制电压信号为高电平状态时，另一个控制电压信号处于低电平状态。以第一控制电压信号PH1为高电平，第二控制电压信号PH2为低电平时，上述采样电路处于采样工作状态，第二控制电压信号PH2为高电平，第一控制电压信号PH1为低电平时，上述采样电路处于保持状态为例。
在第一控制电压信号PH1为高电平且第二控制电压信号PH2为低电平时，采样电路进行采样，采样电路接入第一输入电压信号VINT_P和第二输入电压信号VINT_M，第一N型mos管M1和第三N型mos管M3处于导通状态，第一预设N型mos管N1和第二预设N型mos管N2处于导通状态，第一电容C1的第一端接收第一输入电压信号VINT_P，第一电容C1的第二端接收目标偏置电压信号VCM1，第二电容C2的第一端接收第二输入电压信号VINT_M，第二电容C2的第二端接收目标偏置电压信号VCM1。此外，第三预设N型mos管N3和第四预设N型mos管N4受低电平状态的第二控制电压信号PH2的控制处于关闭状态，第五N型mos管M5和第六N型mos管M6受高电平状态的第一控制电压信号PH1的控制处于导通状态，此时，第三预设N型mos管N3的漏极作为第一输出端，输出第一输出电压信号VOUT_P等于预设偏置电压信号VCM2，第四预设N型mos管N4的漏极作为第二输出端，输出第二输出电压信号VOUT_M等于预设偏置电压信号VCM2。输出共模电平信号等于第一输出电压信号VOUT_P与第二输出电压信号VOUT_M和的二分之一，那么，采样电路处于采样工作状态时，输出共模电平信号等于预设偏置电压信号VCM2。
在第二控制电压信号PH2为高电平且第一控制电压信号PH1为低电平时，采样电路进入保持状态，采样电路接入第一参考电压信号VREF_P和第二参考电压信号VREF_M，第一N型mos管M1和第三N型mos管M3处于关闭状态，第一预设N型mos管N1和第二预设N型mos管N2处于关闭状态。此外，第三预设N型mos管N3和第四预设N型mos管N4受高电平状态的第二控制电压信号PH2的控制处于导通状态，第五N型mos管M5和第六N型mos管M6受低电平状态的第一控制电压信号PH1的控制处于关闭状态，此时，第三预设N型mos管N3的漏极作为第一输出端，输出第一输出电压信号VOUT_P等于目标偏置电压信号VCM1与第一参考电压信号VREF_P的和与第一输入电压信号VINT_P的差，第四预设N型mos管N4的漏极作为第二输出端，输出第二输出电压信号VOUT_M等于目标偏置电压信号VCM1与第二参考电压信号VREF_M的和与第二输入电压信号VINT_M的差。输出共模电平信号等于第一输出电压信号VOUT_P与第二输出电压信号VOUT_M和的二分之一，那么，采样电路处于保持状态时，输出共模电平信号等于目标偏置电压信号VCM1与参考共模电平信号的和与输入共模电平信号的差，当目标偏置电压信号VCM1等于输入共模电平信号与预设偏置电压信号VCM2的和与参考共模电平信号的差时，采样电路处于保持状态时，输出共模电平信号等于预设偏置电压信号VCM2。此时，目标偏置电压信号VCM1由第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2确定，目标偏置电压信号VCM1控制采样电路的输出共模电平信号等于预设偏置电压信号VCM2，以使采样电路在工作阶段及保持阶段的输出共模电平信号保持一致。
本申请所提供的采样电路中，目标偏置电压信号VCM1由第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2确定，目标偏置电压信号VCM1控制采样电路的输出共模电平信号等于预设偏置电压信号VCM2，这使得采样电路在保持阶段和在采样阶段的输出共模电平信号一致，克服了现有开关电容型采样电路中输出端共模电平会因差分输入信号和参考电压信号的共模电平不一致而产生波动的问题，提高采样电路的适用性，满足现有应用中要求采样电路输出共模电平保持不变的需求。
在本申请的一个实施例中，如图2所示，第一控制电压信号PH1和第二控制电压信号PH2为双相非交叠时钟信号。
具体的，第一控制电压信号PH1和第二控制电压信号PH2不会同时处于高电平状态。如图2所示，在第一控制电压信号PH1为高电平状态时，第二控制电压信号PH2处于低电平状态。在第一控制电压信号PH1为低电平状态时，第二控制电压信号PH2处于低电平状态或高电平状态。需要说明的是，第一控制电压信号PH1和第二控制电压信号PH2的具体形式包括但不限于图2所示，只需满足第一控制电压信号PH1和第二控制电压信号PH2不会同时处于高电平状态，实际应用中可以根据需求进行设定。
在本申请的一个实施例中，采样电路中的预设N型mos管与预设数目个N型mos管并联，预设N型mos管包括第一预设N型mos管N1、第二预设N型mos管N2、第三预设N型mos管N3和第四预设N型mos管N4。
具体的，预设N型mos管与预设数目个N型mos管并联使得并联后电路的电阻小于并联前的电阻，有利于提高采样电路的采样速度。本申请中的预设数目大于等于1，本申请不对预设数目作出具体限制，可以根据实际需求进行设定。
在本申请的一个实施例中，如图3所示，提供了一种采样电路控制方法，采用上述采样电路。该采样电路控制方法包括：
步骤301，获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2。
步骤302，根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1。
步骤303，将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
具体的，终端可以从第一N型mos管M1的源极获取第一输入电压信号VINT_P、从第二N型mos管M2的源极获取第一参考电压信号VREF_P、从第三N型mos管M3的源极获取第二参考电压信号VREF_M、从第四N型mos管M4的源极获取第二输入电压信号VINT_M，终端还可以从第五N型mos管M5的源极获取预设偏置电压信号VCM2。终端根据获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1，并将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
上述采样电路控制方法中根据获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定出的目标偏置电压信号VCM1，可以使得采样电路在采样阶段和保持阶段的输出共模电平信号大小相等，克服了现有开关电容型采样电路中输出端共模电平会因差分输入信号和参考电压信号的共模电平不一致而产生波动的问题，提高采样电路的适用性，满足现有应用中要求采样电路输出共模电平保持不变的需求。
在本申请的一个实施例中，如图4所示，步骤302，根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1，包括：
步骤401，根据第一输入电压信号VINT_P与第二输入电压信号VINT_M的和及预设比例系数，确定输入共模电平信号。
其中，输入共模电平信号等于第一输入电压信号VINT_P与第二输入电压信号VINT_M的和与预设比例系数的积。
具体的，预设比例系数的数值为0.5。输入共模电平信号等于第一输入电压信号VINT_P与第二输入电压信号VINT_M和的二分之一。
步骤402，根据第一参考电压信号VREF_P与第二参考电压信号VREF_M的和及预设比例系数，确定参考共模电平信号。
其中，参考共模电平信号等于第一参考电压信号VREF_P与第二参考电压信号VREF_M的和与预设比例系数的积。
具体的，预设比例系数的数值为0.5。参考共模电平信号等于第一参考电压信号VREF_P与第二参考电压信号VREF_M和的二分之一。
步骤403，根据输入共模电平信号与预设偏置电压信号VCM2的和，确定目标电压信号。
其中，目标电压信号等于输入共模电平信号与预设偏置电压信号VCM2的和。
步骤404，将目标电压信号与参考共模电平信号的差，作为目标偏置电压信号VCM1。
其中，目标偏置电压信号VCM1等于目标电压信号与参考共模电平信号的差。
具体的，目标偏置电压信号VCM1等于输入共模电平信号与预设偏置电压信号VCM2的和与参考共模电平信号的差，这使得采样电路在保持阶段时的输出共模电平信号等于预设偏置电压信号VCM2，而采样电路在采样阶段的输出共模电平信号为预设偏置电压信号VCM2，此时采样电路在采样阶段和保持阶段的输出共模电平信号大小相等，克服了现有开关电容型采样电路中输出端共模电平会因差分输入信号和参考电压信号的共模电平不一致而产生波动的问题。
应该理解的是，虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的采样电路控制方法的采样电路控制装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个采样电路控制装置实施例中的具体限定可以参见上文中对于采样电路控制方法的限定，在此不再赘述。
在本申请的一个实施例中，如图5所示，提供了一种采样电路控制装置500，包括：
获取模块510，用于获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2；
确定模块520，用于根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1；
输出模块530，用于将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
在本申请的一个实施例中，上述确定模块520具体用于：
根据第一输入电压信号VINT_P与第二输入电压信号VINT_M的和及预设比例系数，确定输入共模电平信号；
根据第一参考电压信号VREF_P与第二参考电压信号VREF_M的和及预设比例系数，确定参考共模电平信号；
根据输入共模电平信号与预设偏置电压信号VCM2的和，确定目标电压信号；
将目标电压信号与参考共模电平信号的差，作为目标偏置电压信号VCM1。
上述采样电路控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图6所示。该计算机设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种采样电路控制方法。该计算机设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2；
根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1；
将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
在本申请的一个实施例中，处理器执行计算机程序时还实现以下步骤：
根据第一输入电压信号VINT_P与第二输入电压信号VINT_M的和及预设比例系数，确定输入共模电平信号；
根据第一参考电压信号VREF_P与第二参考电压信号VREF_M的和及预设比例系数，确定参考共模电平信号；
根据输入共模电平信号与预设偏置电压信号VCM2的和，确定目标电压信号；
将目标电压信号与参考共模电平信号的差，作为目标偏置电压信号VCM1。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2；
根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1；
将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
根据第一输入电压信号VINT_P与第二输入电压信号VINT_M的和及预设比例系数，确定输入共模电平信号；
根据第一参考电压信号VREF_P与第二参考电压信号VREF_M的和及预设比例系数，确定参考共模电平信号；
根据输入共模电平信号与预设偏置电压信号VCM2的和，确定目标电压信号；
将目标电压信号与参考共模电平信号的差，作为目标偏置电压信号VCM1。
在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：
获取第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M和预设偏置电压信号VCM2；
根据第一输入电压信号VINT_P、第二输入电压信号VINT_M、第一参考电压信号VREF_P、第二参考电压信号VREF_M、预设偏置电压信号VCM2及预设电压信号计算公式，确定目标偏置电压信号VCM1；
将目标偏置电压信号VCM1输出至采样电路中第一预设N型mos管N1的源极。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
根据第一输入电压信号VINT_P与第二输入电压信号VINT_M的和及预设比例系数，确定输入共模电平信号；
根据第一参考电压信号VREF_P与第二参考电压信号VREF_M的和及预设比例系数，确定参考共模电平信号；
根据输入共模电平信号与预设偏置电压信号VCM2的和，确定目标电压信号；
将目标电压信号与参考共模电平信号的差，作为目标偏置电压信号VCM1。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种采样电路，其特征在于，所述采样电路包括预设开关电容型采样电路以及第一预设N型mos管、第二预设N型mos管、第三预设N型mos管、第四预设N型mos管，其中：
所述预设开关电容型采样电路接收第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号及预设偏置电压信号；
所述第一预设N型mos管的栅极接收第一控制电压信号，所述第一预设N型mos管的源极接收目标偏置电压信号，所述第一预设N型mos管的漏极与所述预设开关电容型采样电路中第一电容的第二端连接，所述目标偏置电压信号由所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号和所述预设偏置电压信号确定，所述目标偏置电压信号用于控制采样电路的输出共模电平信号等于所述预设偏置电压信号；
所述第二预设N型mos管的栅极接收所述第一控制电压信号，所述第二预设N型mos管的源极接收所述目标偏置电压信号，所述第一预设N型mos管的漏极与所述预设开关电容型采样电路中第二电容的第二端连接；
所述第三预设N型mos管的栅极接收第二控制电压信号，所述第三预设N型mos管的源极所述第一电容的第二端连接，所述第三预设N型mos管的漏极作为第一输出端，用于输出第一输出电压信号；
所述第四预设N型mos管的栅极接收所述第二控制电压信号，所述第四预设N型mos管的源极所述第二电容的第二端连接，所述第四预设N型mos管的漏极作为第二输出端，用于输出第二输出电压信号。
2.根据权利要求1所述的采样电路，其特征在于，所述预设开关电容型采样电路包括：
第一N型mos管，所述第一N型mos管的栅极接收所述第一控制电压信号，所述第一N型mos管的源极接收所述第一输入电压信号，所述第一N型mos管的漏极与所述第一电容的第一端连接；
第二N型mos管，所述第二N型mos管的栅极接收所述第二控制电压信号，所述第二N型mos管的源极接收所述第一参考电压信号，所述第二N型mos管的漏极与所述第一电容的第一端连接；
第三N型mos管，所述第三N型mos管的栅极接收所述第二控制电压信号，所述第三N型mos管的源极接收所述第二参考电压信号，所述第二N型mos管的漏极与所述第二电容的第一端连接；
第四N型mos管，所述第一N型mos管的栅极接收所述第一控制电压信号，所述第四N型mos管的源极接收所述第二输入电压信号，所述第一N型mos管的漏极与所述第二电容的第一端连接；
第五N型mos管，所述第五N型mos管的栅极接收所述第一控制电压信号，所述第五N型mos管的源极接收所述预设偏置电压信号，所述第五N型mos管的漏极与所述第三预设N型mos管的漏极连接；
第六N型mos管，所述第六N型mos管的栅极接收所述第一控制电压信号，所述第六N型mos管的源极接收所述预设偏置电压信号，所述第六N型mos管的漏极与所述第四预设N型mos管的漏极连接。
3.根据权利要求2所述的采样电路，其特征在于，所述第一控制电压信号和所述第二控制电压信号为双相非交叠时钟信号。
4.根据权利要求1所述的采样电路，其特征在于，所述采样电路中的预设N型mos管与预设数目个N型mos管并联，所述预设N型mos管包括所述第一预设N型mos管、所述第二预设N型mos管、所述第三预设N型mos管和所述第四预设N型mos管。
5.一种采样电路控制方法，其特征在于，采用权利要求1-4所述的采样电路，所述方法包括：
获取第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号和预设偏置电压信号；
根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号；
将所述目标偏置电压信号输出至所述采样电路中第一预设N型mos管的源极。
6.根据权利要求5所述的方法，其特征在于，所述根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号，包括：
根据所述第一输入电压信号与所述第二输入电压信号的和及预设比例系数，确定输入共模电平信号；
根据所述第一参考电压信号与所述第二参考电压信号的和及所述预设比例系数，确定参考共模电平信号；
根据所述输入共模电平信号与所述预设偏置电压信号的和，确定目标电压信号；
将所述目标电压信号与所述参考共模电平信号的差，作为所述目标偏置电压信号。
7.一种采样电路控制装置，其特征在于，所述装置包括：
获取模块，用于获取第一输入电压信号、第二输入电压信号、第一参考电压信号、第二参考电压信号和预设偏置电压信号；
确定模块，用于根据所述第一输入电压信号、所述第二输入电压信号、所述第一参考电压信号、所述第二参考电压信号、所述预设偏置电压信号及预设电压信号计算公式，确定目标偏置电压信号；
输出模块，用于将所述目标偏置电压信号输出至采样电路中第一预设N型mos管的源极。
8.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求5至6中任一项所述的方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求5至6中任一项所述的方法的步骤。
10.一种计算机程序产品，包括计算机程序，其特征在于，该计算机程序被处理器执行时实现权利要求5至6中任一项所述的方法的步骤。
CN202310094779.7A 2023-02-10 2023-02-10 采样电路及采样电路控制方法 Pending CN116318149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310094779.7A CN116318149A (zh) 2023-02-10 2023-02-10 采样电路及采样电路控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310094779.7A CN116318149A (zh) 2023-02-10 2023-02-10 采样电路及采样电路控制方法

Publications (1)

Publication Number Publication Date
CN116318149A true CN116318149A (zh) 2023-06-23

Family

ID=86780619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310094779.7A Pending CN116318149A (zh) 2023-02-10 2023-02-10 采样电路及采样电路控制方法

Country Status (1)

Country Link
CN (1) CN116318149A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074718A (zh) * 2024-04-25 2024-05-24 成都铭科思微电子技术有限责任公司 一种开关电容型比较器的失调校正电路及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074718A (zh) * 2024-04-25 2024-05-24 成都铭科思微电子技术有限责任公司 一种开关电容型比较器的失调校正电路及方法

Similar Documents

Publication Publication Date Title
US20200327079A1 (en) Data processing method and device, dma controller, and computer readable storage medium
US9720092B2 (en) Enhanced conversion between geohash codes and corresponding longitude/latitude coordinates
TWI796490B (zh) 在向量處理器為基礎裝置中提供多重元件多重向量(memv)暫存器檔案存取
CN116318149A (zh) 采样电路及采样电路控制方法
CN116010226A (zh) 软件系统可靠性仿真评估方法、装置和计算机设备
Li et al. Siphon extraction for deadlock control in flexible manufacturing systems by using Petri nets
TWI271620B (en) Method and apparatus for performing multi-programmable function with one-time programmable memories
CN112418413B (zh) 存储数据的装置和方法以及执行分组卷积运算的装置
WO2023024383A1 (zh) 一种mlc芯片的错误率分析方法、系统及装置
US20220406392A1 (en) Techniques for analog multibit data representation for in-memory computing
CN110631499A (zh) 基于无网格方法的数字图像变形测量方法及电子设备
Penot et al. Continuity of the Legendre–Fenchel transform for some variational convergences
CN114564689A (zh) 数据处理方法、装置、计算机设备和存储介质
WO2015172718A1 (zh) 在存储器中进行多访问的方法、装置和存储系统
CN113505063A (zh) 一种fpga逻辑测试方法及装置
CN115456858B (zh) 图像处理方法、装置、计算机设备及计算机可读存储介质
CN117891751B (zh) 内存数据访存方法及装置、电子设备与存储介质
CN114666008B (zh) 数据传输方法、装置、计算机设备和存储介质
CN115129589B (zh) 一种数据库的测试方法及装置
TWI822145B (zh) 儲存電路、晶片、資料處理方法和電子設備
CN108984115B (zh) 数据并行写入、读取方法、装置及系统
CN115015643B (zh) 系统侧谐波阻抗检测方法
CN117875232A (zh) 芯片异常识别方法、装置、计算机设备和存储介质
CN118378782A (zh) 碳排放总量确定方法、装置、设备、存储介质和程序产品
CN115346577A (zh) 数据读写方法、阻变随机存储器及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination