DE10325769B4 - Anordnung und Verfahren zum Abgleich einer kalibrierbaren Stromquelle - Google Patents

Abstract

Anordnung für eine kalibrierbare Stromquelle, bei der die kalibrierbare Stromquelle abgleichbar ist, dadurch gekennzeichnet, dass der Eingang einer Konstantstromquelle (3) mit einer Spannung VDD und der Ausgang über eine Auswahlschaltung (4) mit einem laserprogrammierbaren I-DAC (2) verbunden ist, dass der Ausgang des I-DAC (2) mit einem Eingang einer Strombank (5), die an ein Potential VSS angeschlossen ist, verbunden ist, dass die Auswahlschaltung (4) einen Eingang zur Richtungsselektion (8) aufweist, der mit einem ersten Testpad (6) verbunden ist, dass die Auswahlschaltung (4) einen umschaltbaren Ein- oder Ausgang (9) aufweist, der mit einem zweiten Testpad (7) verbunden ist, dass die Auswahlschaltung (4) einen Ausgang aufweist, der mit einem Ausgang Ical1 der Strombank (5) verbunden ist und dass die Strombank (5) weitere Ausgänge Ical2 bis Icaln aufweist.

Description

• Die Erfindung betrifft eine Anordnung und ein Verfahren zum Abgleich einer kalibrierbaren Stromquelle, bei dem der Absolutwert eines technologisch bedingten Stromwertes in einem Testprozess überprüft und in einem Kalibrierungsprozess eingestellt wird.
• In integrierten Schaltkreisen werden konstante Ströme benötigt, um konstante Bedingungen, beispielsweise für ein Zeitverhalten eines Schaltungsteiles, einzustellen. Dabei ist nicht nur die Temperaturunabhängigkeit und die Spannungsunabhängigkeit des Konstantstromes von besonderer Bedeutung, sondern auch die Genauigkeit des Absolutwertes. Dieser ist von den technologischen Einstellwerten und deren Streuung innerhalb eines definierten Bereiches für jedes technologische Element abhängig und muss daher eingestellt werden. Diese Einstellung des Absolutwertes wird nach dem Stand der Technik durch eine sogenannte Kalibrierung erreicht.
• Der Stand der Technik ist dadurch gekennzeichnet, dass beispielsweise durch digital bewertete OTP-Elemente (One Time Programmable), eine Dekodierschaltung oder ein Adressgenerator, eine Power-On-Schaltung und eine elektrisch adressierbare DAC-Schaltung, welche eine Digital-Analog-Wandlung zur Erzeugung eines Stromes oder Spannung vornimmt, eine Absolutwerteinstellung einer Spannung oder eines Stromes, welcher technologisch entweder größer oder kleiner als der benötigte Absolutwert eingestellt wird, erreicht wird. Dabei wird entsprechend der I-DAC-Funktionalität genau der Strompfad ausgewählt, der dem Zielwert am nächsten kommt.
• Aus der DE 199 60 244 C1 ist eine Anordnung zum Trimmen einer Referenzspannung bekannt, die beispielsweise die Baugruppen Adressgenerator uns Spannungskomparator nur für den eigentlichen Abgleichvorgang benötigt.
• Insbesondere unter Flächenaspekten auf dem Chip, hat diese Lösung den Nachteil, dass wegen der Notwendigkeit der elektrischen Programmierung große Schaltungsteile, wie beispielsweise eine Dekodierschaltung, die Power-On-Schaltung und die Auswahlschaltung, welche durch Analogschalter ausgeführt werden kann, nur für den Kalibrierungsprozess benötigt werden.
• Eine Vorwegnahme des Ausgangsstromes, der sich nach erfolgter Kalibrierung, also nach dem Brennvorgang, einstellt, sowie die Testung der Schaltungsteile des Chips bei genau diesem Stromwert, ist durch den Wegfall des Digitalteils und die während des Brennvorgangs stattfindenden Strukturänderung des I-DAC nicht möglich.
• Aus der US2003/0031075 A1 ist eine Halbleiteranordnung bekannt, welche mittels einer programmierbaren Fuse-Anordnung einen Taktgenerator beeinflusst. Diese Erfindung ermöglicht ein gezieltes Abgleichen des internen Zeitverhaltens in einem Halbleiterspeicher durch eine Beeinflussung der Fuse-Elemente.
• Aus der WO 02/13392 A2 ist eine Anordnung einer sich selbst abgleichenden, stufenförmig angeordneten I-DAC-Anordnung bekannt, welche in jeder Stufe je eine Konstantstromquelle und eine einstellbare Stromquelle zur Erzeugung eines gemeinsamen Stufenausgangsstromes aufweist. Diese Anordnung kommt ohne OTP-Elemente aus und verwendet zur Stromgrundeinstellung einen Controller. Der Feinabgleich der Stufenausgangsströme erfolgt durch einen aus den Elementen einstellbare Stromquelle, Messeinheit und Korrektureinheit bestehenden Regelkreis.
• Der Erfindung liegt somit die Aufgabe zugrunde, eine Schaltungsanordnung sowie ein Verfahren zur Erzeugung eines temperaturunabhängigen und kalibrierten Stroms anzugeben, wobei eine Reduzierung der für die Kalibrierungsschaltungsteile notwendigen Chipfläche sowie der Testkosten pro Chip realisiert wird.
• Gemäß der Erfindung wird die Aufgabe mit einer Anordnung der eingangs genannten Art dadurch gelöst, dass der Eingang einer Konstantstromquelle mit einer Spannung VDD und der Ausgang über eine Auswahlschaltung mit einem laserprogrammierbaren I-DAC verbunden ist, dass der Ausgang des I-DAC mit einem Eingang einer Strombank, die an das Potential VSS angeschlossen ist, verbunden ist, dass die Auswahlschaltung einen Eingang zur Richtungsselektion aufweist, der mit einem ersten Testpad verbunden ist, dass die Auswahlschaltung einen umschaltbaren Ein- oder Ausgang aufweist, der mit einem zweiten Testpad verbunden ist, dass die Auswahlschaltung einen Ausgang aufweist, der mit einem Ausgang Ical1 der Strombank verbunden ist und dass die Strombank weitere Ausgänge Ical2 bis Icaln aufweist.
• Der von der Konstantstromquelle erzeugte Strom I wird über eine Auswahlschaltung und den mittels Laser programmierbaren I-DAC einer nachgeschalteten Strombank zugeführt. In dieser erfolgt eine Stromspiegelung zwischen dem Eingang Ical0 und dem Eingang Ical1 im Verhältnis 1 zu 1. Zwischen dem Eingang Ical1 und den Ausgängen Ical2 bis Icaln erfolgt eine Spiegelung im gleichen oder anderen Verhältnissen, zur Versorgung verschiedener Schaltungsteile des Chips, welche an den Eingängen Ical2 bis Icaln, die ein entsprechend den angeschlossenen Schaltungsteilen notwendiges Spiegelverhältnis zum Eingangstransistor aufweise, angeschlossen sind. Bedingt durch Fertigungstoleranzen kann sowohl der Absolutwert des Stroms I der Konstantstromquelle als auch der Übertragungsfaktor, welcher das Verhältnis des in den I-DAC eingespeisten Stroms am Anschluss IIN zu dem am Ausgang IOUT abgegebenen Strom darstellt, des I-DAC von einer vorgegebenen Toleranz abweichen. Die Einstellung des geforderten Stromes erfolgt in einem Kalibrierungsprozess durch die Auftrennung eines oder mehrerer Fuse-Elemente im I-DAC mittels eines Laserstrahles.
• Dieser Kalibrierungsprozess ist aber nur für die erfindungsgemäßen Schaltungsanordnungen notwendig, die außerhalb der vorgegebenen Toleranz liegen. Für die anderen Schaltungsanordnungen entfällt der Kalibrierungsprozess, wodurch sowohl der Kosten- als auch der Zeitaufwand bei der Fertigung reduziert werden.
• Zur Ermittelung des fertigungsbedingten Stromes der kalibrierbaren Stromquelle sowie des Stromes bei dem der Chip in ausgewählten Eigenschaften die besten Testergebnisse zeigt, ist zwischen die Konstantstromquelle und den I-DAC eine Auswahlschaltung zwischengeschaltet. Diese ist mit dem Strombank-Eingang Ical1 und mit zwei für den Testprozess notwendigen Testpads verbunden. Die Aufgabe des ersten Testpads besteht in der Umschaltung der Auswahlschaltung zwischen zwei Funktionen. Zu diesem Zweck wird über einen auf das Testpad anzulegenden Kontakt für die Zeit des Testprozesses ein definierter Pegel, welcher außerhalb der erfindungsgemäßen Anordnung erzeugt wird, angelegt. Die erste Funktion der Auswahlschaltung ermöglicht die Messung des Absolutwertes des durch die Anordnung erzeugten Stromes. Die zweite Funktion gewährleistet das Einspeisen eines externen Stromes über das zweite Testpad zum Zweck der Chiptestung. Je nach Funktion wird das zweite Testpad als Stromeingang oder als Messausgang umgeschaltet.
• In einer Ausführung der Erfindung ist vorgesehen, dass der laserprogrammierbare I-DAC einen Eingang IIN aufweist, dem ein aus zwei n-Kanal-Transistoren bestehender Eingangsstromspiegel mit einem ersten Auskoppeltransistor, welcher eine Verstärkung mit dem Faktor N gegenüber einem an IIN eingespeisten Strom realisiert, nachgeschaltet ist, dass dem Eingangsstromspiegel mehrere Kaskaden, bestehend aus mindestens einem an dem Potential VDD angeschlossenem p-Kanal-Transistor, mindestens einem an dem Potential VSS angeschlossenem n-Kanal-Transistor und zwei, zwischen den Transistoren, in Reihe geschalteten Fuse-Elementen mit einem zwischen den Fuse-Elementen angeordneten Mittelabgriff, nachgeschaltet sind, wobei die erste Kaskade je einen n-Kanal-Transistor und einen p-Kanal-Transistor aufweist und sich die Anzahl der Transistoren in jeder nachfolgenden Kaskade verdoppelt, dass die zwischen den Fuse-Elementen angeordneten Mittelabgriffe aller Kaskaden miteinander verbunden sind, dass die Gate-Anschlüsse der n-Kanal-Transistoren aller Kaskaden mit dem Eingang IIN verbunden sind, dass die Source-Anschlüsse der n-Kanal-Transistoren aller Kaskaden mit dem Potential VSS verbunden sind, dass die Drain-Anschlüsse der n-Kanal-Transistoren aller Kaskaden je Kaskade miteinander und mit einer ersten Seite der aus zwei Fuse-Elementen bestehenden Reihenschaltung der zugehörigen Kaskade verbunden sind, dass die Gate-Anschlüsse der p-Kanal-Transistoren aller Kaskaden mit dem Drain-Anschluss des Auskoppeltransistors des Eingangsstromspiegels verbunden sind, dass die Source-Anschlüsse der p-Kanal-Transistoren aller Kaskaden mit dem Potential VDD verbunden sind, dass die Drain-Anschlüsse der p-Kanal-Transistoren aller Kaskaden je Kaskade miteinander und mit einer zweiten Seite der aus zwei Fuse-Elementen bestehenden Reihenschaltung der zugehörigen Kaskade verbunden sind, dass ein n-Kanal-Transistor gateseitig mit dem Eingang IIN des I-DAC, drainseitig mit den Mittelabgriffen der Fuse-Elemente und sourceseitig mit dem Potential VSS verbunden ist, dass zwischen dem Potential VDD und den Mittelabgriffen der Fuse-Elemente der Kaskaden ein Ausgangsstromspiegel mit einem Auskoppeltransistor angeordnet ist, dessen Source-Anschluss mit dem Ausgang IOUT des I-DAC verbunden ist.
• Die Einspeisung des am Anschluss IIN von der vorgeschalteten Konstantstromquelle bereitgestellten Stromes I in die Schaltungsanordnung erfolgt mittels eines Eingangsstromspiegels, welcher aus zwei n-Kanal-Transistoren besteht. Der Verstärkungsfaktor N des Eingangsstromspiegels legt den Ausgangsstrom des Stromspiegels in einen graduierbaren Bereich bezüglich des Eingangsstromes I. Graduierbar heißt hierbei, dass auch die Transistordimensionierungen des n-Kanal-Transistors und des p-Kanal-Transistors der ersten Kaskade, welche das LSB des I-DAC repräsentieren, den Genauigkeitsanforderungen entsprechend der gewählten Technologie dimensioniert werden können.
• Dem Eingangsstromspiegel nachgeordnet ist eine bestimmte Anzahl von Kaskaden, die jeweils aus mindestens einem n-Kanal-Transistor und einem p-Kanal-Transistor sowie zwei zwischen den Transistoren angeordneten Fuse-Elementen bestehen. Die erste Kaskade enthält einen n-Kanal- und einen p-Kanal-Transistor. Die Anzahl der Transistoren, bzw. deren Weite, verdoppelt sich in jeder nachfolgenden Kaskade. Somit sind in der zweiten Kaskade jeweils zwei n-Kanal- und zwei p-Kanal-Transistoren angeordnet, in der dritten jeweils vier und so weiter. In jeder Kaskade sind die Ströme durch die n-Kanal-Transistoren gleich der Ströme durch die p-Kanal-Transistoren. Somit kompensiert sich ihre Wirkung an den miteinander verbundenen Mittelabgriffen zwischen den Fuse-Elementen, solange die Elemente elektrisch leitend sind. Durch eine Stromteilung an den Mittelabgriffen ist eine Variation des Ausgangsstromes des Ausgangsstromspiegels sowohl in positiver, bei der Trennung eines Fuse-Elementes auf der Seite der p-Kanal-Transistoren, als auch in negativer Richtung, bei der Trennung eines Fuse-Elementes auf der Seite der n-Kanal-Transistoren, möglich. Hierfür ist es erforderlich, dass die Dimensionierung des zweiten Auskoppeltransistors des n-Kanal-Stromspiegels und die des an den Mittelabgriffen angeschlossenen n-Kanal-Transistors identisch sind. Mit der Dimensionierung des ausspiegelnden zweiten Auskoppeltransistors zum zweiten p-Kanal-Transistor des Ausgangsstromspiegels wird die im Eingangsstromspiegel vorgenommene Stromtransformation, zur Verbesserung der Abgleichgenauigkeit des I-DAC, rückgängig gemacht. Somit ist beispielsweise ein Verstärkungsfaktor von 1 ohne eine Trennung eines beliebigen Fuse-Elementes des I-DAC oder ein anderes durch den zweiten Auskoppeltransistor des Ausgangsstromspiegels einstellbares Stromübertragungsverhältnis einstellbar.
• Der Abgleich der Fuse-Elemente erfolgt nur dann, wenn während des Testprozesses eine außerhalb der zulässigen Toleranz liegende Abweichung zwischen dem ermittelten eingespeisten idealen Nennstrom, bei dem der Chip in ausgewählten Eigenschaften die besten Testergebnisse zeigt, und dem im ungefusten Zustand gemessenen Konstantstrom der Konstantstromquelle auftritt. Die Fuse-Elemente können in einem dem Testprozess nachfolgenden Kalibrierungsprozess mittels eines Laserstrahles unterbrochen werden.
• Die Einstellung des Ausgangsstromwertes des I-DAC erfolgt somit in Stufen, wobei jeder Kaskade, beginnend mit der ersten Kaskade die für die kleinste einstellbare Stufe ausgelegt ist, ein bestimmter Stufenwert zugeordnet ist. Durch diese Einstellmöglichkeit wird ein durch Fertigungstoleranzen bedingter fehlerhafter Strom I der Stromquelle mit der Genauigkeit der kleinsten Kaskade korrigiert.
• In einer Ausführungsform der Erfindung ist vorgesehen, dass die Konstantstromquelle aus einem n-Kanal-Verarmungstyp-Transistor und einem Ausgangsstromspiegel besteht, dass ein Gate- und der Bulk-Anschluss des Transistors mit dem Potential VSS verbunden ist, dass zwischen einem Source-Anschluss und dem Potential VSS eine stabilisierte Spannungsquelle angeordnet ist, dass zwischen dem Eingang I1 der Konstantstromquelle und dem Drain-Anschluss des Transistors ein aus zwei p-Kanal-Transistoren bestehender Ausgangsstromspiegel angeordnet ist, dessen Auskoppeltransistor mit dem Ausgang I2 der Konstantstromquelle verbunden ist.
• Kernstück der Konstantstromquelle ist ein n-Kanal-Verarmungstyp-Transistor dessen Gate auf das Bulkpotential bezogen ist. Der temperaturunabhängige Arbeitspunkt kann hierbei durch eine an die n-Depletion-Schwellspannung angepasste stabile Sourcespannungsquelle eingestellt werden. Die Einstellung des konkreten temperaturstabilen Stromwertes erfolgt durch geeignete Wahl des W/L-Verhältnisses des n-Depletiontransistors. Da durch die Spannungsfixierung am Source keine Ausspiegelung des Stromes auf der n-Seite erfolgen kann, erfolgt selbige an der spannungsunkritischen Drainseite mittels p-Kanal-Stromspiegel. Bei der Wahl der am Terminal I1 anzulegenden Spannung ist zu beachten, dass diese genügend groß sein muss, um den n-Depletiontransistor unter allen Bedingungen einzuschnüren.
• Gemäß der Erfindung wird die Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass in einem ersten Schritt ein von einer Konstantstromquelle erzeugter Strom I unbeeinflusst über eine Auswahlschaltung und einen I-DAC in einen Eingang Ical0 einer Strombank eingespeist und mit einem Verhältnis 1 zu 1 zu einem Ausgang Ical1 der Strombank gespiegelt wird, und dieser gespiegelte Strom über die Auswahlschaltung an ein zweites Testpad geleitet und dort gemessen wird, dass nachfolgend ein Umschalten der Auswahlschaltung derart durchgeführt wird, dass ein einstellbarer Konstantstrom über das zweite Testpad in die Schaltung eingespeist wird, dass der Chip auf seine Funktionalität bei verschiedenen Werten des eingespeisten Stromes getestet wird, dass der Strom ermittelt wird, bei dem ausgewählte Eigenschaften die besten Testergebnisse zeigen und dass nur bei einer Abweichung des ermittelten eingespeisten Stromes von dem Konstantstrom der Konstantstromquelle in einem nachfolgenden Kalibrierungsprozess ein Abgleich des Ausgangsstromes der Schaltungsanordnung durch Strukturänderung in der I-DAC-Schaltung mittels Laserprogrammierung erfolgt.
• In einem Testprozess wird zum einen der Strom ermittelt, bei dem ausgewählte Eigenschaften des Chips die besten Testergebnisse zeigen. Dies kann beispielsweise das Zeitverhalten eines Schaltungsteils des Chips sein. Zu diesem Zweck wird in die Schaltung ein externer und veränderbarer Strom eingespeist und je Stromwertveränderung mindestens eine Messung der Eigenschaften des Chips durchgeführt. Durch diese Messung wird ein für einen Chip optimaler Stromwert ermittelt.
• Zum anderen wird der Strom im unkalibrierten Zustand, welcher durch die erfindungsgemäße Anordnung selbst erzeugt wird, gemessen. Diese beiden Stromwerte müssen innerhalb einer vorgegebene Toleranz zueinander liegen. Ist dies der Fall entfällt der Kalibrierungsprozess. Nur bei einer Abweichung muss in einem nachfolgenden Kalibrierungsprozess, durch das Auftrennen eines oder mehrerer Fuse-Elemente des I-DAC durch einen Laserstrahl, ein Stromwert eingestellt werden, der innerhalb der Toleranzgrenzen liegt.
• Durch die erfindungsgemäße Ermittelung des durch die Anordnung selbst erzeugten Stroms durch eine Funktion der Auswahlschaltung und die Möglichkeit der Einspeisung eines externen Stromes, zum Test des Chips, in einer zweiten Funktion werden beide Stromwerte in einem Testprozess gemessen. Die Möglichkeit der Einspeisung eines externen Stromes simuliert hier die zu erwartenden Eigenschaften des Chips nach dem Kalibrierungsprozess. Mit diesen bekannten Stromwerten ist auch die Größe der Abweichung beider Stromwerte voneinander bekannt. Liegen diese außerhalb des vorgegebenen Toleranzbereiches, erfolgt durch die Trennung eines oder mehrerer Fuse-Elemnte des in Kaskaden mit verschiedenen „Stromkorrekturwerten" aufgebauten I-DAC die Kalibrierung der Anordnung. Dieser Kalibrierungsprozess ist vom vorher durchgeführten Testprozess unabhängig durchführbar, das heißt er kann zeitlich nach dem Testprozess und auch an einem anderen Platz, also räumlich unabhängig von diesem durchgeführt werden.
• Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels erläutert werden. In den zugehörigen Zeichnungen zeigt
• 1 eine erfindungsgemäße kalibrierbare Stromquelle mit Auswahlschaltung,
• 2 einen erfindungsgemäßen mittels Laserstrahl kalibrierbaren I-DAC mit Fuse-Elementen,
• 3 eine erfindungsgemäße Auswahlschaltung
• 4 eine Variante einer erfindungsgemäßen Konstantstromquelle und
• 5 ein Schaltungsbeispiel für eine Strombank.
• Eine erfindungsgemäße Schaltungsanordnung einer kalibrierbaren Stromquelle 1 zur Erzeugung eines konstanten Stromes für einen Chip ist in der 1 dargestellt. Diese besteht aus einem bipolaren und laserprogrammierbaren I-DAC 2, einer temperaturstabilen und spannungsstabilen Konstantstromquelle 3, einer Auswahlschaltung 4 und einer Strombank 5.
• Das positive Bezugspotential für die Konstantstromquelle 3, angeschlossen an deren Eingang I1, ist ausführungsabhängig eine Betriebsspannung VDD, welche entweder eine äußere Betriebsspannung oder eine stabilisierte Referenzspannung darstellen kann. Der Ausgang I2 der Konstantstromquelle 3 ist mit dem Stromeingang I0 der Auswahlschaltung 4 verbunden.
• Die Aufgabe der Auswahlschaltung 4 besteht in der hardwaremäßigen Ermöglichung einer Extrapolation des Zustandes nach erfolgtem Kalibrierungsprozess, das heißt die Auswahlschaltung 4 ermöglicht die Einspeisung eines externen Stromes zur Simulation der nach dem Kalibrierungsprozess zu erwartenden Eigenschaften des Chip in einem oder mehreren ausgewählten Parametern.
• Der digitale Eingang „Direction" 8 der Auswahlschaltung 4 ist an ein erstes Testpad 6 „Direction Select" geführt und dient der Festlegung der Signalrichtung des bidirektionalen zweiten Ein-/Ausgang Imess 9, welcher mit dem zweiten Testpad 7 „Current Testpad", verbunden ist. Beide Testpads 6, 7 dienen zur Herstellung einer elektrisch leitenden Verbindung zwischen einer externen, hier nicht dargestellten Schaltungsanordnung und der erfindungsgemäßen Anordnung 1 während eines Testprozesses.
• An dem zweiten Testpad „Current Testpad" 7 erfolgt in einem Prozess der Chiptestung, in Abhängigkeit des Pegels am ersten Testpad „Direction Select" 6, entweder eine Strommessung oder eine Stromeinspeisung. Über den Ausgang I1 der Auswahlschaltung 4 fließt entweder der von der Konstantstromquelle 3 erzeugte oder der über das zweite Testpad 7 eingespeiste Strom in den Eingang IIN des I-DAC 2.
• Der I-DAC 2 besteht, wie in 2 dargestellt, im wesentlichen aus einem mit dem Eingang IIN verbundenen Eingangsstromspiegel 12, einem mit dem Ausgang IOUT verbundenen Ausgangsstromspiegel 13 und mehreren zwischen den Stromspiegeln 12, 13 angeordneten Kaskaden 16. Der Eingangsstromspiegel 12 gewährleistet eine Einspeisung des Eingangsstromes I am Eingang IIN mit einem Verstärkungsfaktor N. Durch diese Anhebung des Stromwertes verbessert sich die Genauigkeit beim Kalibrieren des absoluten Stromwertes der Anordnung 1 in einem Kalibrierungsprozess. Durch den Ausgangsstromspiegel 13 kann diese Anhebung wieder rückgängig gemacht werden. Damit hat der I-DAC 2 einen Stromverstärkungsfaktor von 1. Durch eine veränderte Dimensionierung des Auskoppeltransistors 15 des Ausgangsstromspiegels 13 ist es möglich, eine vom Stromverstärkungsfaktor 1 abweichende Verstärkung einzustellen ohne dass hierdurch die Kalibrierungsmöglichkeiten in den einzelnen Kaskaden 16 beeinflusst werden. In der ersten Kaskade 16 ist ein p-Kanal-Transistor 11, zwei Fuse-Elemente 17 und ein n-Kanal-Transistor 10 in Reihe zwischen den Potentialen VDD und VSS angeordnet. Zwischen den Fuse-Elementen 17 befindet sich je ein Mittelabgriff 18. Diese Mittelabgriffe 18 aller Kaskaden 16 sind miteinander verbunden. In der zweiten Kaskade 16, sowie in jeder weiteren, verdoppelt sich jeweils die Anzahl der p-Kanal-Transistoren 11 und der n-Kanal-Transistoren 10, somit sind in der zweiten Kaskade 16 je zwei p-Kanal-Transistoren 11 und zwei n-Kanal-Transistoren 10, die zueinander parallel geschaltet sind, und zwischen diesen in Reihe zwei Fuse-Elemente 17 angeordnet. Die Anzahl der Transistoren eines Typs 10, 11, in aufsteigender Ordnungszahl der Kaskaden 16 gesehen, entspricht den binären Faktoren 1, 2, 4 usw. Die Kaskaden 16 sind jeweils so aufgebaut, dass die Ströme durch die p-Kanal-Seite und die Ströme durch die n-Kanal-Seite gleich groß sind und sich ihre Wirkung an den miteinander verbundenen Mittelabgriffen 18 kompensiert. Durch das Auftrennen eines Fuse-Elementes 17 kann eine Verschiebung dieses Gleichgewichtes erfolgen. So kann durch das Trennen eines Fuse-Elementes 17 auf der p-Kanal-Seite eine Erhöhung des Ausgangsstromes des I-DAC 2 am Ausgang IOUT oder durch das Trennen eines Fuse-Elementes 17 auf der n-Kanal-Seite eine Verminderung des Ausgangsstromes erfolgen. Der kleinste zu verändernde Stromstufenwert wird hierbei durch die erste Kaskade 16 realisiert, der größte durch die letzte Kaskade 16. Durch die binäre Wertigkeit der Kaskaden 16 sind auch Stromwertveränderungen zwischen diesen beiden angegebenen Stromstufenwerten sowie durch Kombination mehrerer Fuse-Elemente 17 oberhalb des größten Stromstufenwertes möglich.
• Der I-DAC 2 Ausgang IOUT ist mit dem Eingang Ical0 einer dem Stand der Technik entsprechenden Strombank 5 verbunden, deren Aufgabe in der Bereitstellung mehrerer, verschieden großer Konstantströme für die Schaltungsteile des Chips besteht. Wie in 5 dargestellt, ist der erste Ausgang der Strombank 5 Ical1, welcher mit dem Faktor 1 zum Stromeingang Ical0 gespiegelt wird, mit dem Port Ical der Auswahlschaltung 4 verbunden. Die an den Ports Ical2 bis Icaln bereitgestellten kalibrierten Ströme sind die Ausgangssignale der Schaltungsanordnung 1. Das Bezugspotential der Strombank 5 ist VSS.
• Zur Messung des von der Konstantstromquelle 3 erzeugten Stromes I wird in der Schaltungsanordnung 1 nach 1 vor dem Kalibrierprozess der Strom I der Konstantstromquelle 3 durch die Auswahlschaltung 4 und unbeeinflusst durch den I-DAC 2 zur Strombank 5 geleitet. Dieser am Eingang Ical0 der Strombank 5 eingespeiste Strom fließt, bedingt durch die Stromspiegelung mit dem Faktor 1 zwischen dem Eingang Ical0 und einem ersten Ausgang Ical1 (siehe 5), auch am Eingang Ical1 und wird der Auswahlschaltung 4, über deren Port Ical, zugeführt.
• Zur Messung des Stromes am zweiten Testpad 7 wird der Auswahlschaltung 4 (siehe 3) über das erste Testpad 6 ein Signal mit einem Low-Pegel zugeführt. Eine weitere Möglichkeit der Erzeugung eines Low-Pegels am „Direction-Eingang" der Auswahlschaltung 4 besteht in der Anordnung eines pull down Widerstandes zwischen den Eingang und dem Potential VSS. Durch diesen Pegel wird gemäß 3 der zu messende Strom über den ersten Analogschalter 19 geleitet und kann am zweiten Testpad 7 durch eine nicht dargestellte externe Anordnung gemessen werden. Die Durchschaltung des Stromes I der Konstantstromquelle 3 durch die Auswahlschaltung 4 zum I-DAC 2 erfolgt über den dritten Analogschalter 21.
• Zum Testen des von den Ausgangsströmen Ical2 bis Icaln der Strombank 5 versorgten Gesamtsystems des Chips wird an das erste Testpad 6 ein High-Pegel gelegt. In dieser Funktionsweise der Anordnung 1 ist es möglich, verschiedene Parameter des Gesamtsystems bei verschiedenen Größen des am zweiten Testpad 7 eingespeisten Stromes zu messen und somit das Verhalten des Chips bei verschiedenen Möglichkeiten der noch nicht erfolgten Kalibrierung des I-DAC 2 vorwegzunehmen. Die Einspeisung des externen Stromes I über das zweite Testpad 7 erfolgt über den zweiten Analogschalter 20 der Auswahlschaltung 4 in den noch nicht gefusten I-DAC 2 und dann weiter zur Strombank 5.
• In diesem Testprozess wird zum einen der durch Fertigungstoleranzen der Konstantstromquelle 3 und des I-DAC 2 bedingte Strom I der erfindungsgemäßen Anordnung 1 und ein Stromwert, bei dem ausgewählte Parameter des Chips ein bestimmtes Verhalten zeigen, ermittelt. Die beiden ermittelten Stromwerte dürfen eine vorgegeben Toleranz zueinander nicht überschreiten.
• Liegt die Abweichung beider Stromwerte zueinander innerhalb der Toleranzgrenzen, ist, im Gegensatz zum Stand der Technik, kein Kalibrierungsprozess für diesen Chip notwendig.
• Liegt die Abweichung beider Stromwerte zueinander außerhalb der Toleranzgrenzen, wird in einem Kalibrierungsprozess der I-DAC durch das Fusen ausgewählter Elemente 17 so in seiner Struktur beeinflusst, dass die Ströme an den Ausgängen Ical1 bis Icaln in den vorgegebenen Toleranzgrenzen liegen.
• Dazu wird die Größe der Abweichung vom Sollwert ermittelt und diese Abweichung durch einen oder mehrere Stromstufenwerte nachgebildet. Durch diese Nachbildung erfolgt ein Rückschluss auf die Fuse-Elemente 17, welche im Kalibrierungsprozess getrennt werden müssen.
• Der dem Testprozess nachfolgende Kalibrierungsprozess ist von diesem unabhängig, da durch die Anordnung 1 ja bereits eine Vorwegnahme des Verhaltens nach einem möglichen Kalibrierungsprozess möglich ist, und kann somit sowohl zeitlich als auch räumlich getrennt von diesem erfolgen.

1

kalibrierbare Stromquelle

2

I-DAC

3

Konstantstromquelle

4

Auswahlschaltung

5

Strombank

6

erstes Testpad

7

zweites Testpad

8

Eingang zur Richtungsselektion

9

umschaltbarer Ein- oder Ausgang

10

n-Kanal-Transistor

11

p-Kanal-Transistor

12

Eingangsstromspiegel

13

Ausgangsstromspiegel

14

Auskoppeltransistor des Eingangsstromspiegels

15

Auskoppeltransistor des Ausgangsstromspiegels

16

Kaskade

17

Fuse-Element

18

Mittelabgriff

19

erster Analogschalter

20

zweiter Analogschalter

21

dritter Analogschalter

Claims (4)

1. Anordnung für eine kalibrierbare Stromquelle, bei der die kalibrierbare Stromquelle abgleichbar ist, dadurch gekennzeichnet, dass der Eingang einer Konstantstromquelle (3) mit einer Spannung VDD und der Ausgang über eine Auswahlschaltung (4) mit einem laserprogrammierbaren I-DAC (2) verbunden ist, dass der Ausgang des I-DAC (2) mit einem Eingang einer Strombank (5), die an ein Potential VSS angeschlossen ist, verbunden ist, dass die Auswahlschaltung (4) einen Eingang zur Richtungsselektion (8) aufweist, der mit einem ersten Testpad (6) verbunden ist, dass die Auswahlschaltung (4) einen umschaltbaren Ein- oder Ausgang (9) aufweist, der mit einem zweiten Testpad (7) verbunden ist, dass die Auswahlschaltung (4) einen Ausgang aufweist, der mit einem Ausgang Ical1 der Strombank (5) verbunden ist und dass die Strombank (5) weitere Ausgänge Ical2 bis Icaln aufweist.
2. Anordnung nach Anspruch 1, gekennzeichnet dadurch, dass der laserprogrammierbare I-DAC (2) einen Eingang IIN aufweist, dem ein aus zwei n-Kanal-Transistoren (10) bestehender Eingangsstromspiegel (12) mit einem ersten Auskoppeltransistor (14), welcher eine Verstärkung mit einem Faktor N gegenüber einem an den Eingang IIN eingespeisten Strom realisiert, nachgeschaltet ist, dass dem Eingangsstromspiegel (12) mehrere Kaskaden (16), bestehend aus mindestens einem an dem Potential VDD angeschlossenen p-Kanal-Transistor (11), mindestens einem an dem Potential VSS angeschlossenen n-Kanal-Transistor (10) und zwei, zwischen den Transistoren in Reihe geschalteten Fuse-Elementen (17) mit einem zwischen den Fuse-Elementen (17) angeordneten Mittelabgriff (18), nachgeschaltet sind, wobei die erste Kaskade (16) je einen n-Kanal-Transistor (10) und einen p-Kanal-Transistor (11) aufweist und sich die Anzahl der Transistoren in jeder nachfolgenden Kaskade (16) verdoppelt, dass die zwischen den Fuse-Elementen (17) angeordneten Mittelabgriffe (18) aller Kaskaden (16) miteinander verbunden sind, dass die Gate-Anschlüsse der n-Kanal-Transistoren (10) aller Kaskaden (16) mit dem Eingang IIN verbunden sind, dass die Source-Anschlüsse der n-Kanal-Transistoren (10) aller Kaskaden (16) mit dem Potential VSS verbunden sind, dass die Drain-Anschlüsse der n-Kanal-Transistoren (10) aller Kaskaden (16) je Kaskade (16) miteinander und mit einer ersten Seite der aus zwei Fuse-Elementen (17) bestehenden Reihenschaltung der zugehörigen Kaskade (16) verbunden sind, dass die Gate-Anschlüsse der p-Kanal-Transistoren (11) aller Kaskaden (16) mit dem Drain-Anschluss des Auskoppeltransistors (14) des Eingangsstromspiegels (12) verbunden sind, dass die Source-Anschlüsse der p-Kanal-Transistoren (11) aller Kaskaden (16) mit dem Potential VDD verbunden sind, dass die Drain-Anschlüsse der p-Kanal-Transistoren (11) aller Kaskaden (16) je Kaskade (16) miteinander und mit einer zweiten Seite der aus zwei Fuse-Elementen (17) bestehenden Reihenschaltung der zugehörigen Kaskade (16) verbunden sind, dass ein n-Kanal-Transistor gateseitig mit dem Eingang IIN des I-DAC (2), drainseitig mit den Mittelabgriffen (18) der Fuse-Elemente (17) und sourceseitig mit dem Potential VSS verbunden ist, dass zwischen dem Potential VDD und den Mittelabgriffen (18) der Fuse-Elemente (17) der Kaskaden (16) ein Ausgangsstromspiegel (13) mit einem Auskoppeltransistor (15) angeordnet ist, dessen Source-Anschluss mit dem Ausgang IOUT des I-DAC (2) verbunden ist.
3. Anordnung nach Anspruch 1, gekennzeichnet dadurch, dass die Konstantstromquelle (3) aus einem n-Kanal-Verarmungstyp-Transistor und einem Ausgangsstromspiegel besteht, dass ein Gate- und ein Bulk-Anschluss des Transistors mit dem Potential VSS verbunden ist, dass zwischen einem Source-Anschluss und dem Potential VSS eine stabilisierte Spannungsquelle angeordnet ist, dass zwischen dem Eingang I1 der Konstantstromquelle (3) und dem Drain-Anschluss des Transistors ein aus zwei p-Kanal-Transistoren bestehender Ausgangsstromspiegel angeordnet ist, dessen Auskoppeltransistor mit dem Ausgang I2 der Konstantstromquelle verbunden ist.
4. Verfahren zum Abgleich einer kalibrierbaren Stromquelle bei dem der Absolutwert eines technologisch bedingten Stromwertes in einem Testprozess überprüft und in einem Kalibrierungsprozess eingestellt wird, dadurch gekennzeichnet, dass in einem ersten Schritt ein von einer Konstantstromquelle (3) erzeugter Strom I unbeeinflusst über eine Auswahlschaltung (4) und einen I-DAC (2) in einen Eingang Ical0 einer Strombank (5) eingespeist und mit einem Verhältnis 1 zu 1 zu einem Ausgang Ical1 der Strombank (5) gespiegelt wird, und dieser gespiegelte Strom über die Auswahlschaltung (4) an ein zweites Testpad (7) geleitet und dort gemessen wird, dass nachfolgend ein Umschalten der Auswahlschaltung (4) derart durchgeführt wird, dass ein einstellbarer Konstantstrom über das zweite Testpad (7) in die Schaltung eingespeist wird, dass der Chip auf seine Funktionalität bei verschiedenen Werten des eingespeisten Stromes getestet wird, dass der Strom ermittelt wird, bei dem ausgewählte Eigenschaften die besten Testergebnisse zeigen und dass nur bei einer Abweichung des ermittelten eingespeisten Stromes von dem Konstantstrom der Konstantstromquelle (3) in einem nachfolgenden Kalibrierungsprozess ein Abgleich des Ausgangsstromes der Schaltungsanordnung durch Strukturänderung in der I-DAC-Schaltung (2) mittels Laserprogrammierung erfolgt.