JP2773709B2 - 半導体装置の試験方法および試験装置 - Google Patents
半導体装置の試験方法および試験装置Info
- Publication number
- JP2773709B2 JP2773709B2 JP7282958A JP28295895A JP2773709B2 JP 2773709 B2 JP2773709 B2 JP 2773709B2 JP 7282958 A JP7282958 A JP 7282958A JP 28295895 A JP28295895 A JP 28295895A JP 2773709 B2 JP2773709 B2 JP 2773709B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- temperature
- clock
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の試験方
法および試験装置に係わり、特に高温選別検査時におけ
る加熱手段を効率化する半導体装置の試験方法および試
験装置に関する。
法および試験装置に係わり、特に高温選別検査時におけ
る加熱手段を効率化する半導体装置の試験方法および試
験装置に関する。
【０００２】
【従来の技術】近年の半導体装置は、高集積化および高
速化の進展に伴ない、特に高速化が要求されるＲＩＳＣ
型マイクロプロセッサのなかには、相補型半導体装置
（以下、（ＣＭＯＳ半導体装置と称す）でありながらダ
イナミック回路を含むために、消費電力が１５Ｗを超え
るものも製品化されている。
速化の進展に伴ない、特に高速化が要求されるＲＩＳＣ
型マイクロプロセッサのなかには、相補型半導体装置
（以下、（ＣＭＯＳ半導体装置と称す）でありながらダ
イナミック回路を含むために、消費電力が１５Ｗを超え
るものも製品化されている。
【０００３】一方、半導体装置の製造工程のうちの一工
程である選別検査工程において、被試験半導体装置を動
作保証温度の最大温度まで上昇させてその電気的特性を
試験する高温選別テストが実施されている。
程である選別検査工程において、被試験半導体装置を動
作保証温度の最大温度まで上昇させてその電気的特性を
試験する高温選別テストが実施されている。
【０００４】この場合、被試験半導体装置を高温に上昇
させる方法として、組立て完了しかつ高温加熱した半導
体装置を自動的に半導体試験装置に供給し、選別検査、
良品、不良品の分類等テスト経過に基づいて自動的に分
類収拾する高温ハンドラ装置と称する試験用装置が一般
的に用いられている。
させる方法として、組立て完了しかつ高温加熱した半導
体装置を自動的に半導体試験装置に供給し、選別検査、
良品、不良品の分類等テスト経過に基づいて自動的に分
類収拾する高温ハンドラ装置と称する試験用装置が一般
的に用いられている。
【０００５】しかしながら、消費電力が多い半導体装置
の場合、熱抵抗を小さくするために半導体装置のパッケ
ージ上面に放熱用のヒートシンクを搭載する等の、特殊
な半導体パッケージ形状の場合が多く、そのため既存の
ハンドラでは対応が困難または不可能な場合が多い。
の場合、熱抵抗を小さくするために半導体装置のパッケ
ージ上面に放熱用のヒートシンクを搭載する等の、特殊
な半導体パッケージ形状の場合が多く、そのため既存の
ハンドラでは対応が困難または不可能な場合が多い。
【０００６】このような場合には、図６に示したホット
プレートと称する加熱装置を用いて、被試験半導体装置
をプレート上で無通電状態で加熱して被試験半導体装置
自体の温度を上昇させた後、選別作業者が手作業でデバ
イスを試験装置に移し、高温選別試験を実施していた。
プレートと称する加熱装置を用いて、被試験半導体装置
をプレート上で無通電状態で加熱して被試験半導体装置
自体の温度を上昇させた後、選別作業者が手作業でデバ
イスを試験装置に移し、高温選別試験を実施していた。
【０００７】
【発明が解決しようとする課題】上述したように従来の
半導体装置の試験方法および試験装置においては、試験
装置が被試験半導体装置自体の温度を上昇させるホット
プレート機能をもっていないので、高温選別試験を実施
する場合は、高温ハンドラ装置等の外部装置を用いる必
要がある。
半導体装置の試験方法および試験装置においては、試験
装置が被試験半導体装置自体の温度を上昇させるホット
プレート機能をもっていないので、高温選別試験を実施
する場合は、高温ハンドラ装置等の外部装置を用いる必
要がある。
【０００８】この高温ハンドラ装置にホットプレート機
能をもたせるには、半導体パッケージごとに対応したハ
ンドラ側の改造に設備投資を行なう必要がある。
能をもたせるには、半導体パッケージごとに対応したハ
ンドラ側の改造に設備投資を行なう必要がある。
【０００９】また、高温ハンドラ装置が使用不可能な場
合は、ホットプレート等を用いることになるが、被試験
半導体装置の取り扱いは選別試験作業者の手作業に頼ら
ざるを得なくなり、したがって作業効率が悪く、作業の
安全性の観点からも改善の必要があった。
合は、ホットプレート等を用いることになるが、被試験
半導体装置の取り扱いは選別試験作業者の手作業に頼ら
ざるを得なくなり、したがって作業効率が悪く、作業の
安全性の観点からも改善の必要があった。
【００１０】本発明の目的は、上述した問題点に鑑みな
されたものであり、ダイナミック回路を含むＣＭＯＳ半
導体回路の高温選別時に、設定温度に達するまでの間被
試験半導体装置に供給するクロックをハイレベルに固定
し、被試験半導体装置の自己発熱を利用してそのパッケ
ージ温度を上昇させることにより、ホトプレート等の発
熱装置が不用な半導体装置の試験方法および試験装置を
提供することにある。
されたものであり、ダイナミック回路を含むＣＭＯＳ半
導体回路の高温選別時に、設定温度に達するまでの間被
試験半導体装置に供給するクロックをハイレベルに固定
し、被試験半導体装置の自己発熱を利用してそのパッケ
ージ温度を上昇させることにより、ホトプレート等の発
熱装置が不用な半導体装置の試験方法および試験装置を
提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の試
験方法の特徴は、被検査半導体装置自体の機能を実現す
るための内部回路が相補型の論理回路で構成され、この
相補型の前記被検査半導体装置を所定の加熱手段により
外部から加熱し前記被検査半導体装置の動作保証温度の
最大温度まで上昇させた状態で高温選別試験を行なう半
導体装置の試験方法において、半導体試験装置が有する
制御手段であって前記被検査半導体装置のクロック入力
端子へのクロック供給を禁止し論理レベルのハイレベル
一定電圧に固定する発熱制御手段を新たに用い、この制
御手段により前記内部回路の動作を部分的に不定状態に
して生じた貫通電流で前記被検査半導体装置の半導体基
板を前記動作保証温度まで自己発熱させ、この自己発熱
を外部からの前記加熱手段に代えて用いることにある。
験方法の特徴は、被検査半導体装置自体の機能を実現す
るための内部回路が相補型の論理回路で構成され、この
相補型の前記被検査半導体装置を所定の加熱手段により
外部から加熱し前記被検査半導体装置の動作保証温度の
最大温度まで上昇させた状態で高温選別試験を行なう半
導体装置の試験方法において、半導体試験装置が有する
制御手段であって前記被検査半導体装置のクロック入力
端子へのクロック供給を禁止し論理レベルのハイレベル
一定電圧に固定する発熱制御手段を新たに用い、この制
御手段により前記内部回路の動作を部分的に不定状態に
して生じた貫通電流で前記被検査半導体装置の半導体基
板を前記動作保証温度まで自己発熱させ、この自己発熱
を外部からの前記加熱手段に代えて用いることにある。
【００１２】また、前記発熱制御手段は、前記被検査半
導体装置の表面温度をセンサーで検出してあらかじめ定
めた前記動作保証温度に設定した設定温度と比較する温
度制御器と、前記設定温度に達するまでの間前記半導体
試験装置内蔵のテストクロック生成用テスタチャネル部
から前記被検査半導体装置に供給する前記テストクロッ
クを前記温度制御器の比較出力信号によって禁止または
供給するテストクロック制御手段とからなり、前記発熱
制御手段を用いて、あらかじめ前記温度制御器内に前記
設定温度を設定し、テスト開始信号により前記被試験半
導体装置のパッケージ温度を測定させ、この温度が前記
設定温度に到達するまでは前記温度制御器の比較結果の
不一致出力信号により前記被試験半導体装置のクロック
端子を前記論理レベルのハイレベル一定電圧に固定し、
この一定電圧固定による前記被試験半導体装置の前記自
己発熱でパッケージ温度を上昇させ、このパッケージ温
度を前記設定温度と比較し、一致したときその一致出力
信号により前記テストクロックを前記クロック入力端子
に供給させて前記被試験半導体装置を動作状態にした後
に、前記自己発熱で前記動作保証温度まで発熱した前記
前記被試験半導体装置の高温選別試験を開始させること
ができる。
導体装置の表面温度をセンサーで検出してあらかじめ定
めた前記動作保証温度に設定した設定温度と比較する温
度制御器と、前記設定温度に達するまでの間前記半導体
試験装置内蔵のテストクロック生成用テスタチャネル部
から前記被検査半導体装置に供給する前記テストクロッ
クを前記温度制御器の比較出力信号によって禁止または
供給するテストクロック制御手段とからなり、前記発熱
制御手段を用いて、あらかじめ前記温度制御器内に前記
設定温度を設定し、テスト開始信号により前記被試験半
導体装置のパッケージ温度を測定させ、この温度が前記
設定温度に到達するまでは前記温度制御器の比較結果の
不一致出力信号により前記被試験半導体装置のクロック
端子を前記論理レベルのハイレベル一定電圧に固定し、
この一定電圧固定による前記被試験半導体装置の前記自
己発熱でパッケージ温度を上昇させ、このパッケージ温
度を前記設定温度と比較し、一致したときその一致出力
信号により前記テストクロックを前記クロック入力端子
に供給させて前記被試験半導体装置を動作状態にした後
に、前記自己発熱で前記動作保証温度まで発熱した前記
前記被試験半導体装置の高温選別試験を開始させること
ができる。
【００１３】本発明の半導体試験装置の特徴は、被検査
半導体装置自体の機能を実現するための内部回路が相補
型の論理回路で構成され、この相補型の前記被検査半導
体装置を所定の加熱手段により外部から加熱し前記被検
査半導体装置の動作保証温度の最大温度まで上昇させた
状態で高温選別試験を行なう半導体試験装置において、
前記被検査半導体装置のクロック入力端子へのクロック
供給を禁止し論理レベルのハイレベル一定電圧に固定す
る発熱制御手段を新たに備え、この制御手段により前記
内部回路の動作を部分的に不定状態にして生じた貫通電
流で前記被検査半導体装置の半導体基板を前記動作保証
温度まで自己発熱させ、この自己発熱を外部からの前記
加熱手段に代えて用いることにある。
半導体装置自体の機能を実現するための内部回路が相補
型の論理回路で構成され、この相補型の前記被検査半導
体装置を所定の加熱手段により外部から加熱し前記被検
査半導体装置の動作保証温度の最大温度まで上昇させた
状態で高温選別試験を行なう半導体試験装置において、
前記被検査半導体装置のクロック入力端子へのクロック
供給を禁止し論理レベルのハイレベル一定電圧に固定す
る発熱制御手段を新たに備え、この制御手段により前記
内部回路の動作を部分的に不定状態にして生じた貫通電
流で前記被検査半導体装置の半導体基板を前記動作保証
温度まで自己発熱させ、この自己発熱を外部からの前記
加熱手段に代えて用いることにある。
【００１４】また、前記発熱制御手段は、前記被検査半
導体装置の表面温度をセンサーで検出してあらかじめ定
めた前記動作保証温度に設定した設定温度と比較する温
度制御器と、前記設定温度に達するまでの間前記半導体
試験装置内蔵のテストクロック生成用テスタチャネル部
から前記被検査半導体装置に供給する前記テストクロッ
クを前記温度制御器の比較出力信号によって禁止または
供給するテストクロック制御手段とからなる。
導体装置の表面温度をセンサーで検出してあらかじめ定
めた前記動作保証温度に設定した設定温度と比較する温
度制御器と、前記設定温度に達するまでの間前記半導体
試験装置内蔵のテストクロック生成用テスタチャネル部
から前記被検査半導体装置に供給する前記テストクロッ
クを前記温度制御器の比較出力信号によって禁止または
供給するテストクロック制御手段とからなる。
【００１５】さらに、前記テストクロック制御手段は、
前記温度制御器から出力される前記比較出力信号と前記
テストクロック信号との論理積によって、前記比較出力
信号が不一致出力のときは論理レベルのハイレベル一定
電圧を、一致出力のときは前記クロック信号をそれぞれ
前記被検査半導体装置のクロック入力端子に供給するよ
うに構成され、前記テストクロック制御手段を搭載した
専用基板を内蔵することができる。
前記温度制御器から出力される前記比較出力信号と前記
テストクロック信号との論理積によって、前記比較出力
信号が不一致出力のときは論理レベルのハイレベル一定
電圧を、一致出力のときは前記クロック信号をそれぞれ
前記被検査半導体装置のクロック入力端子に供給するよ
うに構成され、前記テストクロック制御手段を搭載した
専用基板を内蔵することができる。
【００１６】さらにまた、前記テストクロック制御手段
は、それぞれ前記テスタチャネル部から供給される信号
であって、供給された第１のテストクロック信号を有効
にするか無効にするかを制御する第１のクロック制御信
号および前記比較出力信号の論理和出力と前記第１クロ
ック信号との論理積を演算する第１の組合せ回路と、前
記テスタチャネル部から供給される第２のテストクロッ
ク信号を有効にするか無効にするかを制御する第２のク
ロック制御信号および前記比較出力信号の論理和出力と
前記第２のテストクロック信号との論理積を演算する第
２の組合せ回路とを有し、これら第１および第２の組合
せ回路は、前記比較出力信号が一致出力のときは前記第
１および前記第２のテストクロック制御信号を、不一致
出力信号のときは論理レベルのハイレベル一定電圧を前
記被試験半導体装置の対応する第１および第２のクロッ
ク端子にそれぞれ供給するように構成され、前記テスト
クロック制御手段を前記テスタチャネル部のチャネルボ
ード内に内蔵させることもできる。
は、それぞれ前記テスタチャネル部から供給される信号
であって、供給された第１のテストクロック信号を有効
にするか無効にするかを制御する第１のクロック制御信
号および前記比較出力信号の論理和出力と前記第１クロ
ック信号との論理積を演算する第１の組合せ回路と、前
記テスタチャネル部から供給される第２のテストクロッ
ク信号を有効にするか無効にするかを制御する第２のク
ロック制御信号および前記比較出力信号の論理和出力と
前記第２のテストクロック信号との論理積を演算する第
２の組合せ回路とを有し、これら第１および第２の組合
せ回路は、前記比較出力信号が一致出力のときは前記第
１および前記第２のテストクロック制御信号を、不一致
出力信号のときは論理レベルのハイレベル一定電圧を前
記被試験半導体装置の対応する第１および第２のクロッ
ク端子にそれぞれ供給するように構成され、前記テスト
クロック制御手段を前記テスタチャネル部のチャネルボ
ード内に内蔵させることもできる。
【００１７】
【発明の実施の形態】まず、本発明の第１の実施の形態
について図面を参照しながら説明する。図１は本発明の
半導体試験装置の第１の実施の形態を示す要部のブロッ
ク図であり、図２はその動作説明用のタイミングチャー
トであり、図３はその試験方法を説明するための高温選
別のフローチャートである。
について図面を参照しながら説明する。図１は本発明の
半導体試験装置の第１の実施の形態を示す要部のブロッ
ク図であり、図２はその動作説明用のタイミングチャー
トであり、図３はその試験方法を説明するための高温選
別のフローチャートである。
【００１８】図１を参照すると、ＣＭＯＳ半導体装置１
ａの表面温度をＣＭＯＳ半導体装置１ａの表面に貼り付
けたセンサー２で検出して、その信号ＳＥＮを半導体試
験装置の中央演算処理部（図示せず）から入力端子Ｉ１
を介して供給されるテストＴＥＳＴバー信号が論理レベ
ルのロウレベルのときに、入力端子Ｉ２から供給される
クロックＣＬＫ信号に同期して、あらかじめ設定した設
定温度と比較する温度制御器３と、設定温度に達するま
での間試験装置内蔵のテストクロック生成用テスタチャ
ネル部から入力端子Ｉ３を介してＣＭＯＳ型の被試験半
導体装置１ａに供給するテストクロック（テスタチャネ
ル）信号の供給を、温度制御器３の比較出力ｒｅａｄｙ
バー信号によって停止させるＮＡＮＤ回路４とからな
り、温度制御器３から出力される比較出力ｒｅａｄｙバ
ー信号とテスタチャネル部から供給されるテスタチャネ
ル信号との論理積によって、比較出力ｒｅａｄｙバー信
号がハイレベルのときのみテスタチャネル信号を被試験
半導体装置１ａのクロック端子ＣＬＯＣＫに供給してい
る。
ａの表面温度をＣＭＯＳ半導体装置１ａの表面に貼り付
けたセンサー２で検出して、その信号ＳＥＮを半導体試
験装置の中央演算処理部（図示せず）から入力端子Ｉ１
を介して供給されるテストＴＥＳＴバー信号が論理レベ
ルのロウレベルのときに、入力端子Ｉ２から供給される
クロックＣＬＫ信号に同期して、あらかじめ設定した設
定温度と比較する温度制御器３と、設定温度に達するま
での間試験装置内蔵のテストクロック生成用テスタチャ
ネル部から入力端子Ｉ３を介してＣＭＯＳ型の被試験半
導体装置１ａに供給するテストクロック（テスタチャネ
ル）信号の供給を、温度制御器３の比較出力ｒｅａｄｙ
バー信号によって停止させるＮＡＮＤ回路４とからな
り、温度制御器３から出力される比較出力ｒｅａｄｙバ
ー信号とテスタチャネル部から供給されるテスタチャネ
ル信号との論理積によって、比較出力ｒｅａｄｙバー信
号がハイレベルのときのみテスタチャネル信号を被試験
半導体装置１ａのクロック端子ＣＬＯＣＫに供給してい
る。
【００１９】この半導体試験装置を用いた試験方法は、
図１、図２および図３を併せて参照すると、例えば被試
験半導体装置１ａを室内温度で試験する場合、中央演算
処理部の指示により入力端子Ｉ１のテストＴＥＳＴバー
信号をハイレベルに固定しておき、テストを開始する。
図１、図２および図３を併せて参照すると、例えば被試
験半導体装置１ａを室内温度で試験する場合、中央演算
処理部の指示により入力端子Ｉ１のテストＴＥＳＴバー
信号をハイレベルに固定しておき、テストを開始する。
【００２０】このとき、温度制御器３の出力は、テスト
ＴＥＳＴバー信号がハイレベルであり、センサー２の出
力もまだ設定温度に達していないからハイレベルをＮＡ
ＮＤ回路４へ出力し、したがってＮＡＮＤ回路４の他方
の入力であるテスタチャネル信号は被試験半導体装置１
ａのクロック入力端子ＣＬＯＣＫへ出力されて被試験半
導体装置１ａは通常状態の動作をし、その測定が実行さ
れる。このときのパッケージ温度の上昇は通常動作状態
であり小さい。
ＴＥＳＴバー信号がハイレベルであり、センサー２の出
力もまだ設定温度に達していないからハイレベルをＮＡ
ＮＤ回路４へ出力し、したがってＮＡＮＤ回路４の他方
の入力であるテスタチャネル信号は被試験半導体装置１
ａのクロック入力端子ＣＬＯＣＫへ出力されて被試験半
導体装置１ａは通常状態の動作をし、その測定が実行さ
れる。このときのパッケージ温度の上昇は通常動作状態
であり小さい。
【００２１】次に被試験半導体装置１ａを高温選別する
場合は、まず温度制御器３に中央演算処理装置から高温
選別時の温度を設定する（図３−３１）。被試験半導体
装置１ａに電源電圧を印加後入力端子Ｉ１から供給する
テストＴＥＳＴバー信号をロウレベルにすると、ロウレ
ベルに変化した次のクロックＣＬＫの立ち上りである図
２のａ点のタイミングに同期して温度制御器３はこのｂ
点のロウレベルをサンプリングし、被試験半導体装置１
ａの温度測定を開始する。
場合は、まず温度制御器３に中央演算処理装置から高温
選別時の温度を設定する（図３−３１）。被試験半導体
装置１ａに電源電圧を印加後入力端子Ｉ１から供給する
テストＴＥＳＴバー信号をロウレベルにすると、ロウレ
ベルに変化した次のクロックＣＬＫの立ち上りである図
２のａ点のタイミングに同期して温度制御器３はこのｂ
点のロウレベルをサンプリングし、被試験半導体装置１
ａの温度測定を開始する。
【００２２】温度制御器３はセンサ２の出力ＳＥＮを設
定温度と比較して（図３−３２）、測定温度が設定温度
に達してない場合は（図３−３３）さらに次のクロック
信号の立ち上りのタイミングに同期してローレベルの出
力ｒｅａｄｙバー信号を出力するので、この信号を一方
の入力端子に入力するＮＡＮＤ回路４は、他方の入力端
子に入力するテスタチャネル信号を被試験半導体装置１
ａのクロック入力端子ＣＬＯＣＫへ出力するのを禁止
し、ハイレベルに固定する（図３−３４）。
定温度と比較して（図３−３２）、測定温度が設定温度
に達してない場合は（図３−３３）さらに次のクロック
信号の立ち上りのタイミングに同期してローレベルの出
力ｒｅａｄｙバー信号を出力するので、この信号を一方
の入力端子に入力するＮＡＮＤ回路４は、他方の入力端
子に入力するテスタチャネル信号を被試験半導体装置１
ａのクロック入力端子ＣＬＯＣＫへ出力するのを禁止
し、ハイレベルに固定する（図３−３４）。
【００２３】このテスタチャネル信号は、試験装置のテ
スタチャネル部においてテストプログラムおよびテスト
パタンを合成して生成された信号であり、被試験半導体
装置１ａのクロック信号の入力端子ＣＬＯＣＫに供給さ
れるが、上述したように、ＮＡＮＤ回路４により被試験
半導体装置１ａが設定温度に達するまではＣＬＯＣＫ入
力端子はハイレベルに保たれる。
スタチャネル部においてテストプログラムおよびテスト
パタンを合成して生成された信号であり、被試験半導体
装置１ａのクロック信号の入力端子ＣＬＯＣＫに供給さ
れるが、上述したように、ＮＡＮＤ回路４により被試験
半導体装置１ａが設定温度に達するまではＣＬＯＣＫ入
力端子はハイレベルに保たれる。
【００２４】この状態を所定の時間維持すると、クロッ
クが停止した被試験半導体装置１ａはクロック動作を停
止しているので、内部回路内の論理回路によっては出力
状態が不定となり、次段の回路の入力が中間レベルのま
ま固定され、ＣＭＯＳ回路であるからＰチャネルトラン
ジスタとＮチャネルトランジスタの両方がそれぞれ導通
状態になり、電源電位から接地電位へ貫通電流が流れた
状態を持続する。そのため、この貫通電流によってこの
回路部分の半導体基板が次第に発熱し、時間とともに温
度が上昇し、パッケージ全体も次第に温度が上昇する。
クが停止した被試験半導体装置１ａはクロック動作を停
止しているので、内部回路内の論理回路によっては出力
状態が不定となり、次段の回路の入力が中間レベルのま
ま固定され、ＣＭＯＳ回路であるからＰチャネルトラン
ジスタとＮチャネルトランジスタの両方がそれぞれ導通
状態になり、電源電位から接地電位へ貫通電流が流れた
状態を持続する。そのため、この貫通電流によってこの
回路部分の半導体基板が次第に発熱し、時間とともに温
度が上昇し、パッケージ全体も次第に温度が上昇する。
【００２５】温度が上昇した結果、あらかじめ定めた設
定温度に図２のｃ点で達する。この設定温度はセンサー
２を介して温度制御器３に信号ＳＥＮによって通知さ
れ、温度制御器３はこの信号を設定温度と比較し（図３
−３３）、一致したので、クロックＣＬＫの次の立ち上
りであるｄ点のタイミングでｒｅａｄｙ信号を再びハイ
レベル（ｅ点）に変化させる。
定温度に図２のｃ点で達する。この設定温度はセンサー
２を介して温度制御器３に信号ＳＥＮによって通知さ
れ、温度制御器３はこの信号を設定温度と比較し（図３
−３３）、一致したので、クロックＣＬＫの次の立ち上
りであるｄ点のタイミングでｒｅａｄｙ信号を再びハイ
レベル（ｅ点）に変化させる。
【００２６】ＮＡＮＤ回路４の一方の入力信号であるｒ
ｅａｄｙバー信号がハイレベルになったので、他方の入
力端子に入力されるテスタチャネルで生成されたクロッ
ク信号そのものが、被試験半導体装置１ａのクロック入
力端子ＣＬＯＣＫに入力される（図３−３５）。このク
ロックが供給された状態で高温選別が開始される（図３
−３６）。
ｅａｄｙバー信号がハイレベルになったので、他方の入
力端子に入力されるテスタチャネルで生成されたクロッ
ク信号そのものが、被試験半導体装置１ａのクロック入
力端子ＣＬＯＣＫに入力される（図３−３５）。このク
ロックが供給された状態で高温選別が開始される（図３
−３６）。
【００２７】つまり、被試験半導体装置１ａの自己発熱
により高温に上昇した状態で試験装置のテスタチャネル
部から供給されるテスタチャネル信号に同期して通常の
高温選別が実行開始されることになるので、高温不良、
あるいは前述したクロック信号がハイレルに固定されて
貫通電流が流れたことにより破壊された被試験半導体装
置１ａは除去されることになる。
により高温に上昇した状態で試験装置のテスタチャネル
部から供給されるテスタチャネル信号に同期して通常の
高温選別が実行開始されることになるので、高温不良、
あるいは前述したクロック信号がハイレルに固定されて
貫通電流が流れたことにより破壊された被試験半導体装
置１ａは除去されることになる。
【００２８】なお、被試験半導体装置１ａのクロック信
号入力端子ＣＬＯＣＫが複数個ある場合も、ＮＡＮＤ回
路４を並列に並べることにより対応することが出来る。
号入力端子ＣＬＯＣＫが複数個ある場合も、ＮＡＮＤ回
路４を並列に並べることにより対応することが出来る。
【００２９】また、本実施の形態における温度制御器１
およびＮＡＮＤ回路４は、それぞれ半導体試験装置側に
専用ボードを増設して内蔵させて構成するものである。
およびＮＡＮＤ回路４は、それぞれ半導体試験装置側に
専用ボードを増設して内蔵させて構成するものである。
【００３０】本発明の第２の実施の形態における試験装
置の要部をブロック図で示した図４およびその動作説明
用のタイミングチャートを示した図５を参照すると、第
１の実施の形態との相違点は、被試験半導体装置１ｂに
はクロック入力端子ＣＬＯＣＫ１および２の２つの入力
端子があり、それぞれにクロック信号を供給するチャネ
ルボードＡおよびＢが接続されていることである。
置の要部をブロック図で示した図４およびその動作説明
用のタイミングチャートを示した図５を参照すると、第
１の実施の形態との相違点は、被試験半導体装置１ｂに
はクロック入力端子ＣＬＯＣＫ１および２の２つの入力
端子があり、それぞれにクロック信号を供給するチャネ
ルボードＡおよびＢが接続されていることである。
【００３１】このチャネルボードＡは、それぞれ試験装
置のテスタチャネル部から供給される信号であって、入
力端子Ｉ５を介して供給された第１のテストクロック信
号（テスタチャネルＡ）を有効にするか無効にするかを
制御する第１のクロック制御信号（ＣＬＫＶａｌｉｄ
Ａ）および温度制御器３から出力された信号ｒｅａｄｙ
バーの２信号を論理和するＯＲ５出力とテスタチャネル
Ａとの論理積をとるＮＡＮＤ６とからなる第１の組合せ
回路からなる。
置のテスタチャネル部から供給される信号であって、入
力端子Ｉ５を介して供給された第１のテストクロック信
号（テスタチャネルＡ）を有効にするか無効にするかを
制御する第１のクロック制御信号（ＣＬＫＶａｌｉｄ
Ａ）および温度制御器３から出力された信号ｒｅａｄｙ
バーの２信号を論理和するＯＲ５出力とテスタチャネル
Ａとの論理積をとるＮＡＮＤ６とからなる第１の組合せ
回路からなる。
【００３２】チャネルボードＢも同様な構成であり、入
力端子Ｉ４とＩ６、Ｉ５とＩ７、ＣＬＫＶａｌｉｄＡと
ＣＬＫＶａｌｉｄＢ、テスタチャネルＡとテスタチャネ
ルＢ、第１の組み合せ回路と第２の組み合せ回路とがそ
れぞれ対応する。複数の被試験半導体装置に対応するテ
スタチャネルも同様な構成である。
力端子Ｉ４とＩ６、Ｉ５とＩ７、ＣＬＫＶａｌｉｄＡと
ＣＬＫＶａｌｉｄＢ、テスタチャネルＡとテスタチャネ
ルＢ、第１の組み合せ回路と第２の組み合せ回路とがそ
れぞれ対応する。複数の被試験半導体装置に対応するテ
スタチャネルも同様な構成である。
【００３３】なお、これらのチャネルボードでは、被試
験半導体装置１ｂ側から入力する信号を処理するために
テスタへ出力する回路部分はここでの説明に直接関係し
ないので省略してある。
験半導体装置１ｂ側から入力する信号を処理するために
テスタへ出力する回路部分はここでの説明に直接関係し
ないので省略してある。
【００３４】これらのチャネルボードＡおよびＢは、温
度制御器３の出力信号ｒｅａｄｙバーがハイレベル状態
のときのみチャネルボードＡおよびＢの出力を被試験半
導体装置１ｂの対応するクロック端子ＣＬＯＣＫ１およ
び２にそれぞれ供給する。
度制御器３の出力信号ｒｅａｄｙバーがハイレベル状態
のときのみチャネルボードＡおよびＢの出力を被試験半
導体装置１ｂの対応するクロック端子ＣＬＯＣＫ１およ
び２にそれぞれ供給する。
【００３５】ここで、試験装置はＮピン対応のパーピン
テスタとすると、この試験装置を用いた試験方法は、ま
ずテスタチャネルＡ信号およびテスタチャネルＢ信号に
それぞれ対応するＣＬＫＶａｌｉｄＡバーおよびＣＬＫ
ＶａｌｉｄＢバーはロウレベルに固定する。その他のＮ
−２個のＣＬＫＶａｌｉｄＡバー信号およびＢバー信号
は全てハイレベルに固定する。
テスタとすると、この試験装置を用いた試験方法は、ま
ずテスタチャネルＡ信号およびテスタチャネルＢ信号に
それぞれ対応するＣＬＫＶａｌｉｄＡバーおよびＣＬＫ
ＶａｌｉｄＢバーはロウレベルに固定する。その他のＮ
−２個のＣＬＫＶａｌｉｄＡバー信号およびＢバー信号
は全てハイレベルに固定する。
【００３６】第１の実施の形態と同様な手順で行なう。
すなわち、被試験半導体装置１ｂを高温選別する場合
は、まず温度制御器３に高温選別時の温度を設定し（図
３−３１）、被試験半導体装置１ｂに電源電圧を印加後
テストＴＥＳＴバー信号をロウレベルにすると、ロウレ
ベルに変化した次のクロックＣＬＫの立ち上りのタイミ
ングに同期して温度制御器３はこのロウレベルをサンプ
リングする。
すなわち、被試験半導体装置１ｂを高温選別する場合
は、まず温度制御器３に高温選別時の温度を設定し（図
３−３１）、被試験半導体装置１ｂに電源電圧を印加後
テストＴＥＳＴバー信号をロウレベルにすると、ロウレ
ベルに変化した次のクロックＣＬＫの立ち上りのタイミ
ングに同期して温度制御器３はこのロウレベルをサンプ
リングする。
【００３７】被試験半導体装置１ｂの温度測定を開始し
（図３−３２）、測定温度が設定温度に達してない場合
は（図３−３３）、さらに次のクロック信号の立ち上り
のタイミングに同期してローレベルの出力ｒｅａｄｙバ
ー信号を出力するので、この信号を入力したＯＲ回路５
は、他方の入力端子に入力するＣＬＫＶａｌｉｄＡバー
信号をそのまま出力ロウレベルで出力する。そのためこ
のロウレベルを入力するＮＡＮＤ回路６は一義的にハイ
レベルを被試験半導体装置１ｂに出力し、テスタチャネ
ルＡ信号がクロック入力端子ＣＬＯＣＫ１へ入力される
のを禁止する。
（図３−３２）、測定温度が設定温度に達してない場合
は（図３−３３）、さらに次のクロック信号の立ち上り
のタイミングに同期してローレベルの出力ｒｅａｄｙバ
ー信号を出力するので、この信号を入力したＯＲ回路５
は、他方の入力端子に入力するＣＬＫＶａｌｉｄＡバー
信号をそのまま出力ロウレベルで出力する。そのためこ
のロウレベルを入力するＮＡＮＤ回路６は一義的にハイ
レベルを被試験半導体装置１ｂに出力し、テスタチャネ
ルＡ信号がクロック入力端子ＣＬＯＣＫ１へ入力される
のを禁止する。
【００３８】同様に、クロック入力端子ＣＬＯＣＫ２も
チャネルボードＢによってテスタチャネルＢ信号の入力
が禁止されハイレベルに固定される。
チャネルボードＢによってテスタチャネルＢ信号の入力
が禁止されハイレベルに固定される。
【００３９】このＣＬＫＶａｌｉｄＡおよびＢ信号は、
テスタ側のテスタチャネル信号がクロック入力端子を対
象としているか否かを告知する信号であって、所定のタ
イミングにおいてテスタチャネル信号を有効にするか無
効にするかを制御する信号として使用されている。
テスタ側のテスタチャネル信号がクロック入力端子を対
象としているか否かを告知する信号であって、所定のタ
イミングにおいてテスタチャネル信号を有効にするか無
効にするかを制御する信号として使用されている。
【００４０】ＮＡＮＤ回路６により被試験半導体装置１
ｂは設定温度に達するまでＣＬＯＣＫ１および２の入力
端子がハイレベルに保たれ、この状態で所定の時間経過
すると、クロックが停止した被試験半導体装置１ｂは、
内部回路内の論理回路によっては出力状態が不定とな
り、次段の回路の入力が中間レベルのまま固定される。
ｂは設定温度に達するまでＣＬＯＣＫ１および２の入力
端子がハイレベルに保たれ、この状態で所定の時間経過
すると、クロックが停止した被試験半導体装置１ｂは、
内部回路内の論理回路によっては出力状態が不定とな
り、次段の回路の入力が中間レベルのまま固定される。
【００４１】この例もＣＭＯＳ回路であるから中間レベ
ルの回路は電源電位から接地電位へ貫通電流が流れ、こ
の貫通電流によってこの回路部分の基板が次第に発熱
し、パッケージ全体も次第に温度が上昇する。
ルの回路は電源電位から接地電位へ貫通電流が流れ、こ
の貫通電流によってこの回路部分の基板が次第に発熱
し、パッケージ全体も次第に温度が上昇する。
【００４２】温度が上昇した結果、あらかじめ定めた設
定温度に達する（図３−３４）と、センサー２から出力
される信号ＳＥＮを制定温度と比較して温度制御器３は
クロック信号ＣＬＫの次の立ち上りのタイミングでｒｅ
ａｄｙバー信号を図５のｆ点のタイミングで再びハイレ
ベルに変化させる。
定温度に達する（図３−３４）と、センサー２から出力
される信号ＳＥＮを制定温度と比較して温度制御器３は
クロック信号ＣＬＫの次の立ち上りのタイミングでｒｅ
ａｄｙバー信号を図５のｆ点のタイミングで再びハイレ
ベルに変化させる。
【００４３】ＯＲ回路５の一方の入力信号であるｒｅａ
ｄｙバー信号がハイレベルになったので、他方の入力端
子に入力されるＣＬＫＶａｌｉｄＡおよびＢバー信号に
よってＮＡＮＤ回路６はテスタチャネル部で生成された
テスタチャネルＡ信号およびＢ信号のクロック信号その
ものを反転させて図５のｇ点およびｈ点のタイミング
で、それぞれ被試験半導体装置１ｂのクロック入力端子
ＣＬＯＣＫ１および２に出力する（図３−３５）。
ｄｙバー信号がハイレベルになったので、他方の入力端
子に入力されるＣＬＫＶａｌｉｄＡおよびＢバー信号に
よってＮＡＮＤ回路６はテスタチャネル部で生成された
テスタチャネルＡ信号およびＢ信号のクロック信号その
ものを反転させて図５のｇ点およびｈ点のタイミング
で、それぞれ被試験半導体装置１ｂのクロック入力端子
ＣＬＯＣＫ１および２に出力する（図３−３５）。
【００４４】一方、クロック入力端子１および２以外の
入出力端子は、対応するテスタチャネルとの間で信号が
入出力されている。
入出力端子は、対応するテスタチャネルとの間で信号が
入出力されている。
【００４５】したがって、被試験半導体装置１ｂの自己
発熱により高温に上昇した状態でテスタから供給される
テスタチャネルＡ信号およびＢ信号に同期して通常の高
温選別が実行開始されることになるので（図３−３
６）、高温不良、あるいは前述したクロック信号がハイ
レルに固定されて貫通電流が流れたことにより破壊され
た被試験半導体装置１ｂは除去されることになる。
発熱により高温に上昇した状態でテスタから供給される
テスタチャネルＡ信号およびＢ信号に同期して通常の高
温選別が実行開始されることになるので（図３−３
６）、高温不良、あるいは前述したクロック信号がハイ
レルに固定されて貫通電流が流れたことにより破壊され
た被試験半導体装置１ｂは除去されることになる。
【００４６】本実施の形態における温度制御器１および
第１および第２の組み合せ回路（ＯＲ−ＮＡＮＤ回路）
は、それぞれ半導体試験装置側に内蔵して構成するの
で、第１の実施の形態のように、専用ボード上に論理回
路を配置する必要がない。
第１および第２の組み合せ回路（ＯＲ−ＮＡＮＤ回路）
は、それぞれ半導体試験装置側に内蔵して構成するの
で、第１の実施の形態のように、専用ボード上に論理回
路を配置する必要がない。
【００４７】
【発明の効果】以上説明したように、本発明の半導体装
置の試験方法および試験装置は、ＣＭＯＳ型半導体装置
からなる被検査半導体装置の表面温度をセンサーで検出
してあらかじめ設定した設定温度と比較する温度制御器
と、設定温度に達するまでの間試験装置内蔵のテストク
ロック生成用テスタチャネル部から相補型半導体装置に
供給するテストクロック信号の供給を温度制御器の比較
出力によって停止させるテストクロック制御手段とを用
いるので、高温選別時に、高温ハンドラが使用不可能な
場合でも、ホットプレート等で被試験半導体装置を温め
る必要がなく、選別作業の効率化および安全性が向上す
る。
置の試験方法および試験装置は、ＣＭＯＳ型半導体装置
からなる被検査半導体装置の表面温度をセンサーで検出
してあらかじめ設定した設定温度と比較する温度制御器
と、設定温度に達するまでの間試験装置内蔵のテストク
ロック生成用テスタチャネル部から相補型半導体装置に
供給するテストクロック信号の供給を温度制御器の比較
出力によって停止させるテストクロック制御手段とを用
いるので、高温選別時に、高温ハンドラが使用不可能な
場合でも、ホットプレート等で被試験半導体装置を温め
る必要がなく、選別作業の効率化および安全性が向上す
る。
【図１】第１の実施の形態のブロック図である。
【図２】その動作説明用タイミングチャートである。
【図３】本発明の試験方法を説明するための高温選別の
フローチャートである。
フローチャートである。
【図４】第２の実施の形態のブロック図である。
【図５】その動作説明用タイミングチャートである。
【図６】従来の高温選別で用いられていたホットプレー
トの外観図である。
トの外観図である。
１ 被試験半導体装置 ２ センサ ３ 温度制御器 ４，６ ＮＡＮＤ回路 ５ ＯＲ回路 Ｉ１ ＴＥＳＴバー信号の入力端子 Ｉ２ ＣＬＫの入力端子 Ｉ３ テスタチャネルの入力端子 Ｉ４ ＣＬＫＶａｌｉｄＡバー信号の入力端子 Ｉ５ テスタチャネルＡの入力端子 Ｉ６ ＣＬＫＶａｌｉｄＢバー信号の入力端子 Ｉ７ テスタチャネルＢの入力端子
フロントページの続き (56)参考文献 特開 平６−112425（ＪＰ，Ａ) 特開 平７−198777（ＪＰ，Ａ) 特開 昭54−5667（ＪＰ，Ａ) 特開 昭54−138344（ＪＰ，Ａ) 特開 平６−84391（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 29/00 G01R 31/26 - 31/30 H04L 27/00
Claims (6)
- 【請求項１】 被検査半導体装置自体の機能を実現する
ための内部回路が相補型の論理回路で構成され、この相
補型の前記被検査半導体装置を所定の加熱手段により外
部から加熱し前記被検査半導体装置の動作保証温度の最
大温度まで上昇させた状態で高温選別試験を行なう半導
体装置の試験方法において、半導体試験装置が有する制
御手段であって前記被検査半導体装置のクロック入力端
子へのクロック供給を禁止し論理レベルのハイレベル一
定電圧に固定する発熱制御手段を新たに用い、この制御
手段により前記内部回路の動作を部分的に不定状態にし
て生じた貫通電流で前記被検査半導体装置の半導体基板
を前記動作保証温度まで自己発熱させ、この自己発熱を
外部からの前記加熱手段に代えて用いることを特徴とす
る半導体装置の試験方法。 - 【請求項２】 前記発熱制御手段は、前記被検査半導体
装置の表面温度をセンサーで検出してあらかじめ定めた
前記動作保証温度に設定した設定温度と比較する温度制
御器と、前記設定温度に達するまでの間前記半導体試験
装置内蔵のテストクロック生成用テスタチャネル部から
前記被検査半導体装置に供給する前記テストクロックを
前記温度制御器の比較出力信号によって禁止または供給
するテストクロック制御手段とからなり、前記発熱制御
手段を用いて、あらかじめ前記温度制御器内に前記設定
温度を設定し、テスト開始信号により前記被試験半導体
装置のパッケージ温度を測定させ、この温度が前記設定
温度に到達するまでは前記温度制御器の比較結果の不一
致出力信号により前記被試験半導体装置のクロック端子
を前記論理レベルのハイレベル一定電圧に固定し、この
一定電圧固定による前記被試験半導体装置の前記自己発
熱でパッケージ温度を上昇させ、このパッケージ温度を
前記設定温度と比較し、一致したときその一致出力信号
により前記テストクロックを前記クロック入力端子に供
給させて前記被試験半導体装置を動作状態にした後に、
前記自己発熱で前記動作保証温度まで発熱した前記前記
被試験半導体装置の高温選別試験を開始させる請求項１
記載の半導体装置の試験方法。 - 【請求項３】 被検査半導体装置自体の機能を実現する
ための内部回路が相補型の論理回路で構成され、この相
補型の前記被検査半導体装置を所定の加熱手 段により外
部から加熱し前記被検査半導体装置の動作保証温度の最
大温度まで上昇させた状態で高温選別試験を行なう半導
体試験装置において、前記被検査半導体装置のクロック
入力端子へのクロック供給を禁止し論理レベルのハイレ
ベル一定電圧に固定する発熱制御手段を新たに備え、こ
の制御手段により前記内部回路の動作を部分的に不定状
態にして生じた貫通電流で前記被検査半導体装置の半導
体基板を前記動作保証温度まで自己発熱させ、この自己
発熱を外部からの前記加熱手段に代えて用いることを特
徴とする半導体試験装置。 - 【請求項４】 前記発熱制御手段は、前記被検査半導体
装置の表面温度をセンサーで検出してあらかじめ定めた
前記動作保証温度に設定した設定温度と比較する温度制
御器と、前記設定温度に達するまでの間前記半導体試験
装置内蔵のテストクロック生成用テスタチャネル部から
前記被検査半導体装置に供給する前記テストクロックを
前記温度制御器の比較出力信号によって禁止または供給
するテストクロック制御手段とからなる請求項３記載の
半導体試験装置。 - 【請求項５】 前記テストクロック制御手段は、前記温
度制御器から出力される前記比較出力信号と前記テスト
クロック信号との論理積によって、前記比較出力信号が
不一致出力のときは論理レベルのハイレベル一定電圧
を、一致出力のときは前記クロック信号をそれぞれ前記
被検査半導体装置のクロック入力端子に供給するように
構成され、前記テストクロック制御手段を搭載した専用
基板を内蔵する請求項４記載の半導体試験装置。 - 【請求項６】 前記テストクロック制御手段は、それぞ
れ前記テスタチャネル部から供給される信号であって、
供給された第１のテストクロック信号を有効にするか無
効にするかを制御する第１のクロック制御信号および前
記比較出力信号の論理和出力と前記第１クロック信号と
の論理積を演算する第１の組合せ回路と、前記テスタチ
ャネル部から供給される第２のテストクロック信号を有
効にするか無効にするかを制御する第２のクロック制御
信号および前記比較出力信号の論理和出力と前記第２の
テストクロック信号との論理積を演算する第２の組合せ
回路とを有し、これら第１および第２の組合せ回路は、
前記比較出力信号が一致出力のときは前記第１および前
記第２のテストクロック制御信号を、不一致出力信号の
ときは論理レベルのハイレベル一定電圧を前記被試験半
導体装置の対応する第１および第２のクロック端子にそ
れぞれ供給するように構成され、前記テストクロック制
御手段を前記テスタチャネル部のチャネルボード内に内
蔵させた請求項５記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282958A JP2773709B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の試験方法および試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282958A JP2773709B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の試験方法および試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09128996A JPH09128996A (ja) | 1997-05-16 |
| JP2773709B2 true JP2773709B2 (ja) | 1998-07-09 |
Family
ID=17659334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7282958A Expired - Lifetime JP2773709B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の試験方法および試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773709B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11255899B2 (en) | 2019-08-27 | 2022-02-22 | Samsung Electronics Co., Ltd. | Test module including temperature controller, test handler including temperature controller, and method of testing semiconductor device using test chamber including temperature controller |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012037411A (ja) * | 2010-08-09 | 2012-02-23 | Ricoh Co Ltd | 半導体装置の検査方法及び検査装置 |
| KR102131954B1 (ko) * | 2019-02-15 | 2020-07-09 | 유피이(주) | 집적 회로 디바이스에 대한 테스트를 수행하기 위한 장치 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112425A (ja) * | 1992-09-25 | 1994-04-22 | Fujitsu Ltd | 集積回路装置 |
| JP2962129B2 (ja) * | 1993-12-29 | 1999-10-12 | 日本電気株式会社 | 半導体試験装置 |
-
1995
- 1995-10-31 JP JP7282958A patent/JP2773709B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11255899B2 (en) | 2019-08-27 | 2022-02-22 | Samsung Electronics Co., Ltd. | Test module including temperature controller, test handler including temperature controller, and method of testing semiconductor device using test chamber including temperature controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09128996A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4354051B2 (ja) | 接続性テストシステム | |
| KR100228322B1 (ko) | 반도체 집적회로의 검사방법 | |
| JP2000206176A (ja) | バ―イン装置 | |
| JP3804733B2 (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路 | |
| US7080302B2 (en) | Semiconductor device and test system therefor | |
| JP2003262664A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP2773709B2 (ja) | 半導体装置の試験方法および試験装置 | |
| JP5475674B2 (ja) | 試験装置 | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
| Mallarapu et al. | Iddq testing on a custom automotive IC | |
| KR100647473B1 (ko) | 멀티 칩 패키지 반도체 장치 및 불량 검출방법 | |
| TWI606246B (zh) | 基於邊界掃描測試非邊界掃描晶片及其周邊線路的系統及其方法 | |
| JP3442226B2 (ja) | ディレー評価回路付き集積回路 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| MY122055A (en) | Method of testing integrated circuits | |
| JP2002139551A (ja) | 半導体試験装置 | |
| KR100474986B1 (ko) | 반도체장치 | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| JP2953376B2 (ja) | 半導体集積回路 | |
| JPH09113575A (ja) | Ｉｄｄｑ診断方式 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP2004053411A (ja) | Ｉｃテスタ及びｉｃのテスト方法 | |
| JPH10288650A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |