JP2953376B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2953376B2 JP2953376B2 JP8041386A JP4138696A JP2953376B2 JP 2953376 B2 JP2953376 B2 JP 2953376B2 JP 8041386 A JP8041386 A JP 8041386A JP 4138696 A JP4138696 A JP 4138696A JP 2953376 B2 JP2953376 B2 JP 2953376B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- test mode
- circuit
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特に製造段階でバーンインテスト処理を行う半導体
集積回路に関する。
し、特に製造段階でバーンインテスト処理を行う半導体
集積回路に関する。
【０００２】
【従来の技術】半導体集積回路は、近年ますます回路規
模が増大しかつ高速動作になってきている。また、その
製造段階における初期不良の除去、信頼性確保のため、
選別工程等で行う加速試験としてバーンインテストが重
要になってきている。しかし、上述のような動向におい
て、従来広く行われてきた高温雰囲気中で電源および入
力端子の直流レベルのみ供給するスタティックバーンイ
ンや、高温雰囲気中で電源および数種類の周波数のクロ
ック信号を供給するクロックバーンインテストでは所期
の目的を十分達成することが困難となってきている。そ
の理由は、前者では電源電圧を供給するものの内部回路
は動作せず、また、後者では数種類のクロック信号によ
り内部回路のいくらかは動作するが、回路規模のごく小
さい回路や信号数の少ない回路の場合を除いては、回路
の動作率を１００％に近付けるのは困難であるからであ
る。
模が増大しかつ高速動作になってきている。また、その
製造段階における初期不良の除去、信頼性確保のため、
選別工程等で行う加速試験としてバーンインテストが重
要になってきている。しかし、上述のような動向におい
て、従来広く行われてきた高温雰囲気中で電源および入
力端子の直流レベルのみ供給するスタティックバーンイ
ンや、高温雰囲気中で電源および数種類の周波数のクロ
ック信号を供給するクロックバーンインテストでは所期
の目的を十分達成することが困難となってきている。そ
の理由は、前者では電源電圧を供給するものの内部回路
は動作せず、また、後者では数種類のクロック信号によ
り内部回路のいくらかは動作するが、回路規模のごく小
さい回路や信号数の少ない回路の場合を除いては、回路
の動作率を１００％に近付けるのは困難であるからであ
る。
【０００３】通常用いられるクロック信号は２，３種類
の単純な繰り返しの信号であるから、動作開始時に初期
設定の必要な回路が存在するような場合にはこの初期設
定が不可能でありしたがって内部回路の動作が始まらな
い。また、シフトレジスタ等のように、本来２種類のク
ロック信号を供給すべきところにクロック信号数の制約
から共通のクロック信号を供給した場合、データ周波数
とクロック周波数とが等しくなった所から先はデータの
変化が伝達されなくなるので動作が停止してしまう。
の単純な繰り返しの信号であるから、動作開始時に初期
設定の必要な回路が存在するような場合にはこの初期設
定が不可能でありしたがって内部回路の動作が始まらな
い。また、シフトレジスタ等のように、本来２種類のク
ロック信号を供給すべきところにクロック信号数の制約
から共通のクロック信号を供給した場合、データ周波数
とクロック周波数とが等しくなった所から先はデータの
変化が伝達されなくなるので動作が停止してしまう。
【０００４】このようなことから、バーンインテストと
しては、初期不良を除去するため内部回路の全素子が動
作している状態で行われることが望ましいので、全入力
端子に信号を供給して実使用状態に近い状態で動作させ
るダイナミックバーンインテストの必要性がますます増
大している。しかし、このようなダイナミックバーンイ
ンテストを実施しようとした場合、半導体集積回路の品
種毎の多数かつ複雑な試験信号を発生する試験装置が必
要となり、また、品種によつては高速のクロックも必要
となることなどにより、バーンイン装置の大規模化、開
発期間の長期化、費用の高額化などの課題があった。
しては、初期不良を除去するため内部回路の全素子が動
作している状態で行われることが望ましいので、全入力
端子に信号を供給して実使用状態に近い状態で動作させ
るダイナミックバーンインテストの必要性がますます増
大している。しかし、このようなダイナミックバーンイ
ンテストを実施しようとした場合、半導体集積回路の品
種毎の多数かつ複雑な試験信号を発生する試験装置が必
要となり、また、品種によつては高速のクロックも必要
となることなどにより、バーンイン装置の大規模化、開
発期間の長期化、費用の高額化などの課題があった。
【０００５】このような課題の解決のため、従来から、
被検査半導体集積回路自身にクロック発生回路も含めた
ダイナミックバーンインテスト信号発生回路を内蔵し、
制御信号入力用の外部入力端子を設けてこの制御信号の
制御により、このダイナミックバーンインテスト信号発
生回路を活性化し、試験信号を内部回路に供給するとい
うものが提案されている。例えば、特開平５−１０２３
９８号公報（文献１）、特開平４−２１８９３８号公報
（文献２）、特開昭６３−２７１９６６号公報（文献
３）の各々記載の半導体集積回路等である。
被検査半導体集積回路自身にクロック発生回路も含めた
ダイナミックバーンインテスト信号発生回路を内蔵し、
制御信号入力用の外部入力端子を設けてこの制御信号の
制御により、このダイナミックバーンインテスト信号発
生回路を活性化し、試験信号を内部回路に供給するとい
うものが提案されている。例えば、特開平５−１０２３
９８号公報（文献１）、特開平４−２１８９３８号公報
（文献２）、特開昭６３−２７１９６６号公報（文献
３）の各々記載の半導体集積回路等である。
【０００６】これら文献１〜３記載の従来の半導体集積
回路は、半導体集積回路自身に内蔵した上述のダイナミ
ックバーンインテスト信号発生回路を制御することによ
り、スタティックバーンインの試験装置の構成で容易に
ダイナミックバーンインテストを実施しようというもの
である。
回路は、半導体集積回路自身に内蔵した上述のダイナミ
ックバーンインテスト信号発生回路を制御することによ
り、スタティックバーンインの試験装置の構成で容易に
ダイナミックバーンインテストを実施しようというもの
である。
【０００７】通常の動作テスト用の半導体集積回路組込
みのテスト回路は、製造された半導体集積回路が所期の
機能や特性を満足するかどうかを確認する目的で使用さ
れ、このテスト回路がないと上記確認が困難な場合には
必要不可欠なものである。しかし、ダイナミックバーン
インテスト信号発生回路を内蔵することは、スタティッ
クバーンインあるいはクロックバーンインで実施する場
合には不要であり、チップ面積を増大しコストアップ要
因となるのであまり採用されなかった。しかしながら回
路規模の増大、高速化及び信頼性確保の点から今後はこ
の種のダイナミックバーンインテスト信号発生回路内蔵
製品が増加するものと予想される。
みのテスト回路は、製造された半導体集積回路が所期の
機能や特性を満足するかどうかを確認する目的で使用さ
れ、このテスト回路がないと上記確認が困難な場合には
必要不可欠なものである。しかし、ダイナミックバーン
インテスト信号発生回路を内蔵することは、スタティッ
クバーンインあるいはクロックバーンインで実施する場
合には不要であり、チップ面積を増大しコストアップ要
因となるのであまり採用されなかった。しかしながら回
路規模の増大、高速化及び信頼性確保の点から今後はこ
の種のダイナミックバーンインテスト信号発生回路内蔵
製品が増加するものと予想される。
【０００８】従来のこの種の半導体集積回路をブロック
で示す図２を参照すると、この従来の半導体集積回路
は、ダイナミックバーンインテストモード（以下Ｂテス
トモード）信号ＴＢの活性化に応答してダイナミックバ
ーンインテスト信号（以下Ｂテスト信号）発生用のクロ
ック信号を発生するクロック信号発生回路１と、クロッ
ク信号の供給に応答してＢテスト信号ＤＢを発生するダ
イナミックバーンインテスト信号発生回路２と、信号Ｔ
Ｂの活性化に応答して入力信号の各々にＢテスト信号を
挿入するテスト信号挿入回路１０と、テスト対象の内部
回路ブロック７〜９とを備える。
で示す図２を参照すると、この従来の半導体集積回路
は、ダイナミックバーンインテストモード（以下Ｂテス
トモード）信号ＴＢの活性化に応答してダイナミックバ
ーンインテスト信号（以下Ｂテスト信号）発生用のクロ
ック信号を発生するクロック信号発生回路１と、クロッ
ク信号の供給に応答してＢテスト信号ＤＢを発生するダ
イナミックバーンインテスト信号発生回路２と、信号Ｔ
Ｂの活性化に応答して入力信号の各々にＢテスト信号を
挿入するテスト信号挿入回路１０と、テスト対象の内部
回路ブロック７〜９とを備える。
【０００９】次に、図２を参照して、従来の半導体集積
回路の動作について説明すると、通常動作時にはＢテス
トモード設定用の端子ＴＴ１を経由して供給するＢテス
トモード信号ＴＢを非活性化すなわち論理０とし、この
論理０に応答してクロック信号発生回路１とダイナミッ
クバーンインテスト信号発生回路２は非活性化状態とな
り、テスト信号挿入回路１０は入力端子ＴＩ１，ＴＩ２
からの入力信号Ｉ１，Ｉ２を直接内部回路ブロック７〜
９の各々に供給することにより通常動作を行う。次にダ
イナミックバーンインテスト時には、Ｂテストモード信
号ＴＢを活性化すなわち論理１とし、この信号ＴＢの論
理１に応答してクロック信号発生回路１とダイナミック
バーンインテスト信号発生回路２は活性化状態となり、
Ｂテスト信号ＤＢを出力しテスト信号挿入回路１０に供
給する。テスト信号挿入回路１０はＢテスト信号ＤＢを
入力信号Ｉ１，Ｉ２に挿入し、内部回路ブロック７〜９
の各々に供給する。これにより、内部回路のダイナミッ
クバーンインテストを実施する。
回路の動作について説明すると、通常動作時にはＢテス
トモード設定用の端子ＴＴ１を経由して供給するＢテス
トモード信号ＴＢを非活性化すなわち論理０とし、この
論理０に応答してクロック信号発生回路１とダイナミッ
クバーンインテスト信号発生回路２は非活性化状態とな
り、テスト信号挿入回路１０は入力端子ＴＩ１，ＴＩ２
からの入力信号Ｉ１，Ｉ２を直接内部回路ブロック７〜
９の各々に供給することにより通常動作を行う。次にダ
イナミックバーンインテスト時には、Ｂテストモード信
号ＴＢを活性化すなわち論理１とし、この信号ＴＢの論
理１に応答してクロック信号発生回路１とダイナミック
バーンインテスト信号発生回路２は活性化状態となり、
Ｂテスト信号ＤＢを出力しテスト信号挿入回路１０に供
給する。テスト信号挿入回路１０はＢテスト信号ＤＢを
入力信号Ｉ１，Ｉ２に挿入し、内部回路ブロック７〜９
の各々に供給する。これにより、内部回路のダイナミッ
クバーンインテストを実施する。
【００１０】しかし、この従来の半導体集積回路は、ダ
イナミックバーンインテスト機能を有するが、製造時の
選別検査時等や通常動作時における論理回路のより深い
部分の機能の動作確認のためのテストをする機能テスト
機能を有していなかった。これは一般にテスト対象内部
回路の論理が複雑で動作確認のための制御が困難である
ため、この機能を含めると回路規模が膨大となりすぎる
ことのためである。
イナミックバーンインテスト機能を有するが、製造時の
選別検査時等や通常動作時における論理回路のより深い
部分の機能の動作確認のためのテストをする機能テスト
機能を有していなかった。これは一般にテスト対象内部
回路の論理が複雑で動作確認のための制御が困難である
ため、この機能を含めると回路規模が膨大となりすぎる
ことのためである。
【００１１】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、ダイナミックバーンインテスト機能を有す
るが、回路規模の増加要因となる製造時の選別検査時等
や通常動作時における論理回路のより詳細な機能・性能
の動作確認のためのテストをする機能テスト機能を有し
ていないという欠点があった。
集積回路は、ダイナミックバーンインテスト機能を有す
るが、回路規模の増加要因となる製造時の選別検査時等
や通常動作時における論理回路のより詳細な機能・性能
の動作確認のためのテストをする機能テスト機能を有し
ていないという欠点があった。
【００１２】本発明の目的は、回路規模の増加を抑制し
ダイナミックバーンインテスト機能を機能テスト機能の
１つとして含む半導体集積回路を提供することにある。
ダイナミックバーンインテスト機能を機能テスト機能の
１つとして含む半導体集積回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体集積回路
は、初期不良の除去及び信頼性確保のため少なくとも１
つの被テスト回路の全入力端子にテスト信号を供給して
実使用状態に近い状態で動作させる加速試験であるダイ
ナミックバーンインテストモードと、選別検査及び通常
動作時の前記被テスト回路の機能・性能を確認する機能
テストモードとをテスト機能として有する半導体集積回
路において、前記ダイナミックバーンインテストモード
を設定する第１のテストモード信号の第１のレベル値に
応答して活性化し試験用のクロック信号を発生するクロ
ック発生回路と、 前記第１のテストモード信号の第１の
レベル値に応答して活性化し前記クロック信号の供給に
応答してダイナミックバーンイン用のバーンインテスト
信号を発生するダイナミックバーンインテスト信号発生
回路と、前記第１のテストモード信号の第１及び第２の
レベル値の各々に応答してそれぞれ前記機能テストモー
ド及び前記バーンインテストモードに設定するとともに
前記機能テストモード設定時にはこの機能テストモード
の１つを設定する第２のテストモード信号の供給に応答
して対応の機能テスト信号を出力するテストモード設定
回路と、前記機能テスト信号の供給に応答して前記少な
くとも１つの被テスト回路の各々の機能テストを実行
し、前記バーンインテスト信号の供給に応答して前記少
なくとも１つの被テスト回路の各々のバーンインテスト
テストを実行する少なくとも１つのテスト回路とを備え
て構成されている。
は、初期不良の除去及び信頼性確保のため少なくとも１
つの被テスト回路の全入力端子にテスト信号を供給して
実使用状態に近い状態で動作させる加速試験であるダイ
ナミックバーンインテストモードと、選別検査及び通常
動作時の前記被テスト回路の機能・性能を確認する機能
テストモードとをテスト機能として有する半導体集積回
路において、前記ダイナミックバーンインテストモード
を設定する第１のテストモード信号の第１のレベル値に
応答して活性化し試験用のクロック信号を発生するクロ
ック発生回路と、 前記第１のテストモード信号の第１の
レベル値に応答して活性化し前記クロック信号の供給に
応答してダイナミックバーンイン用のバーンインテスト
信号を発生するダイナミックバーンインテスト信号発生
回路と、前記第１のテストモード信号の第１及び第２の
レベル値の各々に応答してそれぞれ前記機能テストモー
ド及び前記バーンインテストモードに設定するとともに
前記機能テストモード設定時にはこの機能テストモード
の１つを設定する第２のテストモード信号の供給に応答
して対応の機能テスト信号を出力するテストモード設定
回路と、前記機能テスト信号の供給に応答して前記少な
くとも１つの被テスト回路の各々の機能テストを実行
し、前記バーンインテスト信号の供給に応答して前記少
なくとも１つの被テスト回路の各々のバーンインテスト
テストを実行する少なくとも１つのテスト回路とを備え
て構成されている。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態を図２
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図１を参照すると、この図に示す本
実施の形態の半導体集積回路は、従来と共通のクロック
信号発生回路１と、ダイナミックバーンインテスト（Ｂ
テスト）信号発生回路２と、内部回路ブロック７〜９と
に加えて、バーンインテストモード信号ＴＢのレベルに
応答して機能テストモードとバーンインテストモードと
に切替えるとともに機能テストモード設定信号ＴＭの供
給に応答して機能テストを実行するテスト制御信号ＣＴ
を出力するテストモード設定回路３と、テスト制御信号
ＣＴの供給に応答して内部回路ブロック７〜９の各々に
対する入力／テスト信号を供給するテスト回路４〜６と
を備える。
と共通の構成要素には共通の参照文字／数字を付して同
様にブロックで示す図１を参照すると、この図に示す本
実施の形態の半導体集積回路は、従来と共通のクロック
信号発生回路１と、ダイナミックバーンインテスト（Ｂ
テスト）信号発生回路２と、内部回路ブロック７〜９と
に加えて、バーンインテストモード信号ＴＢのレベルに
応答して機能テストモードとバーンインテストモードと
に切替えるとともに機能テストモード設定信号ＴＭの供
給に応答して機能テストを実行するテスト制御信号ＣＴ
を出力するテストモード設定回路３と、テスト制御信号
ＣＴの供給に応答して内部回路ブロック７〜９の各々に
対する入力／テスト信号を供給するテスト回路４〜６と
を備える。
【００１５】次に、図１を参照して本実施の形態の動作
について説明すると、まず、従来と同様に、通常動作時
にはＢテストモード設定用の端子ＴＴ１を経由して供給
するＢテストモード信号ＴＢを非活性化すなわち論理０
とし、この論理０に応答してクロック信号発生回路１と
ダイナミックバーンインテスト信号発生回路２は非活性
化状態となり、テストモード設定回路３は機能テスト／
通常入力対応の制御状態に設定される。したがって、ダ
イナミックバーンインテストモードは設定されない。機
能テストを行うときは機能テストモード設定用の端子Ｔ
Ｔ２を経由してシリアルデータ等から成る機能テストモ
ード設定信号ＴＭを供給する。この機能テストモード設
定信号ＴＭの供給に応答してテストモード設定回路３は
所望の機能テスト対応のテスト制御信号ＣＴを出力して
テスト回路４〜６を動作させ所望の機能テストを実施す
る。Ｂテストモード信号ＴＢが論理０の場合は、通常動
作および他の機能テストモード設定に影響を与えない。
について説明すると、まず、従来と同様に、通常動作時
にはＢテストモード設定用の端子ＴＴ１を経由して供給
するＢテストモード信号ＴＢを非活性化すなわち論理０
とし、この論理０に応答してクロック信号発生回路１と
ダイナミックバーンインテスト信号発生回路２は非活性
化状態となり、テストモード設定回路３は機能テスト／
通常入力対応の制御状態に設定される。したがって、ダ
イナミックバーンインテストモードは設定されない。機
能テストを行うときは機能テストモード設定用の端子Ｔ
Ｔ２を経由してシリアルデータ等から成る機能テストモ
ード設定信号ＴＭを供給する。この機能テストモード設
定信号ＴＭの供給に応答してテストモード設定回路３は
所望の機能テスト対応のテスト制御信号ＣＴを出力して
テスト回路４〜６を動作させ所望の機能テストを実施す
る。Ｂテストモード信号ＴＢが論理０の場合は、通常動
作および他の機能テストモード設定に影響を与えない。
【００１６】次に、ダイナミックバーンインテスト時に
は、Ｂテストモード信号ＴＢを活性化すなわち論理１と
し、この信号ＴＢの論理１に応答してテストモード設定
回路３はバーンインテストモード対応の制御状態に設定
される。同時に、クロック信号発生回路１とダイナミッ
クバーンインテスト信号発生回路２は活性化状態とな
り、Ｂテスト信号ＤＢを出力しテスト回路４〜６に供給
する。テスト回路４〜６は従来のテスト信号挿入回路１
０と同様に、Ｂテスト信号ＤＢを各入力信号に挿入し、
内部回路ブロック７〜９の各々に供給する。これによ
り、内部回路ブロック７〜９のダイナミックバーンイン
テストを実施する。
は、Ｂテストモード信号ＴＢを活性化すなわち論理１と
し、この信号ＴＢの論理１に応答してテストモード設定
回路３はバーンインテストモード対応の制御状態に設定
される。同時に、クロック信号発生回路１とダイナミッ
クバーンインテスト信号発生回路２は活性化状態とな
り、Ｂテスト信号ＤＢを出力しテスト回路４〜６に供給
する。テスト回路４〜６は従来のテスト信号挿入回路１
０と同様に、Ｂテスト信号ＤＢを各入力信号に挿入し、
内部回路ブロック７〜９の各々に供給する。これによ
り、内部回路ブロック７〜９のダイナミックバーンイン
テストを実施する。
【００１７】これにより、本実施の形態の半導体集積回
路は、ダイナミックバーンインテスト機能を機能テスト
モードの一部としてテスト回路に組込むことにより、ダ
イナミックバーンインテストを従来のスタティックバー
ンイン対応の設備で容易に実施可能とするばかりでな
く、内部回路のより複雑な機能・性能を確認する機能テ
ストを実施可能とする。しかも、上記ダイナミックバー
ンインテスト機能と一般機能テスト機能との各々の信号
や回路の共通部分を共用化することにより、全体の回路
規模の増加を最小限に抑制でき、チップ面積の増加を抑
制できる。この結果、ダイナミックバーンインテスト機
能の導入を容易化する。
路は、ダイナミックバーンインテスト機能を機能テスト
モードの一部としてテスト回路に組込むことにより、ダ
イナミックバーンインテストを従来のスタティックバー
ンイン対応の設備で容易に実施可能とするばかりでな
く、内部回路のより複雑な機能・性能を確認する機能テ
ストを実施可能とする。しかも、上記ダイナミックバー
ンインテスト機能と一般機能テスト機能との各々の信号
や回路の共通部分を共用化することにより、全体の回路
規模の増加を最小限に抑制でき、チップ面積の増加を抑
制できる。この結果、ダイナミックバーンインテスト機
能の導入を容易化する。
【００１８】また、上記のようにダイナミックバーンイ
ンテスト機能を機能テストモードの一部としてテスト回
路に組込むことにより、回路設計段階からより効果的、
効率的なダイナミックバーンインテストシステムを構築
することが可能となり、また発生するダイナミックバー
ンインテスト信号を内部回路の機能確認用として用いる
テストシステムの設計も可能となる。
ンテスト機能を機能テストモードの一部としてテスト回
路に組込むことにより、回路設計段階からより効果的、
効率的なダイナミックバーンインテストシステムを構築
することが可能となり、また発生するダイナミックバー
ンインテスト信号を内部回路の機能確認用として用いる
テストシステムの設計も可能となる。
【００１９】さらに、上記ダイナミックバーンインテス
ト信号を外部に出力することにより、クロック発生回路
とダイナミックバーンインテスト信号発生回路の動作確
認を製造時の選別検査段階で実施できる。
ト信号を外部に出力することにより、クロック発生回路
とダイナミックバーンインテスト信号発生回路の動作確
認を製造時の選別検査段階で実施できる。
【００２０】このように、ダイナミックバーンインテス
ト信号を機能テスト用のテスト回路に供給することによ
り、相互にそれぞれの機能を補強しあいより強力なテス
トシステムを構築できる。
ト信号を機能テスト用のテスト回路に供給することによ
り、相互にそれぞれの機能を補強しあいより強力なテス
トシステムを構築できる。
【００２１】
【発明の効果】以上説明したように、本発明の半導体集
積回路は、クロック発生回路と、ダイナミックバーンイ
ンテスト信号発生回路と、第１のテストモード信号の第
１及び第２のレベル値の各々に応答してそれぞれ機能テ
ストモード及びバーンインテストモードに設定するとと
もに機能テストモード設定時には第２のテストモード信
号の供給に応答して対応の機能テスト信号を出力するテ
ストモード設定回路と、機能テスト信号の供給に応答し
て各被テスト回路の機能テストを実行し、前記バーンイ
ンテスト信号の供給に応答して被テスト回路の各々のバ
ーンインテストテストを実行するテスト回路とを備え
て、ダイナミックバーンインテスト機能を機能テストモ
ードの一部としてテスト回路に組込むことにより、ダイ
ナミックバーンインテストを従来のスタティックバーン
イン対応の設備で容易に実施可能とするばかりでなく、
内部回路のより複雑な機能・性能を確認する機能テスト
を実施可能とするという効果がある。
積回路は、クロック発生回路と、ダイナミックバーンイ
ンテスト信号発生回路と、第１のテストモード信号の第
１及び第２のレベル値の各々に応答してそれぞれ機能テ
ストモード及びバーンインテストモードに設定するとと
もに機能テストモード設定時には第２のテストモード信
号の供給に応答して対応の機能テスト信号を出力するテ
ストモード設定回路と、機能テスト信号の供給に応答し
て各被テスト回路の機能テストを実行し、前記バーンイ
ンテスト信号の供給に応答して被テスト回路の各々のバ
ーンインテストテストを実行するテスト回路とを備え
て、ダイナミックバーンインテスト機能を機能テストモ
ードの一部としてテスト回路に組込むことにより、ダイ
ナミックバーンインテストを従来のスタティックバーン
イン対応の設備で容易に実施可能とするばかりでなく、
内部回路のより複雑な機能・性能を確認する機能テスト
を実施可能とするという効果がある。
【００２２】また、全体の回路規模の増加を最小限に抑
制でき、コスト上昇要因となるチップ面積の増加を抑制
できるので、ダイナミックバーンインテスト機能の導入
を容易化するという効果がある。
制でき、コスト上昇要因となるチップ面積の増加を抑制
できるので、ダイナミックバーンインテスト機能の導入
を容易化するという効果がある。
【図１】本発明の半導体集積回路の一実施の形態を示す
ブロック図である。
ブロック図である。
【図２】従来の半導体集積回路の一例を示すブロック図
である。
である。
１ クロック信号発生回路 ２ ダイナミックバーンインテスト信号発生回路 ３ テストモード設定回路 ４〜６ テスト回路 ７〜９ 内部回路ブロック １０ テスト信号挿入回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66
Claims (2)
- 【請求項１】 初期不良の除去及び信頼性確保のため少
なくとも１つの被テスト回路の全入力端子にテスト信号
を供給して実使用状態に近い状態で動作させる加速試験
であるダイナミックバーンインテストモードと、選別検
査及び通常動作時の前記被テスト回路の機能・性能を確
認する機能テストモードとをテスト機能として有する半
導体集積回路において、前記ダイナミックバーンインテストモードを設定する第
１のテストモード信号の第１のレベル値に応答して活性
化し試験用のクロック信号を発生するクロック発生回路
と、 前記第１のテストモード信号の第１のレベル値に応答し
て活性化し前記クロック信号の供給に応答してダイナミ
ックバーンイン用のバーンインテスト信号を発生するダ
イナミックバーンインテスト信号発生回路と、 前記第１のテストモード信号の第１及び第２のレベル値
の各々に応答してそれぞれ前記機能テストモード及び前
記バーンインテストモードに設定するとともに前記機能
テストモード設定時にはこの機能テストモードの１つを
設定する第２のテストモード信号の供給に応答して対応
の機能テスト信号を出力するテストモード設定回路と、 前記機能テスト信号の供給に応答して前記少なくとも１
つの被テスト回路の各々の機能テストを実行し、前記バ
ーンインテスト信号の供給に応答して前記少なくとも１
つの被テスト回路の各々のバーンインテストテストを実
行する少なくとも１つのテスト回路とを備えることを特
徴とする半導体集積回路。 - 【請求項２】 前記第１のテストモード信号が、前記第
１，第２のレベル値にそれぞれ対応する論理０，１の２
値レベル信号であり、前記第２のテストモード信号が所
定シリアルコードデータで構成されていることを特徴と
する請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041386A JP2953376B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041386A JP2953376B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09229996A JPH09229996A (ja) | 1997-09-05 |
| JP2953376B2 true JP2953376B2 (ja) | 1999-09-27 |
Family
ID=12606953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041386A Expired - Fee Related JP2953376B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953376B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291330A (zh) * | 2016-09-12 | 2017-01-04 | 上海兴工微电子有限公司 | 霍尔感应芯片和霍尔感应芯片校准方法 |
-
1996
- 1996-02-28 JP JP8041386A patent/JP2953376B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106291330A (zh) * | 2016-09-12 | 2017-01-04 | 上海兴工微电子有限公司 | 霍尔感应芯片和霍尔感应芯片校准方法 |
| CN106291330B (zh) * | 2016-09-12 | 2019-08-06 | 上海兴工微电子有限公司 | 霍尔感应芯片和霍尔感应芯片校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09229996A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256760B1 (en) | Automatic test equipment scan test enhancement | |
| JP4405255B2 (ja) | チップサイズを縮小させるスキャンテスト回路を備えた半導体装置及びそのテスト方法 | |
| US6788105B2 (en) | Semiconductor integrated circuit | |
| JP3804733B2 (ja) | ストレス用電圧を用いてメモリをテストする機能を有する集積回路 | |
| US6237117B1 (en) | Method for testing circuit design using exhaustive test vector sequence | |
| JP2953376B2 (ja) | 半導体集積回路 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| US20040133828A1 (en) | Compression circuit for testing a momory device | |
| EP0933644B1 (en) | Device scan testing | |
| EP0151694A2 (en) | Logic circuit with built-in self-test function | |
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| JPH05121666A (ja) | 半導体集積論理回路 | |
| US5574732A (en) | Test pattern generator | |
| JP3291706B2 (ja) | 論理回路の高速動作検証方法、及び、論理回路 | |
| US20020078400A1 (en) | Self-test with split, asymmetric controlled driver output stage | |
| JP2773709B2 (ja) | 半導体装置の試験方法および試験装置 | |
| US7072821B1 (en) | Device and method for synchronizing an asynchronous signal in synthesis and simulation of a clocked circuit | |
| JP3955708B2 (ja) | 組込み自己試験用回路 | |
| JP3183244B2 (ja) | 集積回路のテスト方法 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| US20020053055A1 (en) | Semiconductor device having a test mode | |
| JP2774396B2 (ja) | データ生成装置 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JP3187002B2 (ja) | 論理回路および論理回路の制御方法 | |
| JPH117461A (ja) | 論理シミュレーション方法およびテストパターン生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |