JP2003172767A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 製造初期に発生する半導体装置２５の不良品
をスクリーニングするために行うバーンイン、特にウェ
ーハレベルバーンイン中に発生する列不良を抑え、半導
体装置２５の歩留まりを向上させるようにする。 【解決手段】 バーンイン中に、半導体装置２５のテス
ト端子１により、内部回路２の動作をバーンイン用テス
トモードに切り替え、内部回路２のデータを通常の出力
端子３ではなくバーンイン用出力端子４に出力する。バ
ーンイン状態検知回路５は、バーンイン中に何らかの原
因で半導体装置２５が破壊し、バーンイン用出力端子４
からデータが出力され続けるような状態に陥った場合
に、トライステートバッファ６を制御してバーンイン用
出力端子４をＨｉＺにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置のバー
ンインに関し、特にウェーハレベルバーンインを行う際
に、正常にバーンインが行われているかを自己検知する
ことのできる半導体装置に関する技術分野に属する。

【０００２】

【従来の技術】従来より、半導体装置においては、製造
初期に発生する不良品をスクリーニングするために、半
導体装置を高温高電圧条件下で動作させることによって
加速試験を行うことは知られている。これをバーンイン
と呼び、一般に樹脂封止（パッケージング）された状態
の半導体装置に対して行われるもので、半導体装置を一
度に実装するためのバーンインボードと呼ばれるソケッ
トを多数備えた配線基盤を用いてこれらの半導体装置を
多数個配置し、そのバーンインボードをバーンイン炉と
呼ばれる高温槽の中に搬入し、その中で半導体装置を高
電圧で動作させてストレスを与え、欠陥が発見された初
期不良品を除外していた（パッケージバーンイン）。

【０００３】近年、このバーンインをパッケージングさ
れた半導体装置ではなく、ウェーハ状態にある半導体装
置に対して行う新技術として、ウェーハレベルバーンイ
ンが行われている。ウェーハレベルバーンインでは、ウ
ェーハ上の半導体装置の全パッドを一度にコンタクトす
るための技術が非常に重要であり、さらにバーンイン時
のコンタクト状態と各半導体装置の動作状態とを把握す
ることが重要である。

【０００４】従来、半導体装置のパッケージバーンイン
には大きく分けてモニターバーンインとダイナミックバ
ーンインと呼ばれるものがあり、モニターバーンインは
高温高電圧条件下で半導体装置を一定時間動作させるこ
とでストレスを与え、一定のストレスを印加する毎に製
品仕様内での電圧と出力判定レベルで検査して、欠陥が
発見された半導体装置を除外していた。また、ダイナミ
ックバーンインは高温高電圧条件下で半導体装置を一定
時間動作させることでストレスを与えるだけで、前記モ
ニターバーンインのような検査を行っていなかった。

【０００５】具体的に図を用いて説明すると、図６は従
来のバーンイン装置を示し、１２はパッケージングされ
た半導体装置を装着するためのデバイスソケット、１３
は該デバイスソケット１２を有しかつ電源及び入出力信
号が配線されたバーンインボード、１４は半導体装置を
高温に保つためのバーンイン炉、１５は入出力信号及び
バーンイン炉１４の温度を制御する制御装置である。

【０００６】試験対象のパッケージングされた多数個の
半導体装置がバーンインボード１３上の格子状に配置さ
れた各デバイスソケット１２に装着された後、このバー
ンインボード１３はバーンイン炉１４に搬入される。次
に、バーンイン炉１４は前記制御装置１５により所望の
温度にコントロールされ、半導体装置は制御装置１５に
より電圧ストレスを印加される。ダイナミックバーンイ
ンでは、この状態を一定時間継続した後に試験を終了す
る。

【０００７】一方、モニターバーンインでは、半導体装
置は制御装置１５により電圧ストレスを印加されて一定
時間毎に検査が行われ、この検査のサイクルを一定回数
繰り返した後に試験を終了する。

【０００８】図７はバーンインボード１３の配線の例を
示し、１６は電源配線、１７は制御信号配線、１８は出
力信号の配線である。

【０００９】以下、この配線例に沿ってパッケージバー
ンインでの半導体装置の作用を説明する。各デバイスソ
ケット１２に装着された半導体装置は、行方向に共通す
る電源配線１６により電源を供給され、同じく行方向に
共通する制御信号配線１７によって動作を制御される。
すなわち、同一行にある半導体装置は電源配線１６及び
制御信号配線１７により一括して電圧ストレスが与えら
れる。バーンイン中は全行の電源配線１６から電源が供
給されるとともに、全行の制御信号配線１７により信号
が入力され、バーンインボード１３上のすべての半導体
装置にストレスが与えられる。また、モニターバーンイ
ンでは一定時間毎に前記制御信号配線１７により特定の
行を選択して順番に動作確認を行い、列方向に共通する
出力信号配線１８から出力された信号を判定して検査を
行う。

【００１０】次に、ウェーハレベルバーンインについて
説明する。図８はウェーハレベルバーンインコンタクタ
の構成を示す。ウェーハレベルバーンインコンタクタは
上述した従来のバーンインのデバイスソケット１２及び
バーンインボード１３に相当する部品である。１９はシ
リコンウェーハ、２０はシリコンウェーハ１９を固定す
るためのウェーハトレイ、２１は信号及び電源パターン
が配線されたコンタクタ基盤、２２はシリコンウェーハ
１９とコンタクタ基盤２２との導通をとるバンプ、２３
はウェーハトレイ２０とコンタクタ基盤２２とに挟まれ
た空間Ａの真空を保持するためのシールリング、２４は
空間Ａを真空に引くための引き口である。

【００１１】前記シリコンウェーハ１９は、半導体装置
のパッドのある表面側をコンタクタ基盤２１によって、
また裏面側をウェーハトレイ２０によってそれぞれ挟ま
れる。このとき、半導体装置のパッドにはコンタクタ基
盤２１との導通をとるバンプ２２が接触するようにアラ
イメントされている。この状態で真空引き口２４によっ
て空間Ａを減圧することにより、バンプ２２とウェーハ
上の半導体装置のパッドとが互いに大気圧に押されて接
触し、コンタクタ基盤２１と半導体装置のパッドとの導
通が可能になる。

【００１２】前記コンタクタ基盤２１には、図７で示し
たバーンインボード１３の配線と同様の制御信号配線及
び電源配線がなされており、前記パッケージバーンイン
と同様の手順により各半導体装置に対して電圧ストレス
を与えて試験を行う。

【００１３】

【発明が解決しようとする課題】しかし、前記従来の検
査方法ではいずれも、バーンイン中の印加電圧を制御装
置側から設定し、共通の電源配線及び信号配線から電源
及び信号を一括して各半導体装置に供給しているため、
バーンイン中に、共通の配線上にある各半導体装置に所
望の電圧ストレスが印加されているかどうかを判断する
ことはできないという問題があった。

【００１４】また、ダイナミックバーンインでは、バー
ンイン中にモニターバーンインのような動作確認等のチ
ェックは行わないため、各半導体装置がバーンイン終了
時まで正常にコンタクトできているかどうかを確認する
ことができないという問題があった。

【００１５】更にモニターバーンインであっても、何ら
かの理由により入力端子のコンタクト不良が発生して半
導体装置からの出力信号が出力され続けるような状態に
陥った場合に、通常のパッケージバーンインでは複数の
半導体装置の出力信号が共通配線上に引出されているた
め、出力信号が衝突して共通配線上にある半導体装置す
べてが不良と判断されてしまうという列不良が発生する
という問題があった。

【００１６】特に、ウェーハレベルバーンインでは、パ
ッケージングされた半導体装置を個別にソケットに装着
する前記従来のパッケージバーンインと異なり、ウェー
ハそのものに対してバーンインを行っているため、前述
のように共通配線上にある半導体装置すべてが不良と判
断されてしまった場合に、不良と判断された半導体装置
だけを選んで再びバーンインすることが非常に困難であ
る。そのため、このような半導体装置は出荷することは
できず、ウェーハレベルバーンインの歩留を低下させる
という問題があった。

【００１７】本発明は斯かる諸点に鑑みてなされたもの
であり、その目的とするところは、バーンイン中にバー
ンインが正常に行われているかどうかを半導体装置自身
が検知し、正常にバーンインを行えていない場合に、共
通配線上の列不良を抑え得るようにすることにある。

【００１８】

【課題を解決するための手段】前記目的を達成するため
に、請求項１の発明では、内部回路と、この内部回路を
バーンイン用テストモードに切り替える信号を入力する
テスト端子と、バーンイン用テストモード時に前記内部
回路のデータを出力する出力端子と、バーンインの状態
を検知する検知回路と、この検知回路の出力をＨｉＺ切
り替え信号に変換するトライステートバッファとを備え
る半導体装置を対象とする。

【００１９】そして、バーンイン実施時において、前記
検知回路がバーンイン状態の異常を検知したときに、前
記トライステートバッファが出力端子をＨｉＺ（ハイ・
インピーダンス）にするように構成する。

【００２０】前記の構成によると、テスト端子によりバ
ーンインの状態を検知する検知回路を活性化させ、この
検知回路からトライステートバッファにＨｉＺ制御信号
を出力するような回路構成をしているため、半導体装置
がバーンイン中にバーンインが正常に行われているかど
うかを自己判断し、正常でない場合に出力をＨｉＺにす
ることで、列不良の発生を抑えることができる。

【００２１】請求項２の発明では、検知回路は、バーン
イン用テストモード時に内部回路を制御する入力端子
と、この入力端子とテスト端子とのコンタクト状態を検
知するコンタクト検知回路とで構成され、バーンイン実
施時に、前記テスト端子又は入力端子のコンタクト不良
が発生したときに、トライステートバッファが出力端子
をＨｉＺにするように構成する。

【００２２】前記の構成によると、バーンイン実施中の
コンタクト不良を自己検知し、コンタクト不良を検知し
た場合に、データ出力をＨｉＺにすることで、列不良の
発生を抑えることができる。

【００２３】請求項３の発明では、検知回路は内部回路
に印加されている電圧を検知する電圧検知回路で構成さ
れ、バーンイン実施時に、前記内部回路の電圧が適当な
電圧範囲以外であるときに、トライステートバッファが
出力端子をＨｉＺにするように構成する。

【００２４】前記の構成によると、バーンイン実施中の
不正な電圧印加を自己検知し、不正な電圧印加が検知さ
れた場合に、データ出力をＨｉＺにすることで、列不良
の発生を抑えることができる。

【００２５】請求項４の発明では、検知回路は内部回路
の特定の部位に流れる電流を検知する電流検知回路で構
成され、バーンイン実施時に、内部回路の電流が適当な
電流範囲以外であるときに、トライステートバッファが
出力端子をＨｉＺにするように構成する。

【００２６】前記の構成によると、バーンイン実施中の
電流異常を自己検知し、電流異常が検知された場合に、
データ出力をＨｉＺにすることで、列不良の発生を抑え
ることができる。

【００２７】請求項５の発明では、検知回路は内部回路
の温度を検知する温度検知回路で構成され、バーンイン
実施時に、内部回路の温度が適当な温度範囲以外であれ
るときに、トライステートバッファが出力端子をＨｉＺ
にするように構成する。

【００２８】前記の構成によると、バーンイン実施中の
温度異常を自己検知し、温度異常が検知された場合に、
データ出力をＨｉＺにすることで、列不良の発生を抑え
ることができる。

【００２９】

【発明の実施の形態】（実施形態１）図１は本発明の実
施形態１に係る半導体装置２５の回路構成を示したもの
である。半導体装置２５は内部回路２と、この内部回路
２をバーンイン用テストモードに切り替える信号を入力
するテスト端子１と、バーンイン用テストモード以外で
使用する通常の出力端子３と、バーンイン用テストモー
ド時に前記内部回路２のデータを出力するバーンイン用
出力端子４と、バーンインの状態を検知するバーンイン
状態検知回路５と、この検知回路５の出力をＨｉＺ切り
替え信号に変換するトライステートバッファ６とを備え
ている。尚、テスト端子１及び出力端子３，４はそれぞ
れ複数でもかまわない。

【００３０】次に、前記実施形態１の作用について説明
する。尚、検査方法はパッケージバーンインあるいはウ
エハレベルバーンインのどちらでもよく、バーンイン装
置も前記従来技術の図６〜図８相当のものを用いればよ
い。また、具体的な配線方法や検査方法等については前
期従来技術と同様の部分はその詳細な説明は省略する。

【００３１】前記テスト端子１からバーンイン用テスト
モードを選択する信号を入力し、このテスト端子１から
の信号を受けて、内部回路２がバーンイン用テストモー
ドに入る。バーンイン用テストモードでは、内部回路２
からの出力結果を通常の出力端子３ではなく、バーンイ
ン用出力端子４に出力する。前記バーンイン状態検知回
路５はバーンイン用テストモードになったときに活性化
し、バーンイン実施中、常にバーンインが正常に行われ
ているかをモニタリングし、バーンイン中に何らかの異
常を検知すると、正常にバーンインが行われていないと
判断し、トライステートバッファ６にＨｉＺ信号を出力
する。このバーンイン状態検知回路５の信号を受けて、
トライステートバッファ６はバーンイン用出力端子４を
ＨｉＺにする。

【００３２】このように、バーンイン中の何らかの原因
で半導体装置２５が破壊し、バーンイン用出力端子４か
らデータが出力され続けるような状態に陥った場合で
も、確実に出力信号をＨｉＺにすることができるため、
共通の出力信号配線上の他の半導体装置２５のデータを
読み出す際に、データの衝突が起こらなくなり、共通の
出力信号配線上のすべての半導体装置２５が不良と判断
される状態（以下、列不良という）を回避することがで
きる。

【００３３】従って、本実施形態１においては、前記テ
スト端子１によりバーンイン状態検知回路５を活性化さ
せ、この検知回路５から前記トライステートバッファ６
にＨｉＺ制御信号を出力するような回路構成をしている
ため、半導体装置２５がバーンイン中に正常に行われて
いるかどうかを自己判断し、正常でない場合に、バーン
イン用出力端子４をＨｉＺにすることで、列不良の発生
を抑えることが可能になる。

【００３４】（実施形態２）図２は本発明の実施形態２
を示し（尚、以下の各実施形態では、図１と同じ部分に
ついては同じ符号を付してその詳細な説明を省略す
る）、バーンイン状態検知回路５は、内部回路２に対す
る書き込みや読み出し等の制御をするために用いる入力
端子７と、この入力端子７の信号とテスト端子１とのコ
ンタクト状態を検知することのできるコンタクト検知回
路としてのＡＮＤ回路８とで構成されている。尚、入力
端子７は複数でもかまわない。

【００３５】この実施形態２においては、バーンイン
中、前記ＡＮＤ回路８はテスト端子１及び入力端子７の
信号の論理積をとり、その結果をトライステートバッフ
ァ６に出力する。

【００３６】この論理の取り方は、前記内部回路２がバ
ーンイン用テストモードを選択するようにするテスト端
子１の信号と、バーンイン用出力端子４から内部回路２
に読み出し動作を行わせる等の信号を出力させる入力端
子７の信号との組み合わせが入力されたときに活性化す
るようにする。

【００３７】前記トライステートバッファ６はＡＮＤ回
路８の信号を受けて、バーンイン用出力端子４のＨｉＺ
制御を行う。すなわち、バーンイン中にテスト端子１又
は入力端子７がコンタクト不良となり、入力信号が不安
定になった場合に、ＡＮＤ回路８では正常にバーンイン
が行われていないと判断し、トライステートバッファ６
にＨｉＺ信号を出力し、バーンイン用出力端子４をＨｉ
Ｚにする。

【００３８】このように、入力信号の組み合わせだけに
よる簡単な論理によって強制的に出力信号をＨｉＺにす
ることで、例えばバーンイン中に発生したコンタクト不
良により内部回路２の動作モードが不安定になり、バー
ンイン出力端子４からデータが出力され続けるような状
態に陥った場合でも、確実に出力信号をＨｉＺにするこ
とができるため、共通の出力信号配線上の他の半導体装
置２５のデータを読み出す際に、データの衝突が起こら
なくなり、列不良を回避することができる。

【００３９】従って、前記実施形態２では、テスト端子
１と入力端子７との信号をＡＮＤ回路８に入力し、この
ＡＮＤ回路８からトライステートバッファ６にＨｉＺ制
御信号を出力するような回路構成をしているため、半導
体装置２５がバーンイン中に正常な入力信号が入力がさ
れているかどうかを自己検出し、コンタクト不良を検知
した場合に、バーンイン用出力端子４をＨｉＺにするこ
とで、列不良の発生を抑えることが可能になる。

【００４０】（実施形態３）図３は本発明の実施形態３
を示し、バーンイン状態検知回路５は、テスト端子１の
信号を受けて活性化し、内部回路２の所望の部位の電圧
を検知する電圧検知回路９で構成されている。

【００４１】この実施形態３においては、バーンインを
行っている途中、図示しないが、電源もしくはグランド
端子のコンタクト不良や、共通電源配線上の他の半導体
装置２５が電流不良を起こすことによる電圧降下が生じ
た場合、又は装置異常などにより高電圧が印加された場
合に、前記電圧検知回路９により検知された電圧が適当
な電圧範囲内でなければ、正常にバーンインが行えてい
ないと判断し、前記トライステートバッファ６に対して
ＨｉＺ信号を出力し、バーンイン用出力端子４をＨｉＺ
にする。

【００４２】このように、内部回路２に印可される電圧
により出力信号を制御することで、正常にバーンインが
行われているかどうかを判別することができるととも
に、電圧異常により内部回路２の動作モードに異常を来
たし、バーンイン用出力端子４からデータが出力され続
けるような状態に陥った場合でも、確実に出力信号をＨ
ｉＺにすることができるため、共通の出力信号配線上の
他の内部回路２のデータを読み出す際に、データの衝突
が起こらなくなり、列不良を回避することができる。

【００４３】従って、前記実施形態３では、内部回路２
がバーンイン用テストモードであるときに、内部回路２
の所望の部位の電圧を検知する電圧検知回路９を活性化
し、所望の電圧が印加されていなければ、トライステー
トバッファ６にＨｉＺ制御信号を出力しバーンイン用出
力端子４をＨｉＺにする回路構成をしているため、半導
体装置２５がバーンイン中に正常な電圧が印加されてい
るかどうかを自己検出し、不正な電圧印加が検知された
場合に、バーンイン用出力端子４をＨｉＺにすること
で、列不良の発生を抑えることが可能になる。

【００４４】（実施形態４）図４は本発明の実施形態４
を示し、バーンイン状態検知回路５は、テスト端子１の
信号を受けて活性化し、内部回路２の所望の部位の電流
を検知する電流検知回路１０で構成されている。

【００４５】この実施形態４におけるバーンイン用テス
トモードでは、前記テスト端子１の信号を受けて電流検
知回路１０が活性化する。この電流検知回路１０は内部
回路２での所望の部位の電流を検知しており、バーンイ
ン中、例えばテスト端子１のコンタクトが不良になり、
入力信号が中間電位になって貫通電流が流れたり、ある
いは実際にバーンイン不良が発生して論理回路が破壊し
たりすること等により許容範囲以上の大電流を検知した
場合に、正常にバーンインが行われていない状態又は半
導体装置２５が破壊された状態と判断し、トライステー
トバッファ６に対してＨｉＺ制御信号を出力して、バー
ンイン用出力端子４の出力をＨｉＺにする。

【００４６】このように内部回路２の所定の部位に流れ
る電流により出力信号を制御することで、正常にバーン
インが行われているかどうかを判別することができると
ともに、電流異常により内部回路２の動作モードに異常
を来たし、バーンイン用出力端子４からデータが出力さ
れ続けるような状態に陥った場合でも、確実に出力信号
をＨｉＺにすることができる。このため、共通の出力信
号配線上の他の半導体装置２５のデータを読み出す際
に、データの衝突が起こらなくなり、列不良を回避する
ことができる。

【００４７】従って、前記実施形態４では、内部回路２
がバーンイン用テストモードであるときに、内部回路２
での所望の部位の電流を検知する電流検知回路１０を活
性化し、異常な電流を検知すれば、トライステートバッ
ファ６にＨｉＺ制御信号を出力してバーンイン用出力端
子４をＨｉＺにする回路構成をしているため、半導体装
置２５が正常にバーンインを行えているか自己検出し、
電流異常が検知された場合に、バーンイン用出力端子４
をＨｉＺにすることで、列不良の発生を抑えることが可
能になる。

【００４８】（実施形態５）図５は本発明の実施形態５
を示し、バーンイン状態検知回路５は内部回路２の温度
を検知する温度検知回路１１で構成されている。

【００４９】この実施形態５におけるバーンイン用テス
トモードでは、前記テスト端子１の信号を受けて前記温
度検知回路１１が活性化する。温度検知回路１１は内部
回路２の温度を検知しており、バーンイン中、例えばテ
スト端子１のコンタクトが不良になり、入力信号が中間
電位になって、その信号を受けているバッファに貫通電
流が流れることで内部回路２の温度が上昇したり、実際
にバーンイン不良が発生し論理回路が破壊したりするこ
と等により許容範囲以上の大電流が発生することで温度
が上昇した場合、又はバーンイン炉の装置トラブルによ
り、炉内がバーンインに適当な温度の範囲外になった場
合に、温度検知回路１１は正常にバーンインが行われて
いない状態か、又は内部回路２が破壊された状態と判断
し、トライステートバッファ６に対してＨｉＺ制御信号
を出力して、バーンイン用出力端子４の出力をＨｉＺに
する。

【００５０】このように、内部回路２の温度より出力信
号を制御することで、正常にバーンインが行われている
かどうかを判別することができるとともに、温度異常に
より内部回路２の動作モードに異常を来たし、バーンイ
ン用出力端子４からデータが出力され続けるような状態
に陥った場合でも確実に出力信号をＨｉＺにすることが
できるため、共通の出力信号配線上の他の半導体装置２
５のデータを読み出す際に、データの衝突が起こらなく
なり、列不良を回避することができる。

【００５１】従って、内部回路２がバーンイン用テスト
モードであるときに、内部回路２の温度を検知する温度
検知回路１１を活性化し、バーンイン中に異常な温度を
検知すれば、トライステートバッファ６にＨｉＺ制御信
号を出力してバーンイン用出力端子４をＨｉＺにする回
路構成をしているため、半導体装置２５が正常にバーン
インを行えているか自己検出し、温度異常が検知された
場合に、バーンイン用出力端子４をＨｉＺにすること
で、列不良の発生を抑えることが可能になる。

【００５２】

【発明の効果】以上の如く、本発明によると、半導体装
置に入力端子のコンタクト状態、印加電圧、内部回路に
流れる電流又は内部回路の温度の不良を自己検知できる
回路を搭載したことにより、バーンイン中に、正常にバ
ーンインが実施されているかどうかを自己検知し、列不
良による歩留まり低下を抑制できる優れた半導体装置を
実現することができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る半導体装置の回路構
成図である。

【図２】実施形態２を示す図１相当図である。

【図３】実施形態３を示す図１相当図である。

【図４】実施形態４を示す図１相当図である。

【図５】実施形態５を示す図１相当図である。

【図６】従来のバーンイン装置の構成を示す図である。

【図７】バーンインボードの配線例を示した図である。

【図８】ウェーハレベルバーンインコンタクタの構成を
示した図である。

【符号の説明】

１ テスト端子 ２ 内部回路 ３ 通常の出力端子 ４ バーンイン用出力端子 ５ バーンイン状態検知回路 ６ トライステートバッファ ７ 入力端子 ８ ＡＮＤ回路 ９ 電圧検知回路 １０ 電流検知回路 １１ 温度検知回路 ２５ 半導体装置

フロントページの続き Ｆターム(参考） 2G003 AA10 AC01 AD02 AD07 AF06 AH06 2G132 AA00 AB03 AB14 AD01 AD18 AE16 AE22 AF01 AG01 AK15 AK29 AL04 AL11 4M106 AA01 AA04 AC13 BA01 CA56 DD11

Claims (5)

【特許請求の範囲】
1. 【請求項１】 内部回路と、前記内部回路をバーンイン
   用テストモードに切り替える信号を入力するテスト端子
   と、 前記バーンイン用テストモード時に前記内部回路のデー
   タを出力する出力端子と、 バーンインの状態を検知する検知回路と、 前記検知回路の出力をＨｉＺ切り替え信号に変換するト
   ライステートバッファとを備える半導体装置であって、 バーンイン実施時において、前記検知回路がバーンイン
   状態の異常を検知したときに、前記トライステートバッ
   ファが出力端子をＨｉＺにするように構成されているこ
   とを特徴とする半導体装置。
2. 【請求項２】 請求項１の半導体装置において、 検知回路は、バーンイン用テストモード時に内部回路を
   制御する入力端子と、 前記入力端子とテスト端子とのコンタクト状態を検知す
   るコンタクト検知回路とで構成され、 バーンイン実施時に、前記テスト端子又は入力端子のコ
   ンタクト不良が発生したときに、トライステートバッフ
   ァが出力端子をＨｉＺにするように構成されていること
   を特徴とする半導体装置。
3. 【請求項３】 請求項１の半導体装置において、 検知回路は内部回路に印加されている電圧を検知する電
   圧検知回路で構成され、 バーンイン実施時に、前記内部回路の電圧が適当な電圧
   範囲以外であるときに、トライステートバッファが出力
   端子をＨｉＺにするように構成されていることを特徴と
   する半導体装置。
4. 【請求項４】 請求項１の半導体装置において、 検知回路は内部回路の特定の部位に流れる電流を検知す
   る電流検知回路で構成され、 バーンイン実施時に、内部回路の電流が適当な電流範囲
   以外であるときに、トライステートバッファが出力端子
   をＨｉＺにするように構成されていることを特徴とする
   半導体装置。
5. 【請求項５】 請求項１の半導体装置において、 検知回路は内部回路の温度を検知する温度検知回路で構
   成され、 バーンイン実施時に、内部回路の温度が適当な温度範囲
   以外であるときに、トライステートバッファが出力端子
   をＨｉＺにするように構成されていることを特徴とする
   半導体装置。