JP2001255355A - 半導体装置およびその検査方法 - Google Patents

Abstract

(57)【要約】 【課題】ウェハレベルバーンイン中に、各半導体装置の
各入出力端子のコンタクト状態を確認し、各半導体装置
に印加されるストレスを保証する。 【解決手段】テスト端子１により、入力回路３の動作を
切り替え、入力端子２から入力された信号を内部回路４
ではなく、ＯＲ回路５またはＡＮＤ回路に出力し、ＯＲ
回路５は各入力端子の信号の論理和（ＡＮＤ回路は論理
積）を取り、出力回路６を介して一つ以上の出力端子７
に結果を出力する。この構成で各入力端子に順に（ある
いは一度に）信号を入力し、そのときの各出力端子の信
号を比較、判定することにより、バーンイン中にウェハ
上の各半導体装置のコンタクト状態を容易に確認でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置のウェ
ハレベルバーンインを行う際のコンタクト状態を検査す
る半導体装置およびその検査方法に関するものである。

【０００２】

【従来の技術】従来より半導体装置においては、製造初
期に発生する不良品をスクリーニングするために、半導
体装置を高温、高電圧条件下で動作させることによって
加速試験を行っている。これをバーンインと呼ぶ。バー
ンインはこれまで樹脂封止された状態の半導体装置に対
して行われており、半導体装置を一度に実装するため
の、バーンインボードと呼ばれる、ソケットを多数備え
た配線基盤を用いて、バーンイン炉と呼ばれる高温槽の
中で半導体装置を高電圧で動作させてストレスを与え、
初期不良品を除外していた。

【０００３】近年このバーンインを樹脂封止した半導体
装置ではなく、ウェハ状態にある半導体装置に対して行
う新技術として、ウェハレベルバーンインがある。ウェ
ハレベルバーンインでは、ウェハ上の半導体装置の全パ
ッドを一度にコンタクトするための技術が非常に重要で
あり、バーンイン時のコンタクト状態と各半導体装置の
動作状態を把握することが重要なポイントである。以下
従来のバーンインについて説明する。

【０００４】従来、半導体装置のバーンイン方法には大
きく分けてモニタバーンインとダイナミックバーンイン
と呼ばれるものがあり、モニタバーンインは、高温高電
圧条件下で一定時間動作させることでストレスを与え、
一定のストレス印加毎に製品仕様内での電圧と出力判定
レベルで検査して、破壊した半導体装置を除外してい
た。また半導体装置のダイナミックバーンインは、高温
高電圧条件下で一定時間動作させることでストレスを与
えるだけで、検査は行っていなかった。

【０００５】図６は、従来のバーンイン装置を示したも
のである。１０は樹脂封止した半導体装置を装着するた
めのデバイスソケット、１１は電源及び入出力信号が配
線されたバーンインボード、１２は半導体装置を高温に
保つためのバーンイン炉、１３は入出力信号およびバー
ンイン炉の温度を制御する制御装置である。

【０００６】試験対象の半導体装置は、バーンインボー
ド１１上に格子状に配置されたデバイスソケット１０に
装着され、バーンインボード１１はバーンイン炉１２に
搬入される。制御装置１３によりバーンイン炉１２は所
望の温度にコントロールされ、試験対象の半導体装置は
制御装置１３により電圧ストレスが印加される。ダイナ
ミックバーンインではこの状態を一定時間継続し終了す
る。またモニタバーンインでは、制御装置１３により一
定時間毎に試験対象の半導体装置に対して検査を行い、
このサイクルを一定回数繰り返したのち試験を終了す
る。

【０００７】図７はバーンインボード１１の配線の例で
ある。１０はデバイスソケット、１４は電源配線、１５
は制御信号配線、１６は出力信号の配線である。

【０００８】以下この配線例に沿ってバーンインでの半
導体装置の動作を説明する。各デバイスソケットに装着
された半導体装置は、行方向に共通する電源配線１４に
より電源を供給され、同じく行方向に共通する制御信号
配線１５によって動作を制御される。すなわち同一行に
ある半導体装置は電源配線１４と制御信号配線１５によ
り一括して電圧ストレスが与えられる。バーンイン中は
全行の電源配線１４から電源が供給され、全行の信号配
線１５により信号が入力され、バーンインボード１１上
のすべての半導体装置にストレスが与えられる。またモ
ニタバーンインでは、一定時間毎に制御信号配線１５に
より特定の行を選択して順番に動作確認を行い、列方向
に共通する出力信号配線１６から出力された信号を判定
して検査を行う。

【０００９】以下ウェハレベルバーンインについて説明
する図８にウェハレベルバーンインコンタクタの構成を
示した図を示す。ウェハレベルバーンインコンタクタと
は、従来のバーンインのデバイスソケット１０とバーン
インボード１１に相当する部品である。１７はシリコン
ウェハ、１８はシリコンウェハ１７を固定するためのウ
ェハトレイ、１９は信号及び電源パターンが配線された
コンタクタ基盤、２０はシリコンウェハ１７とコンタク
タ基盤１９との導通をとるバンプ、２１はウェハトレイ
１８とコンタクタ基盤１９に挟まれた空間Ｂの真空を保
持するためのシールリング、２２は空間Ｂを真空に引く
ための引き口である。

【００１０】シリコンウェハ１７は、半導体装置のパッ
ドのある表面側をコンタクタ基盤１９、裏面側をウェハ
トレイ１８で挟まれる。このとき半導体装置のパッドに
は、コンタクタ基盤１９との導通をとるバンプ２０が接
触するようにアライメントされている。この状態で真空
の引き口２２より空間Ｂを減圧することにより、バンプ
２０とウェハ１７上の半導体装置のパッドが互いに大気
圧に押されて接触し、コンタクタ基盤１９と半導体装置
のパッドの導通が可能になる。コンタクタ基盤１９に
は、図７で示したバーンインボードの配線と同様の、信
号および電源配線がなされており、図７で説明したのと
同様の手順により、各半導体装置に対して電圧ストレス
を与える。

【００１１】

【発明が解決しようとする課題】しかしながら上記従来
の検査方法では、バーンイン中の印加電圧を装置側から
設定し、共通の電源配線および信号配線から電源と信号
を一括して各半導体装置に供給しているため、バーンイ
ン中、共通の配線上にある各半導体装置に、所望の電圧
ストレスが印加されているかどうかを判断することはで
きない。またダイナミックバーンインでは、バーンイン
中にモニタバーンインのような動作確認等のチェックも
行わないため、各半導体装置がバーンイン終了時まで正
常にコンタクトできているかどうかを確認することがで
きないという問題があった。特にウェハレベルバーンイ
ンでは、樹脂封止品を個別にソケットに装着していた上
記従来のバーンインと違い、ウェハ全面の半導体装置に
一度にコンタクトする方法をとっているため、コンタク
トの安定性、信頼性を確保するうえで、各半導体装置に
対するコンタクト状態を把握することがきわめて重要で
あり、従来の検査方法で信頼性品質を保証するには不十
分であった。

【００１２】本発明は上記従来の問題点を解決するもの
で、ウェハレベルバーンイン中に各半導体装置の各端子
が正常にコンタクトできているかを確認でき、各半導体
装置に印加されるストレスを保証することができる半導
体装置と、各半導体装置に所望の電圧が印加されている
かをチェックできる検査方法を提供することを目的とす
る。

【００１３】

【課題を解決するための手段】請求項１記載の半導体装
置は、内部回路と、入力端子と、テストモードに切り替
える信号を入力するテスト端子と、入力端子の入力信号
を内部回路に入力するとともにテスト端子の信号を入力
するテストモードの時に内部回路へ出力する入力端子の
信号を遮断する入力回路と、テストモードの時に入力回
路より入力端子の信号を入力する接続状態検出回路とを
備え、接続状態検出回路は入力端子と同構成の複数の入
力端子の信号を入力するものである。

【００１４】請求項１記載の半導体装置によれば、例え
ばウェハレベルバーンイン中に各半導体装置の各端子が
正常にコンタクトできているかを確認でき、各半導体装
置に印加されるストレスを保証することができる。

【００１５】請求項２記載の半導体装置は、請求項１に
おいて、接続状態検出回路が論理和回路または論理積回
路である。

【００１６】請求項２記載の半導体装置によれば、テス
トモードを用いることで、論理和回路の場合各入力端子
から入力された信号を出力することにより、各入力端子
毎に信号を入力し、その出力を判定することで、各入力
端子が正常にコンタクトできているかどうかを検査する
ことができる。論理積回路の場合、各入力端子のどれか
一つでもコンタクトできていなければ出力は例えばグラ
ンドレベルになるので半導体装置がコンタクトできてい
るかどうかだけを一度の検査で調べることができる。

【００１７】請求項３記載の半導体装置は、請求項１に
おいて、テストモードに切り替わったときに、接続状態
検出回路の出力信号を複数の出力端子に出力する出力回
路を有するものである。

【００１８】請求項３記載の半導体装置によれば、請求
項１と同様な効果のほか、各出力端子毎の信号を比較す
ることで、正常にコンタクトできているかどうか検査す
ることができる。

【００１９】請求項４記載の半導体装置は、請求項１に
おいて、入力端子の電圧をプルダウンするための抵抗
と、テストモードに切り替わったときに、テスト端子か
らの信号により入力端子とプルダウン抵抗とを接続する
トランジスタとを有するものである。

【００２０】請求項４記載の半導体装置によれば、請求
項１と同様な効果のほか、入力端子をプルダウンする抵
抗により、入力端子に印加する電圧を変化させること
で、入力端子のコンタクト抵抗を定量的に確認すること
が可能になる。

【００２１】請求項５記載の半導体装置は、内部回路
と、入力信号を内部回路に出力する入力端子と、テスト
モードに切り替える信号を入力するテスト端子と、入力
端子の電圧をプルダウンするための抵抗と、テストモー
ドに切り替わったときにテスト端子からの信号により入
力端子と抵抗とを接続するトランジスタとを備えたもの
である。

【００２２】請求項５記載の半導体装置によれば、入力
端子をプルダウンする抵抗により、入力端子に印加する
電圧を変化させることで、入力端子のコンタクト抵抗を
定量的に確認することが可能になる。

【００２３】請求項６記載の半導体装置は、請求項１に
おいて、テスト端子を複数有し、これらのテスト端子に
対応して設けられそれぞれ入力端子をプルダウンする複
数の抵抗と、テストモードに切り替わるためのテスト端
子の信号でそのテスト端子に対応する抵抗を入力端子に
接続する複数のトランジスタとを有するものである。

【００２４】請求項６記載の半導体装置によれば、請求
項１と同様な効果のほか、入力端子の信号を複数のテス
ト端子によって、それぞれ別の抵抗でプルダウンする構
成になっているため、テスト端子を切り替えて検査する
ことで、入力端子に印加する電圧が一定電圧でも、入力
端子のコンタクト抵抗を定量的に確認することが可能に
なる。

【００２５】請求項７記載の半導体装置は、内部回路
と、入力信号を内部回路に出力する入力端子と、テスト
モードに切り替える信号を入力する複数のテスト端子
と、これらのテスト端子に対応して設けられそれぞれ入
力端子をプルダウンする複数の抵抗と、テストモードに
切り替わるためのテスト端子の信号でそのテスト端子に
対応する抵抗を入力端子に接続する複数のトランジスタ
とを備えたものである。

【００２６】請求項７記載の半導体装置によれば、入力
端子の信号を複数のテスト端子によって、それぞれ別の
抵抗でプルダウンする構成になっているため、テスト端
子を切り替えて検査することで、入力端子に印加する電
圧が一定電圧でも、入力端子のコンタクト抵抗を定量的
に確認することが可能になる。

【００２７】請求項８記載の半導体装置の検査方法は、
電源端子に印加される電源電圧により、安定時のデータ
出力電圧が一意的に定まる半導体装置で、データ出力電
圧のレベルを判定し、電源端子に印加されている電圧の
レベルを判定することを特徴とするものである。

【００２８】請求項８記載の半導体装置の検査方法によ
れば、電源端子に印加される入力電圧と、出力端子から
出力される出力電圧との関係が明確な半導体装置で、出
力電圧のレベルを判定し、電源端子に印加されている入
力電圧のレベルを検査する方法をとることによって、バ
ーンインのように電源配線が共通する構成になっていて
も、各半導体装置の出力電圧のレベルを判定すること
で、各半導体装置に印加されている電源電圧を確認する
ことができる。

【００２９】

【発明の実施の形態】以下本発明の第１の実施の形態に
ついて、図１を参照しながら説明する。図１は、本発明
の第１の実施の形態における半導体装置の回路構成を示
したものである。図１において、１はテストモードには
いるための信号を入力するためのテスト端子、２は入力
端子、３は入力端子２から信号を受け電圧レベルをモニ
タする回路で、たとえばインバータ等で構成された入力
回路、４は半導体装置の内部回路である。５は入力端子
２と、これと同様の構成のその他の入力端子２からの信
号を受け、半導体装置がテストモード時にそれらすべて
の入力端子２から入力される信号の論理和を取り、出力
するＯＲ回路、６は内部の出力信号を出力端子に出力す
る出力回路、７は出力端子である。ＡはＯＲ回路５を含
む接続状態検出回路である。

【００３０】まずテスト端子１からテストモードを選択
する信号を入力する。これにより通常、入力端子２から
入力された信号は入力回路３を介して内部回路４に出力
されるところを、内部回路４への出力は遮断され、ＯＲ
回路５へ出力される。ＯＲ回路５が受ける入力信号は各
入力端子から入力された信号であり、これらの信号の論
理和をとって、出力回路６へ出力する。出力回路６はＯ
Ｒ回路５から入力された信号を出力端子７に出力する。
このような動作が半導体装置内部で行われると、たとえ
ば特定の入力端子にハイレベルを入力し、その他の入力
端子をグランドレベルにすると、入力端子と外部端子と
が十分コンタクトしていれば、出力端子にはハイレベル
が出力され、コンタクトできていなければ、出力端子は
グランドレベルになる。これを各入力端子について順に
検査することで、すべての入力端子がコンタクトできて
いるかどうかを検査することができる。またOR回路５は
AND回路でもよい。この場合半導体装置の各入力端子の
どれか一つでもコンタクトできていなければ、出力端子
はグランドレベルになるので、半導体装置がコンタクト
できているかどうかだけを一度の検査で調べることがで
きる。

【００３１】以上のように本実施の形態によれば、入力
端子２の信号をテスト端子１の信号により、各入力信号
の論理和を取るＯＲ回路に出力し、ＯＲ回路の出力結果
を出力端子に出力するようなテストモードを搭載してい
るため、各入力端子がコンタクトできているかどうかを
容易に検査する事が可能になる。

【００３２】以下本発明の第２の実施の形態について、
図２を参照しながら説明する。図２は本発明の第２の実
施の形態における半導体装置の回路構成を示したもので
ある。図２において、１はテスト端子、２は入力端子、
３は入力回路、４は内部回路、５はＯＲ回路であり、こ
れらは本発明の第１の実施の形態の構成と同じである。
６aはＯＲ回路５からの入力信号を複数の出力端子に出
力する出力回路、７は各出力端子である。

【００３３】まずテスト端子１からテストモードを選択
する信号を入力する。これにより通常、入力端子２から
入力された信号は入力回路３を介して内部回路４に出力
されるところを、内部回路４への出力は遮断され、ＯＲ
回路５へ出力される。ＯＲ回路５が受ける入力信号は各
入力端子から入力された信号であり、これらの信号の論
理和をとって、出力回路６ａへ出力する。出力回路６ａ
はＯＲ回路５から入力された信号を各出力端子７に出力
する。このような動作が半導体装置内部で行われると、
本発明の第１の実施の形態と同様に、すべての入力端子
がコンタクトできているかどうかを検査することができ
ると同時に、検査の際、複数の出力端子７からは同じ出
力信号が出力されるため、各出力端子の出力レベルを検
査、比較することで、出力端子７と外部端子とがコンタ
クトできているかどうかを検査することができる。たと
えばテストモード時に、入力端子２にハイレベルが入力
されたにも関わらず、出力端子７にハイレベルが出力さ
れなかった場合、出力端子７が一つしかなければ、入力
端子２と出力端子７のどちらがコンタクト不良なのか区
別できない。本実施の形態では出力回路６aから複数の
出力端子７に出力することができる構成になっているた
め、各出力端子７のレベルを比較することで、どの出力
端子７がコンタクト不良かが特定できる。またすべての
出力端子７の出力がハイレベルでなければ、入力端子２
がコンタクト不良であることがわかる。

【００３４】以上のように本実施の形態によれば、本発
明の第１の実施の形態のＯＲ回路の出力結果を複数の出
力端子７に出力するようなテストモードを搭載している
ため、入力端子２と出力端子７のコンタクト不良をそれ
ぞれ区別することができ、各入出力端子２、７のコンタ
クト状態をより詳細に検査する事が可能になる。

【００３５】以下本発明の第３の実施の形態について、
図３を参照しながら説明する。図３は本発明の第３の実
施の形態における半導体装置の回路構成を示したもので
ある。図３において、１はテスト端子、２は入力端子、
３は入力回路、４は内部回路、５はＯＲ回路、６は出力
回路、７は出力端子であり、これらは本発明の第１の実
施の形態の構成と同じである。Rcは入力端子２と外部端
子との接触抵抗、Ｒ１は半導体装置がテストモードのと
き入力端子２をプルダウンする抵抗、Ｔｒ１はテスト端
子の入力信号によりON／OFFするＭＯＳトランジスタ
で、抵抗Ｒ１とトランジスタＴｒ１は配置が入れ替わっ
ていても良い。Vinは外部端子より入力端子２に印加さ
れている電圧、Vaは入力端子２の電位である。

【００３６】まずテスト端子１からテストモードを選択
する信号を入力する。これにより通常、入力端子２から
入力された信号は入力回路３を介して内部回路４に出力
されるところを、内部回路４への出力は遮断され、ＯＲ
回路５へ出力される。ＯＲ回路５が受ける入力信号は各
入力端子から入力された信号であり、これらの信号の論
理和をとって、出力回路６へ出力する。出力回路６はＯ
Ｒ回路５から入力された信号を出力端子７に出力する。
また同時にＭＯＳトランジスタＴｒ１がＯＮし、入力端
子２は抵抗Ｒ１によりプルダウンされる。

【００３７】図中のVaの電位は、ＭＯＳトランジスタＴ
ｒ１のON抵抗をＲtr1とすれば、 Ｖａ＝（Ｒ１＋Ｒｔｒ１）Ｖｉｎ／（Ｒｃ＋Ｒ１＋Ｒｔ
ｒ１） と表される。ここで入力回路３のスイッチング電圧がＶ
ｔのとき、入力回路３が動作する条件は、 Ｖａ≧Ｖｔ であるから、接触抵抗Ｒｃは、 Ｒｃ≦（Ｒ１＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ で表される。

【００３８】式中のＲ１、Ｒtr1、Ｖｔは定数であるか
ら、Vinが決まれば接触抵抗Ｒｃがいくら以下かがわか
る。すなわち入力端子２に印加されている電圧Ｖinを変
化させ、出力電圧が０Ｖから所定の電圧に切り替わる時
のVinを調べることで、入力端子のコンタクト抵抗を定
量的に求めることができる。

【００３９】また本実施の形態では、ＯＲ回路５がな
く、入力端子２の信号を入力回路３から内部回路４へ出
力する信号を遮断せずに、内部回路４を介して出力回路
６に出力するようにしても実施可能である。

【００４０】以上のように本実施の形態によれば、入力
端子２の信号をテスト端子１の信号により、プルダウン
する構成になっているため、入力端子２に印加する電圧
を変化させることで、入力端子のコンタクト抵抗を定量
的に確認することが可能になる。

【００４１】以下本発明の第４の実施の形態について、
図４を参照しながら説明する。図４は本発明の第４の実
施の形態における半導体装置の回路構成を示したもので
ある。図４において、１ａは入力端子２を抵抗Ｒ１でプ
ルダウンし、かつテストモードにはいるための信号を入
力するためのテスト端子、１ｂは入力端子２を抵抗Ｒ２
でプルダウンし、かつテストモードにはいるための信号
を入力するためのテスト端子、１ｃは入力端子２を抵抗
Ｒ３でプルダウンし、かつテストモードにはいるための
信号を入力するためのテスト端子、２は入力端子、３は
テスト端子1ａ、１ｂ、１ｃのいずれかが入力された場
合に、入力端子２からの信号をＯＲ回路５に出力する入
力回路、４は内部回路、５はＯＲ回路、６は出力回路、
７は出力端子である。Rcは入力端子２と外部端子との接
触抵抗、Ｒ１はテスト端子１ａを使用したテストモード
のとき入力端子２をプルダウンする抵抗、Ｒ２はテスト
端子１ｂを使用したテストモードのとき入力端子２をプ
ルダウンする抵抗、Ｒ３はテスト端子１ｃを使用したテ
ストモードのとき入力端子２をプルダウンする抵抗、Ｔ
ｒ１、Ｔｒ２、Ｔｒ３はテスト端子１ａ〜１ｃの入力信
号によりON／OFFするＭＯＳトランジスタ、Vinは外部端
子より入力端子２に印加されている電圧、Vaはテスト端
子１ａを使用したテストモードのときの入力端子２の電
位、Vbはテスト端子１ｂを使用したテストモードのとき
の入力端子２の電位、Vcはテスト端子１ｃを使用したテ
ストモードのときの入力端子２の電位である。

【００４２】まずテスト端子１a、１ｂ、１ｃのいずれ
かからテストモードを選択する信号を入力する。これに
より通常、入力端子２から入力された信号は入力回路３
を介して内部回路４に出力されるところを、内部回路４
への出力は遮断され、ＯＲ回路５へ出力される。OR回路
５が受ける入力信号は各入力端子から入力された信号で
あり、これらの信号の論理和をとって、出力回路６へ出
力する。出力回路６はOR回路５から入力された信号を出
力端子７に出力する。このときテスト端子１aが使用さ
れた場合、ＭＯＳトランジスタＴｒ１がＯＮし、入力端
子２は抵抗Ｒ１によりプルダウンされ、テスト端子１ｂ
が使用された場合、ＭＯＳトランジスタＴｒ２がＯＮ
し、入力端子２は抵抗Ｒ２によりプルダウンされ、テス
ト端子１ｃが使用された場合、ＭＯＳトランジスタＴｒ
３がＯＮし、入力端子２は抵抗Ｒ３によりプルダウンさ
れる。

【００４３】ここでプルダウン抵抗Ｒ１、Ｒ２、Ｒ３に Ｒ１＜Ｒ２＜Ｒ３ の関係があるとき、入力端子２の電位Ｖa、Ｖｂ、Ｖｃ
の関係は、 Ｖａ＜Ｖｂ＜Ｖｃ である。

【００４４】またここで入力回路３のスイッチング電圧
がＶｔのとき、入力回路３が動作する条件は、Ｖａ≧Ｖ
ｔ、またはＶｂ≧Ｖｔ、またはＶｃ≧Ｖｔであるから、
ＭＯＳトランジスタＴｒ１とＴｒ２とＴｒ３のON抵抗が
同じＲｔｒ１ならば、テスト端子１a、１ｂ、１ｃを用
いた場合のそれぞれの接触抵抗Ｒｃは テスト端子１ａ： Ｒｃ≦（Ｒ１＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ テスト端子１ｂ： Ｒｃ≦（Ｒ２＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ テスト端子１ｃ： Ｒｃ≦（Ｒ３＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ と表される。すなわちＶｉｎを一定電圧で変化させなく
ても、１a、１ｂ、１ｃのそれぞれのテスト端子を使っ
て検査をおこなえば、接触抵抗Ｒｃがどれだけ以上どれ
だけ以下の抵抗値なのかがわかる。たとえばテスト端子
１aを用いた場合は出力信号が出なかったが、テスト端
子１ｂを用いたときは出力信号が出た場合、接触抵抗Ｒ
ｃは （Ｒ１＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ＜Ｒｃ 、 Ｒｃ≦（Ｒ２＋Ｒｔｒ１）（Ｖｉｎ−Ｖｔ）／Ｖｔ であることがわかる。また本実施の形態では、OR回路５
がなく、入力端子２の信号を入力回路３から内部回路４
を介して出力回路６に出力しても実施可能である。

【００４５】以上のように、本実施の形態によれば、入
力端子２の信号を複数のテスト端子１ａ〜１ｃによっ
て、それぞれ別の抵抗Ｒ１〜Ｒ３でプルダウンする構成
になっているため、テスト端子１ａ〜１ｃを切り替えて
検査することで、入力端子２に印加する電圧が一定電圧
でも、入力端子１ａ〜１ｃのコンタクト抵抗を定量的に
確認することが可能になる。

【００４６】以下本発明の第５の実施の形態について、
図５を参照しながら説明する。図５は本発明の第５の実
施の形態における半導体装置の検査方法を示したもので
ある。図のグラフの縦軸は電圧を、横軸は時間を表して
いる。８は半導体装置に印加される電源電圧VCC、９は
半導体装置から出力されるデータ出力電圧VOHを示して
いる。ｄＶは電源端子と外部端子との接触抵抗による電
圧降下を示す。

【００４７】電源端子に印加する電圧に対して安定時に
データ出力される電圧が一定の半導体装置では、図５に
示すように、電源電圧８がVCCで動作している半導体装
置は、VCC−ｄＶ＝VOHのデータ出力電圧９で信号を出力
する。たとえば上記のｄＶが０．２Ｖの半導体装置があ
り、これらを電源電圧５Ｖでバーンインしたとする。途
中モニタ検査を行った際、データ出力電圧が４．６Ｖの
半導体装置があったとすると、この半導体装置には実際
には４．６Ｖ＋０．２Ｖ＝４．８Ｖの電圧しか印加され
ていないことになり、所望の電圧ストレスが印加されて
いないことが確認できる。

【００４８】以上のように、本実施の形態によれば、電
源端子に印加する電圧に対して安定時にデータ出力され
る電圧が一定の半導体装置で、データ出力電圧ＶＯＨを
モニタすることで、バーンイン中でも半導体装置に実際
に印加されている電源電圧を検査することが可能にな
る。

【００４９】以上のように、本発明は、半導体装置の入
力端子のコンタクト状態を検査できるテスト回路を搭載
することによって、ウェハレベルバーンイン時の初期コ
ンタクト状態を容易に検査することができると同時に、
出力電圧のレベルをモニタすることによって、各半導体
装置に印加されている電圧レベルを検査することがで
き、バーンイン、特にウェハレベルバーンインの信頼性
を向上させる優れた半導体装置及び、半導体装置の検査
方法を実現するものである。

【００５０】

【発明の効果】請求項１記載の半導体装置によれば、例
えばウェハレベルバーンイン中に各半導体装置の各端子
が正常にコンタクトできているかを確認でき、各半導体
装置に印加されるストレスを保証することができる。

【００５１】請求項２記載の半導体装置によれば、テス
トモードを用いることで、論理和回路の場合各入力端子
から入力された信号を出力することにより、各入力端子
毎に信号を入力し、その出力を判定することで、各入力
端子が正常にコンタクトできているかどうかを検査する
ことができる。論理積回路の場合、各入力端子のどれか
一つでもコンタクトできていなければ出力は例えばグラ
ンドレベルになるので半導体装置がコンタクトできてい
るかどうかだけを一度の検査で調べることができる。

【００５２】請求項３記載の半導体装置によれば、請求
項１と同様な効果のほか、各出力端子毎の信号を比較す
ることで、正常にコンタクトできているかどうか検査す
ることができる。

【００５３】請求項４記載の半導体装置によれば、請求
項１と同様な効果のほか、入力端子をプルダウンする抵
抗により、入力端子に印加する電圧を変化させること
で、入力端子のコンタクト抵抗を定量的に確認すること
が可能になる。

【００５４】請求項５記載の半導体装置によれば、入力
端子をプルダウンする抵抗により、入力端子に印加する
電圧を変化させることで、入力端子のコンタクト抵抗を
定量的に確認することが可能になる。

【００５５】請求項６記載の半導体装置によれば、請求
項１と同様な効果のほか、入力端子の信号を複数のテス
ト端子によって、それぞれ別の抵抗でプルダウンする構
成になっているため、テスト端子を切り替えて検査する
ことで、入力端子に印加する電圧が一定電圧でも、入力
端子のコンタクト抵抗を定量的に確認することが可能に
なる。

【００５６】請求項７記載の半導体装置によれば、入力
端子の信号を複数のテスト端子によって、それぞれ別の
抵抗でプルダウンする構成になっているため、テスト端
子を切り替えて検査することで、入力端子に印加する電
圧が一定電圧でも、入力端子のコンタクト抵抗を定量的
に確認することが可能になる。

【００５７】請求項８記載の半導体装置の検査方法によ
れば、電源端子に印加される入力電圧と、出力端子から
出力される出力電圧との関係が明確な半導体装置で、出
力電圧のレベルを判定し、電源端子に印加されている入
力電圧のレベルを検査する方法をとることによって、バ
ーンインのように電源配線が共通する構成になっていて
も、各半導体装置の出力電圧のレベルを判定すること
で、各半導体装置に印加されている電源電圧を確認する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における半導体装置
の回路構成図である。

【図２】本発明の第２の実施の形態における半導体装置
の回路構成図である。

【図３】本発明の第３の実施の形態における半導体装置
の回路構成図である。

【図４】本発明の第４の実施の形態における半導体装置
の回路構成図である。

【図５】本発明の第５の実施の形態における半導体装置
の検査方法を示すグラフであり、横軸は時間、縦軸は電
圧である。

【図６】従来のバーンイン装置の構成を示す説明図であ
る。

【図７】バーンインボードの配線例を示した説明図であ
る。

【図８】ウェハレベルバーンインコンタクタの構成を示
した概略断面図図である。

【符号の説明】

１ テスト端子 １ａ プルダウン抵抗Ｒ１を選ぶテスト端子 １ｂ プルダウン抵抗Ｒ２を選ぶテスト端子 １ｃ プルダウン抵抗Ｒ３を選ぶテスト端子 ２ 入力端子 ３ 入力回路 ４ 内部回路 ５ OR回路 ６ 出力回路 ６ａ OR回路５の信号を複数の出力端子に出力する出力
回路 ７ 出力端子 ８ 電源電圧 ９ 出力電圧 １０ デバイスソケット １１ バーンインボード １２ バーンイン炉 １３ 制御装置 １４ 電源配線 １５ 制御信号配線 １６ 出力信号配線 １７ シリコンウェハ １８ ウェハトレイ １９ コンタクタ基盤 ２０ バンプ ２１ シールリング ２２ 真空引き口 Ａ 接続状態検出回路 Ｂ ウェハトレイ１８とコンタクタ基盤１９に挟まれる
空間 Vin 外部端子より入力端子２に印加されている電圧 Va プルダウン抵抗Ｒ１が選ばれたときの入力端子２の
電位 Vb プルダウン抵抗Ｒ２が選ばれたときの入力端子２の
電位 Vc プルダウン抵抗Ｒ３が選ばれたときの入力端子２の
電位 Ｔｒ１ ＭＯＳトランジスタ Ｔｒ２ ＭＯＳトランジスタ Ｔｒ３ ＭＯＳトランジスタ Ｒｃ 外部端子と入力端子２との接触抵抗 Ｒ１ プルダウン抵抗 Ｒ２ プルダウン抵抗 Ｒ３ プルダウン抵抗

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA01 AK14 AK15 4M106 AA01 AC08 AC09 AD23 BA14 CA02 CA10 CA15 CA60 DJ12 DJ18 5F038 BE09 DF17 DT02 DT04 DT08 DT12 EZ20 9A001 JJ45 KK54 LL05

Claims (8)

【特許請求の範囲】
1. 【請求項１】 内部回路と、入力端子と、テストモード
   に切り替える信号を入力するテスト端子と、前記入力端
   子の入力信号を前記内部回路に入力するとともに前記テ
   スト端子の信号を入力するテストモードの時に前記内部
   回路へ出力する前記入力端子の信号を遮断する入力回路
   と、前記テストモードの時に前記入力回路より前記入力
   端子の信号を入力する接続状態検出回路とを備え、前記
   接続状態検出回路は前記入力端子と同構成の複数の入力
   端子の信号を入力する半導体装置。
2. 【請求項２】 接続状態検出回路は論理和回路または論
   理積回路である請求項１記載の半導体装置。
3. 【請求項３】 テストモードに切り替わったときに、接
   続状態検出回路の出力信号を複数の出力端子に出力する
   出力回路を有する請求項１記載の半導体装置。
4. 【請求項４】 入力端子の電圧をプルダウンするための
   抵抗と、テストモードに切り替わったときに、テスト端
   子からの信号により前記入力端子と前記プルダウン抵抗
   とを接続するトランジスタとを有する請求項１記載の半
   導体装置。
5. 【請求項５】 内部回路と、入力信号を前記内部回路に
   出力する入力端子と、テストモードに切り替える信号を
   入力するテスト端子と、前記入力端子の電圧をプルダウ
   ンするための抵抗と、前記テストモードに切り替わった
   ときに前記テスト端子からの信号により前記入力端子と
   前記抵抗とを接続するトランジスタとを備えた半導体装
   置。
6. 【請求項６】 テスト端子を複数有し、これらのテスト
   端子に対応して設けられそれぞれ入力端子をプルダウン
   する複数の抵抗と、テストモードに切り替わるための前
   記テスト端子の信号でそのテスト端子に対応する前記抵
   抗を前記入力端子に接続する複数のトランジスタとを有
   する請求項１記載の半導体装置。
7. 【請求項７】 内部回路と、入力信号を前記内部回路に
   出力する入力端子と、テストモードに切り替える信号を
   入力する複数のテスト端子と、これらのテスト端子に対
   応して設けられそれぞれ前記入力端子をプルダウンする
   複数の抵抗と、テストモードに切り替わるための前記テ
   スト端子の信号でそのテスト端子に対応する前記抵抗を
   前記入力端子に接続する複数のトランジスタとを備えた
   半導体装置。
8. 【請求項８】 電源端子に印加される電源電圧により、
   安定時のデータ出力電圧が一意的に定まる半導体装置
   で、前記データ出力電圧のレベルを判定し、前記電源端
   子に印加されている電圧のレベルを判定することを特徴
   とする半導体装置の検査方法。