JP3691040B2 - 半導体ウエハー試験システムと方法 - Google Patents
半導体ウエハー試験システムと方法 Download PDFInfo
- Publication number
- JP3691040B2 JP3691040B2 JP2003069861A JP2003069861A JP3691040B2 JP 3691040 B2 JP3691040 B2 JP 3691040B2 JP 2003069861 A JP2003069861 A JP 2003069861A JP 2003069861 A JP2003069861 A JP 2003069861A JP 3691040 B2 JP3691040 B2 JP 3691040B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor devices
- wafer level
- test signal
- level test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、共通ウエハーにおける複数の半導体デバイスを試験するための装置および方法に関するものであり、より詳しくは、ウエハーに欠陥の大きなクラスタがある可能性があっても、半導体デバイスを大規模に並行検査できる装置と方法とに関するものである。
【0001】
共通ウエハーから半導体デバイスを取り外す前に、品質保証試験をウエハーにおける半導体デバイスに行うことが望ましい。実際、ウエハーにおける特定の半導体デバイスには欠陥があるという認識は、欠陥のある半導体デバイスの注意深い取り外しとパッケージングとに関連する経費を回避できる。
【0002】
図1は、ウエハー10に集積されたままで半導体デバイス12を試験するための知られている技術を示す。ウエハー10は、複数の半導体デバイス12を備えており、実際、ウエハーは半導体デバイス12をいくつ備えていてもよく、通常約500個である。半導体デバイス12を試験するための試験装置20は、試験信号生成器22、ドライバ24、信号検出回路26を備えていてもよい。試験信号生成器22は、ドライバ24によって変更されてもよい試験信号を生成する。例えば、ドライバ24は、試験信号と比較してより大きな電圧振幅または電流可能出力の、1つあるいは両方を有する、増幅された試験信号を生成するために、試験信号を増幅させてもよい。多くの場合、ドライバ24は、単に試験信号生成器22のみが供給するのよりも大きい電源を供給する。
【0003】
ドライバ24によって生成された増幅試験信号は、半導体デバイス12の一部分と自動的に接続および切断されるウエハーレベル接触器30Aによって、半導体デバイス12へと供給される。より詳しくは、半導体デバイス12は、電子回路部分14Aと複数の端子(またはパッド)16A,16Bなどを備えていてもよい。端子16は、電子回路部分14Aの様々な接続点へ入力/出力接続を行うものである。(後に、製造プロセスにおいて、端子16は、電子回路部分14を、半導体パッケージの外部導線と接続するために使用される。)ウエハーレベル接触器30Aは、ドライバ24からの増幅された試験信号が電子回路部分14へ配信され、品質保証試験が行えるように、端子16Aと接続されている。
【0004】
既知の品質保証試験では、2つ以上のウエハーレベル接触器30が、半導体デバイス12に接続されている必要がある。説明のため、2つのウエハーレベル接触器(またはプローブ)30Aと30Bとを示す。信号検出回路26は、半導体デバイス12に欠陥があるかどうかを判断するために、品質保証試験の間に半導体デバイス12へ提供される1つまたは複数の信号の電圧および/または電流を監視する機能を有する。
【0005】
品質保証試験の例としては、半導体デバイス12の端子16Aのような任意の端子が、半導体デバイス12の端子16Bのような、端子のもう一方に対して短絡しているかどうかを判断するための短絡回路試験でもよい。この試験は、特定の入力端子16が、電子回路部分14のVSSまたはVDDに対して短絡しているかどうか判断するのに使用されてもよい。試験信号生成器22が、増幅された試験信号の電位を、端子16Bにおける電位を超過して実質的に上昇させる場合に、ウエハーレベル接触器30Aを通したドライバ24からの大きな電流の流れは、端子16Aと端子16Bとの間の短絡回路を示唆している。信号検出回路26は、電流変成器または直列連結抵抗器Rを介する電圧降下により、電流を測定してもよい。
【0006】
品質保証試験手順の能率を上げるため、品質保証試験を、ウエハー10の半導体デバイス12の全てに、実質的には同時に(すなわち、並行して)行うことが望ましい。図2を参照すると、半導体デバイス12の全て(簡易化するため、4つの半導体デバイス12A−Dのみを示す)は、装置50を用いて並行して試験されてもよい。装置50は、図1の試験信号生成器22、ドライバ24および信号検出回路26を備えているが、ドライバ24と接続されている複数の分離抵抗器52も備えている。分離抵抗器52は、各信号を、半導体デバイス12A−Dの各端子16(図示せず)に接続されている複数のウエハーレベル接触器30A−Dに生成する。
【0007】
分離抵抗器52は、半導体デバイス12の1つにある欠陥が他の半導体デバイス12の品質保証テストを覆すことを緩和する。例えば、短絡回路試験が行われるとき、半導体12Aに存在する短絡回路は、ドライバ24から非常に大きな電流を引き出す傾向がある。電流は、分離抵抗器の1つ(例えば、抵抗器54)を通り、半導体デバイス12Aの短絡回路を通って、接地(ドライバ12が、接地よりも高い電位を有する増幅試験信号を生成したとする)へと流れる。短絡回路電流は、分離抵抗器54を介して電圧降下を引き起こす。半導体デバイス12Aが欠陥を有している(すなわち、短絡回路を含んでいる)ということを検出するために、信号検出回路26によって、この電圧降下が測定されてもよい。
【0008】
理想的には、半導体デバイス12Aにおける短絡回路(および、分離抵抗器54を通した、ドライバ24からの、結果として生じる増加電流)は、並行して行われる、半導体デバイス12B−Dの品質保証試験に大きく影響しないことが望ましい。言い換えれば、ウエハーレベル接触器30B−30Dを介して半導体デバイス12B−Dに配信される試験信号の品質は、半導体デバイス12Aの欠陥によって影響されないことが理想的である。しかし、実際の回路では、複数の半導体デバイス12のうち少数にのみ欠陥のある場合、影響は大抵非常にわずかであるにもかかわらず、半導体デバイス12Aにおける短絡回路が原因で分離抵抗器54を通してドライバ24から引き出される増加電流が、他の半導体デバイス12B−Dに供給される試験信号の品質に影響を及ぼす。
しかし、従来の装置50は、対応する数の分離抵抗器52を使用することによって、100個以上の半導体デバイス12を保守点検するために、1つのドライバ24を使用してもよい。多数の欠陥のある半導体デバイス12は、ドライバ24から、過度の電流を引き出し、このとき、他の半導体デバイス12へ供給される試験信号が極度に悪化する。
【0009】
図3を参照すると、第1ドライバ24Aは、ウエハー10の第1ゾーン60における半導体デバイス12の全てを保守点検してもよい。分離抵抗器52Aの第1設定は、第1ゾーン60の各半導体デバイス12へ供給される試験信号を分離するのに使用されてもよい。同じく、第2ドライバ24Bは、第2ゾーン62における半導体デバイス12の全てを、分離抵抗器52Bの第2設定によって保守点検してもよい。簡易化するため、第3および第4ドライバは図示していないが、これらが、他のゾーンの半導体デバイスを保守点検してもよい。
【0010】
ウエハー10の第1ゾーン60に存在するデバイス12の比較的少数にのみ欠陥がある場合、ドライバ24Aは、第1ゾーン60における他の半導体デバイス(欠陥のない半導体デバイス)へ提供される試験信号の品質を維持するために、接続されている分離抵抗器52Aと欠陥のある半導体デバイス12に流すのに必要な電流を調達するための十分に高い定格電流を有していてもよい。
しかし、かなりの数の半導体デバイス12に欠陥がある場合、欠陥70の大きなクラスタの場合のように、ドライバ24Aは、欠陥のない半導体デバイス12のための、他の試験信号の完全な状態を維持するのに十分な電流を、接続されている分離抵抗器52Aを通して供給することができないこともある。例えば、ドライバ24によって生成された試験信号は、著しく減衰することがある。残念ながら、これが生じると、信号検出回路26は、欠陥のない半導体デバイス12と欠陥のある半導体デバイス12とを区別することができないこともある。そのため、半導体デバイス12の全てに欠陥があると推測されることもある。このことは、品質保証試験工程によって生産性が不利に減少することに繋がる。
【0011】
任意のゾーン内にある半導体デバイス12の数が減少するように、ドライバ24の数を増やすことはできるが、結果として生じる試験装置経費、メンテナンス、電力消耗などの増加は、実用的ではないし望ましくない。
【0012】
従って、ウエハーにおける任意のゾーン内における欠陥のある半導体デバイスの大きなクラスタにより引き起こされる欠陥試験の失敗という心配が実質的にはない、共通ウエハーにおける半導体デバイスを試験する技術的に新しい装置および方法が必要である。
【0013】
〔発明の概要〕
本発明の1つあるいは複数の観点に基づく、共通ウエハーにおける複数の半導体デバイスを試験するための装置は、それぞれ中間試験信号を源試験信号の関数として生成するように使用できる複数のドライバ回路と、複数組の分離構成部であって、任意の1組の分離構成部それぞれが、(i)この組と接続されているドライバ回路の1つから中間試験信号を受信し、(ii)各ウエハーレベル試験信号が少なくとも部分的に、電気的に相互分離されるようにウエハーレベル試験信号を生成する、複数組の分離構成部と、それぞれが分離構成部の各1つと連結されており、半導体デバイスの1つと電気的に接続するように使用でき、ウエハーレベル試験信号の各1つを、その半導体デバイスへと導くことのできる複数のウエハー接触器とを備えている。
【0014】
このウエハー接触器は、ウエハーにおける隣接している半導体デバイスが異なる組の分離構成部からのウエハーレベル試験信号を受信するように、分離構成部と連結されていることが好ましい。ウエハー接触器は、分離構成部の任意の1組からのウエハーレベル試験信号が、ウエハー上に実質的に均一に配置されている半導体デバイスに割り当てられるように、分離構成部と連結されていてもよい。
【0015】
この分離構成部は、抵抗器を備えていることが好ましい。例えば、複数組のうち任意の1組の分離構成部それぞれは、接続されているドライバ回路とウエハー接触器の1つとの間に直列に連結されている抵抗器を備えていてもよい。
【0016】
この装置は、(i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通る電流、の少なくとも1つ、を監視するように使用できる、少なくとも1つの信号検出回路を更に備えていてもよい。例えば、装置は、半導体デバイスに短絡回路試験を実施するように使用できるものでもよい。この場合、少なくとも1つの信号検出回路は、複数組の抵抗器のうちの少なくとも1つからのウエハーレベル試験信号の電位を監視するように使用でき、半導体デバイスの任意の1つは、これに配信された少なくとも1つのウエハーレベル信号の大きさが、所定の閾値未満に下降する場合、短絡回路試験に不合格とされる。複数組の抵抗器のうちの1つからのウエハーレベル信号の1つが、所定の閾値未満に下降する各事実は、この1組の抵抗器に接続されていドライバ回路から引き出される電流が相当して増加することを示唆している。ウエハーにおける欠陥のある半導体デバイスのクラスタは、ドライバ回路のそれぞれから引き出される電流を、それぞれ実質的に同じように増加させる。
【0017】
本発明の少なくとも1つの更なる観点に基づく、共通半導体ウエハーにおける複数の半導体デバイスを試験するための方法は、各中間試験信号を、複数の各ドライバ回路を使用して、少なくとも1つの源試験信号の関数として生成し、1つの組の各ウエハーレベル試験信号が少なくとも部分的に、電気的に相互分離されるように、分離構成部の各組を使用して中間試験信号のそれぞれからのウエハーレベル試験信号の各組を生成し、ウエハーにおける隣接する半導体デバイスが異なる組の分離構成部からウエハーレベル試験信号を受信するように、各ウエハー接触器を使用して、各ウエハーレベル試験信号を半導体デバイスへ導くこと含んでいる。
【0018】
この方法は、(i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通る電流、の少なくとも1つ、を検出することを更に含んでいてもよい。例えば、半導体デバイスの任意の1つは、これに配信される少なくとも1つのウエハーレベル信号の大きさが、所定の閾値未満に下降する場合に、上記短絡回路試験に不合格とされてもよい。
【0019】
他の目的、特性および長所は、当業者にとって、添付の図を併せて考慮すれば、この開示により技術的に明らかである。
【0020】
〔詳細な説明〕
さて、類似番号が類似部材を示している図を参照すると、共通ウエハー10の複数の半導体デバイス12を同時に試験するための、図4に示す装置100がある。半導体装置100は、試験信号生成器22、複数のドライバ回路24(例として4つのこのような駆動回路24A−Dを示す)、および、複数組の分離構成部52A−Dを備えている。試験信号生成器22は、線122に源試験信号を生成する。線122は、各中間試験信号を線124A−Dにそれぞれ生成する各ドライバ回路24A−Dによって使用される。分離構成部52A−Dの各組は、抵抗器または他の知られている分離を行うのに適しているなんらかの装置などの複数の分離構成部を備えている。任意の1組52A−Dの各分離構成部は、この組52A−Dに接続されているドライバ回路24からの中間試験信号を受信でき、他の組52A−Dの分離構成部によって生成される他のウエハーレベル試験信号から、少なくとも部分的に、電気的に分離されているウエハーレベル試験信号を生成できることが好ましい。
【0021】
上述のウエハー接触器30と実質的に類似している、複数のウエハー接触器30(矢印によって図式的に示す)は、各組52A−Dの各分離構成部と連結されている。ウエハー接触器30は、半導体デバイス12の1つと電気的に接触でき、ウエハーレベル試験信号の各1つをこの半導体デバイスへ伝導できる。ウエハー接触器30は、ウエハー10の隣接している半導体デバイス12が異なる組の分離構成部52A−Dからのウエハーレベル試験信号を受信するように、分離構成部と連結されていることが好ましい。言い換えれば、ウエハー接触器30は、各半導体デバイス12に対して、隣接する半導体デバイス12が異なるドライバ24から出るウエハーレベル試験信号を受信するように、ウエハー10上に分布している。ウエハー接触器30は、分離構成部152A−Dの任意の1組からの隣接するウエハーレベル試験信号が、ウエハー10上に実質的に均一配置されている半導体デバイス12に割り当てられるように、分離構成部と連結されていることが好ましい。
【0022】
本発明に係る装置100は、各ドライバ24A−Dにおける定格電流を超過する可能性を大幅に減少させることように、ウエハー10における欠陥70のクラスタによって生じる電流付加を、相当な数のドライバ24A−Dへ分散させることが利点である。事実、分離構成部52Aの任意の1組は、任意のゾーン内とは対照的に、ウエハー10に全面的に配置されている半導体デバイス12と連結されている。従って、欠陥70のクラスタが、ドライバ24A−Dの1つから他よりも非常に大きい電流を引き出すことがほとんどない。このことは、任意の1組52A−Dの分離構成部の一部のみがこのドライバ回路の接地電位に短絡した場合に、たとえ、任意のドライバ回路24A−Dが定格電流を超過しても、同様である。
【0023】
装置100は、半導体デバイス12における欠陥を検出するために、(i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通る電流、のいずれかまたは両方を監視するように使用できる少なくとも1つの信号検出回路26を備えることも好ましい。例えば、短絡回路試験は、半導体デバイス12に、ウエハーレベル試験信号の電位を監視することによって行われてもよく、この場合、少なくとも1つのウエハーレベル試験信号の大きさが所定の閾値未満に下降すると、半導体デバイス12の任意の1つが、短絡回路試験に不合格とされる。
【0024】
図5を参照すると、本発明の1つまたは複数の観点に係る、複数の半導体デバイス12を試験するための方法が、フローチャートに示されている。この方法では、複数の各ドライバ回路を使用して、各中間試験信号が、少なくとも1つの源試験信号の関数として、生成される(動作200)。動作202では、各分離構成部を利用して、ウエハーレベル試験信号の各組が、中間試験信号の各々から生成される。1組の各ウエハーレベル試験信号の各々は、少なくとも部分的に、電気的に相互分離されている。各ウエハーレベル試験信号は、ウエハーにおける隣接する半導体デバイスが、異なる組の分離構成部からのウエハーレベル試験信号を受信するように、各ウエハー接触器を用いて、半導体デバイスへ導かれる(動作204)。動作206では、半導体デバイスにおける欠陥を発見するために、(i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通した電流、の少なくとも1つ、が検出される(動作206)。任意の試験が短絡回路試験の場合、半導体デバイスは、これに供給される少なくとも1つのウエハーレベル試験信号の大きさが、所定の閾値未満に下降するときに、欠陥であると判定される(動作208)。
【0025】
本発明は、特定の実施形態を参考にして説明したが、この実施形態は、単に本発明の原理と応用との説明である。従って、数々の変更が説明の実施形態に行われてもよく、従属請求項によって定義するような本発明の精神と範囲とに反しない他の構造も考えられる。
【0026】
本発明を説明するため、図に示された現在好ましい形態があるが、本発明は、示された特定の配置および図に限定されないことがわかる。
【図面の簡単な説明】
【図1】ウエハーにおける半導体デバイスを試験するための従来の装置を示すブロック図である。
【図2】ウエハーにおける複数の半導体デバイスを同時に試験するための装置を示すブロック図である。
【図3】図2の装置を更に詳しくした概略図である。
【図4】本発明の1つまたは複数の観点に基づく、共通ウエハーにおける複数の半導体デバイスを同時に試験するための装置の概略図である。
【図5】本発明の1つまたは複数の観点に基づいて実施されてもよい動作を示すフローチャートである。
Claims (14)
- それぞれが、試験信号生成器からの信号の関数として中間試験信号を生成する複数のドライバ回路と、
複数組の分離構成部であって、任意の1組の分離構成部における各1つが、(i)この1組の分離構成部に対応する1つのドライバ回路からの中間試験信号を受信し、(ii)各ウエハーレベル試験信号が少なくとも部分的に、電気的に相互分離されるようにウエハーレベル試験信号を生成する、複数組の分離構成部と、
複数のウエハー接触器であって、それぞれが分離構成部の各1つと連結されており、半導体デバイスの1つと電気的に接続するように使用でき、ウエハーレベル試験信号の各1つを、該半導体デバイスへと導くことのできる複数のウエハー接触器とを備え、
上記ウエハー接触器は、ウエハーにおける隣接する半導体デバイスが異なる組の分離構成部からウエハーレベル試験信号を受信するように、上記分離構成部と連結されている、共通ウエハーの複数の半導体デバイスを試験するための装置。 - 上記各ウエハー接触器が、任意の1組の分離構成部からのウエハーレベル試験信号がウエハー上にて均一に配置されている半導体デバイスに割り当てられるように、分離構成部の各1つと連結されている、請求項1の装置。
- 上記分離構成部は、抵抗器を備えている、請求項1の装置。
- 任意の1組の分離構成部における各1つは、接続されているドライバ回路とウエハー接触器の1つとの間に直列に連結された抵抗器を備えている、請求項3の装置。
- 上記ウエハー接触器の一群が上記ドライバ回路の接地電位に短絡した場合に、少なくとも1つのドライバ回路に通常より多い電流が流れる請求項4の装置。
- (i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通る電流のうちの少なくとも1つ、を監視するように使用できる少なくとも1つの信号検出回路を更に備えている、請求項4の装置。
- 半導体デバイスにおける短絡回路試験を実施するように使用でき、
少なくとも1つの信号検出回路はウエハーレベル試験信号の電位を監視するように使用でき、半導体デバイスの任意の1つは、それに送られるウエハーレベル信号の大きさが所定の閾値未満に下降する場合に短絡回路を含んでいると判定される、請求項6記載の装置。 - ウエハーにおける欠陥のある半導体デバイスのクラスタによって、各ドライバ回路から引き出される電流それぞれが同じように増加する請求項7の装置。
- ウエハー接触器の一群がこのドライバ回路の接地電位に短絡した場合に、少なくとも1つの上記ドライバ回路に通常より多い電流が流れる請求項8の装置。
- それぞれが、試験信号生成器からの信号の関数として中間試験信号を生成する複数のドライバ回路と、
複数組の分離構成部であって、任意の1組の分離構成部における各1つが、(i)この1組の分離構成部に対応する1つのドライバ回路からの中間試験信号を受信し、(ii)各ウエハーレベル試験信号が少なくとも部分的に、電気的に相互分離されるようにウエハーレベル試験信号を生成する、複数組の分離構成部と、
それぞれ分離構成部の各1つと連結されており、半導体デバイスの1つと電気的に接続するように使用でき、ウエハーレベル試験信号の各1つを、その半導体デバイスへと伝導できる複数のウエハー接触器とを備え、
上記ウエハー接触器は、隣接する半導体デバイスが異なる組の分離構成部からウエハーレベル試験信号を受信するように、ウエハーにおける各半導体デバイスに関連して配置されている、共通ウエハーの複数の半導体デバイスを試験するための装置。 - 複数のドライバ回路を使用して試験信号生成器からの信号の少なくとも1つの関数として各中間試験信号を生成し、
中間試験信号のそれぞれから、ウエハーレベル試験信号の各組を、1組のウエハーレベル試験信号の各1つが、少なくとも部分的に、電気的に相互分離されるように、各ドライバ回路に対応する1組の分離構成部を使用して生成し、
ウエハーの隣接する半導体デバイスが、各ウエハー接触器を使用して、異なる組の分離構成部からウエハーレベル試験信号を受信するように、各ウエハーレベル試験信号を半導体デバイスへと導くことを含んでいる、共通半導体ウエハーの複数の半導体ウエハーを試験する方法。 - 任意の1組の分離構成部における各1つは、接続されているドライバ回路とウエハー接触器の1つとの間に直列に連結されている抵抗器を備えている、請求項11の方法。
- (i)ウエハーレベル試験信号の1つまたは複数の電位、(ii)分離構成部の1つまたは複数を通る電流のうちの少なくとも1つを検出することを更に含んでいる、請求項12の方法。
- 半導体デバイスの任意の1つは、それに供給されるウエハーレベル信号の大きさが所定の閾値未満に下降する場合に短絡回路を含んでいると判定される、請求項13の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/098,273 US6657453B2 (en) | 2002-03-15 | 2002-03-15 | Semiconductor wafer testing system and method |
US10/098273 | 2002-03-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297885A JP2003297885A (ja) | 2003-10-17 |
JP3691040B2 true JP3691040B2 (ja) | 2005-08-31 |
Family
ID=28039348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069861A Expired - Fee Related JP3691040B2 (ja) | 2002-03-15 | 2003-03-14 | 半導体ウエハー試験システムと方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6657453B2 (ja) |
JP (1) | JP3691040B2 (ja) |
KR (1) | KR100545907B1 (ja) |
DE (1) | DE10311370A1 (ja) |
TW (1) | TWI239064B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363304A (ja) * | 2003-06-04 | 2004-12-24 | Toshiba Corp | 半導体装置の検査方法及び検査装置 |
US7541825B2 (en) * | 2006-09-28 | 2009-06-02 | Micron Technology, Inc. | Isolation circuit |
US20090085598A1 (en) * | 2007-09-28 | 2009-04-02 | Qimonda Ag | Integrated circuit test system and method with test driver sharing |
DE102011081773A1 (de) * | 2011-08-30 | 2013-02-28 | Siemens Aktiengesellschaft | Verfahren zum Betreiben eines elektrischen Geräts sowie Leistungsschalter |
US9859177B2 (en) * | 2016-03-07 | 2018-01-02 | Globalfoundries Inc. | Test method and structure for integrated circuits before complete metalization |
CN113899446B (zh) * | 2021-12-09 | 2022-03-22 | 北京京仪自动化装备技术股份有限公司 | 晶圆传送系统检测方法及晶圆传送系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407944B1 (en) * | 1998-12-29 | 2002-06-18 | Samsung Electronics Co., Ltd. | Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices |
JP3487281B2 (ja) * | 2000-10-18 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置及びそのテスト方法 |
-
2002
- 2002-03-15 US US10/098,273 patent/US6657453B2/en not_active Expired - Lifetime
-
2003
- 2003-03-12 TW TW092105409A patent/TWI239064B/zh not_active IP Right Cessation
- 2003-03-14 KR KR1020030015976A patent/KR100545907B1/ko not_active IP Right Cessation
- 2003-03-14 JP JP2003069861A patent/JP3691040B2/ja not_active Expired - Fee Related
- 2003-03-14 DE DE10311370A patent/DE10311370A1/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US6657453B2 (en) | 2003-12-02 |
DE10311370A1 (de) | 2003-11-13 |
US20030173987A1 (en) | 2003-09-18 |
TW200408030A (en) | 2004-05-16 |
TWI239064B (en) | 2005-09-01 |
KR20030074452A (ko) | 2003-09-19 |
JP2003297885A (ja) | 2003-10-17 |
KR100545907B1 (ko) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI454705B (zh) | 探針卡及檢查裝置 | |
JPH09211088A (ja) | Cmos集積回路の故障検出方法及び装置 | |
WO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
JP6314392B2 (ja) | 測定装置および測定方法 | |
JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
JP2007155640A (ja) | 集積回路の検査方法と検査装置 | |
JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
KR100591757B1 (ko) | 이디에스 검사 시스템 | |
JPH05264676A (ja) | 故障検出方法及び検出装置 | |
JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
TWI437243B (zh) | 電性連接缺陷模擬測試方法及其系統 | |
JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
JP2003172767A (ja) | 半導体装置 | |
JP3231382B2 (ja) | 半導体集積回路ハンドリング装置 | |
JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
JPH11223661A (ja) | 集積回路の検査方法及び検査装置 | |
JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
JPH0634719A (ja) | 半導体集積回路の試験装置 | |
JPH0980110A (ja) | Ic検査用ケーブルの検査装置および検査治具 | |
JP2005347523A (ja) | ショート検出用回路及びショート検出方法 | |
JP2001255355A (ja) | 半導体装置およびその検査方法 | |
JP2006058104A (ja) | 半導体装置の検査装置 | |
JPH1183957A (ja) | 検査装置及び検査方法 | |
JPS587573A (ja) | Ic試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |