TWI454705B - 探針卡及檢查裝置 - Google Patents

Description

探針卡及檢查裝置

本發明，係有關於：使檢查用之複數的電源通道分別作分歧，並使用分別被與成為較此電源通道而更多之電源配線部相連接了的探針來進行檢查之探針卡、以及使用有該探針卡之檢查裝置。

對於半導體晶圓上之IC晶片等的檢查對象物作檢查之檢查裝置，係被一般所週知。此檢查，係藉由使此檢查裝置之探針與前述檢查對象物之各電極分別作接觸，而進行之。

在此種檢查裝置中，如圖1中所示一般，係將從測試機1而來之檢查用的電源通道2，設為與作為檢查對象之半導體晶圓3的各IC晶片4之數量成為同數量。但是，當電源通道2係與各IC晶片4之數量成為同數量的情況時，若是IC晶片4之數量增加，則就算是配合於此而將探針6增加，亦無法對於所有的IC晶片4同時作測定。亦即是，就算是在探針卡5側而準備了能夠與半導體晶圓3上之所有的IC晶片4作接觸的數量之探針6，若是測試機1側並未與所有的IC晶片4相對應，則係無法進行同時測定。

為了解決此問題，如圖2中所示一般，係存在有：在探針卡5上，將測試機1之電源通道2分歧為複數，而對於電源通道2之數量以上的數量之IC晶片4同時作測定之檢查裝置。作為此種檢查裝置之例，例如係有專利文獻1。

在此檢查裝置中，當包含有不良IC晶片的情況時，對於被連接於與該不良IC晶片相同之電源通道2處的其他之正常的IC晶片，係成為無法進行正常的電源施加。因此，係設置切換機構7，並為了將被判定為不良之IC晶片設為測定對象外，而藉由前述切換機構7來將前述不良IC晶片從電源而切離，以對於電位之變動或是電流供給量之不足作抑制，並進行其他元件之檢查。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2002-122632號公報

然而，在專利文獻1之先前技術中，例如在相同之電源通道2處，係分別被連接有第1 IC晶片4a與第2 IC晶片4b，在測定時，當在第1 IC晶片4a處產生有過電流等之電性變動的情況時，於測試機1側，係無法判別出何者之IC晶片4係成為了不良。因此，係將該電源通道2遮斷，並將第1 IC晶片4a與第2 IC晶片4b之雙方均判斷為不良品，而使良品率降低。

又，當為了將成為了不良之IC晶片4切離而設置有前述切換機構7的情況時，係有必要在測試機1側準備用以對於該切換機構7作控制之控制訊號，但是，由於被設置在測試機1側之中繼控制通道數係有所限制，因此，係無法使能夠同時進行測定之IC晶片的數量增加。

本發明，係為有鑑於此種問題點而進行者，其目的，係在於提供一種：能夠將可藉由有限的電源通道數來同時進行測定之數量增加至最大限度，並且，能夠將不良IC晶片確實地遮斷之探針卡、以及檢查裝置。

本發明之探針卡，係具備有：與1或者是複數之檢查對象物的複數之電極分別作接觸的複數之探針、和將該複數之探針與測試機(tester)分別作電性連接，並將從前述測試機而來之測試電源對於前述檢查對象物的複數之電極而分別作供給之電源通道，該探針卡，其特徵為，具備有：自動切換機構，係分別被設置在前述各電源通道處，並使該各電源通道分別分歧至複數之電源配線部處，而分別被連接於前述各探針處，並且，根據過電流等之電性變動，而將前述電源配線部作遮斷；和電性變動檢測機構，係分別被設置在由該自動切換機構所致之分歧後的各電源配線部處，並當由於在前述1或者是複數之檢查對象物中存在有不良品一事而產生有前述電性變動的情況時，將該電性變動檢測出來；和控制機構，係當藉由該電性變動檢測機構而檢測出了前述電性變動時，藉由前述自動切換機構而將該產生了電性變動之電源配線部作遮斷。

在本發明中，由於係使自動切換機構之控制在探針卡之內來進行並從測試機獨立出來，因此，不會被從測試機而來之控制訊號數所限制，而能夠增加檢查對象。

以下，針對本發明之實施形態的探針卡以及檢查裝置，一面參考所添附之圖面一面作說明。

本實施形態之探針卡及檢查裝置，係為對於半導體晶圓上之IC晶片等的檢查對象物之測試時的效率化作了謀求者。在將測定之效率化作為目的而對於多數之檢查對象物同時進行測定時，係施加有用以對於測試機之電源通道數的不足作補強的改良。具體而言，係為有關於被搭載在探針卡上之電路部分的改良者。因此，本發明，係能夠適用在所有的探針卡中，並且，係能夠適用在所有之使用有該探針卡的檢查裝置中。如此這般，由於本發明係能夠適用在各種的探針卡以及檢查裝置中，因此，於以下，係以被搭載於探針卡之電路構成部分為中心來作說明。又，作為檢查對象物，係以在半導體晶圓上被形成有多數之IC晶片為例而作說明。

本發明之探針卡以及檢查裝置，係為具備有自動切換機構者，該自動切換機構，係當在檢查對象之複數的IC晶片中包含有不良晶片的情況時，將該不良晶片自動地從電源通道而切離。經由此自動切換機構，而成為從測試機而獨立出來並自動地將不良晶片從電源通道而切離。係設為：經由自動切換機構來自動地將不良晶片從電源通道而切離，而使包含有該不良晶片之複數的IC晶片所被連接之電源通道處，成為僅被連接有正常之晶片，並進行測定。在先前技術之例中，係有必要在測試機1側而作成用以對於切換機構7進行控制之控制訊號，但是，由於在測試機側所具備之中繼控制通道數，係被有所限制，因此，並沒有另外設置切換機構7之控制訊號用的通道之餘裕，而無法使能夠同時進行測定之數量增加。

相對於此，在本發明中，係將電源通道之切換控制從測試機側而切離，並使其獨立。具體而言，係在探針卡側，具備有獨自作判斷並對於電源通道作切換之自動切換機構，因此，不會使切換用之控制通道數增加，而在將能夠同時進行檢查之IC晶片數增加的同時，亦使產率作了提升。以下，係以被搭載於探針卡之電路構成部分為中心，來對於本實施形態之探針卡以及檢查裝置作說明。

[基本例1]

本實施形態之檢查裝置，係使各電源通道在探針卡上而分別分歧為複數，並使其與複數之IC晶片相連接，而供給測試電源，藉由此，而能夠對於複數之IC晶片同時進行測定，該檢查裝置，係為在探針卡上，具備有：將檢查中的IC晶片之異常檢測出來，並將對於被檢測出異常的IC晶片所供給之測試電源作遮斷的檢測功能。在此檢查裝置之探針卡上的電路中，係被組入有作為後述之自動切換機構、電性變動檢測機構以及控制機構而起作用的元件。藉由此，當存在有不良晶片的情況時，係將被施加於該不良晶片處之測試電源遮斷，並將對於從與不良晶片共通之電源通道所分歧出來的其他晶片之雜訊等的影響作遮斷。另外，所謂測試電源，係指為了進行檢查而將檢查對象之IC晶片作驅動的驅動電源或是檢查訊號等之經介於探針而被施加於IC晶片之電極處的各種之電源。

本實施形態之探針卡10上的基本之電路構成，係如圖3中所示一般，主要由下述構件所構成：將電源通道11分歧為複數(於本實施形態中，係為4個)之分歧部12、和藉由此分歧部12而被作了分歧之4根的電源配線部13-1～13-4、和分別被設置在各電源配線部13-1～13-4處之電源中繼器14-1～14-4、和在各電源配線部13-1～13-4處而分別被與前述電源中繼器14-1～14-4作串聯設置的電流檢測機構15-1～15-4、以及對於全體作控制之控制機構16。電源中繼器14-1～14-4，係為經由控制機構16而被作開閉控制之中繼開關。電流檢測機構15-1～15-4，係將所檢測出了的電流值送訊至控制機構16處。4根的電源配線部13-1～13-4，係分別被連接於探針19處。而後，經由各探針19而分別被與複數之IC晶片20的電源端子作連接。探針19，係被設置有與進行檢查之IC晶片20的電源端子數相對應之數量。分歧部12，係因應於相對於探針19之數量的電源通道11之數量，來設定分歧數。

前述自動切換機構，係分別被設置在被供給有外部之測試機18的電源之複數根(在本實施形態中，為了方便，係僅記載有1根)的電源通道11處，並具備有將該些各電源通道11分別分歧為複數之電源配線部13並使其分別與各探針19相連接的功能，並且，亦具備有根據電性變動(流動有過電流、或者是電流僅流動有少許、亦或是完全未流動有電流之狀態)來將前述電源配線部13作遮斷之功能。此自動切換機構，在本實施形態中，係藉由分歧部12和電源中繼器14-1～14-4所構成。

前述電性變動檢測機構，係具備有：當在被分別設置於藉由作為前述自動切換機構之分歧部12與電源中繼器14-1～14-4而作了分歧後之各電源配線部13-1～13-4處的複數之IC晶片20之中，係存在有不良品，並由於此而產生了前述電性變動的情況時，將該電性變動檢測出來之功能。此電性變動檢測機構，在本實施形態中，係藉由作為電性變動而將電流之變動檢測出來的電流檢測機構15-1～15-4所構成。

控制機構16，係具備有下述之功能：當在電流檢測機構15-1～15-4中之至少1個處而檢測出了過電流等之電流之變動的情況時，將產生了此電流之變動的電源配線部13藉由前述電流中繼器14-1～14-4來作遮斷，而將對於被連接於從共通之電源通道11所分歧出之其他的電源配線部13(在本實施形態中，係從電源通道11而分歧出有4根的電源配線部13)處的正常之IC晶片20的電性變動之影響減少。進而，控制機構16，係在其與測試機18之間而進行訊號A之送受訊，並將產生了電流之變動的IC晶片20之資訊送訊至測試機18處。

藉由此，能夠將可藉由有限之電源通道11之數量來同時作測定的IC晶片20之數量大幅的增加。於此，係可對於電源通道11之數量的4倍之IC晶片20作檢查。進而，亦成為能夠並不對於正常的IC晶片20造成影響地而將不良晶片確實地作遮斷。

在本實施形態中，由於係使電源中繼器14-1～14-4之控制在探針卡10之內來進行，並從測試機18獨立出來，因此，不會被從測試機18而來之控制訊號數所限制，而能夠將進行檢查之IC晶片20增加。

又，由於係將電源中繼器14-1～14-4之控制功能藉由簡單的電路零件而作了構成，因此，係成為就算是在探針卡10上之稀少的搭載區域中，亦能夠進行電路機構之配置，而能夠將既存之探針卡10直接作使用。因此，在如同先前技術中一般之用以對於電源中繼器14-1～14-4作控制的電源線等，亦成為不必要，相較於具備有相同功能之先前技術的檢查裝置，係能夠謀求小型化。

[實施例1]

接著，根據前述基本例1，依照圖4來對於具體的實施例1作說明。本實施例1之探針卡10上的全體性之電路構成，由於係與上述之基本例1為略相同，因此，對於同一構件，係附加相同之符號，並省略其說明。在本實施例1中，係在電源中繼器14-1～14-4的測試機18側處，串聯地而被設置有電阻體22-1～22-4。進而，在電源中繼器14-1～14-4的探針19側處，係被連接有檢測中繼器23-1～23-4的其中一端。檢測中繼器23-1～23-4的另外一端，係被連接於測試機18之電源感測線25、和控制機構16之差動放大器26的其中一方。差動放大器26之另外一方，係被連接於測試機18之電源電力線27處，並對於在各電源配線部13-1～13-4處的電壓之變化作監視。差動放大器26，係與FAIL DA28一同地而被連接於FAIL比較器29處。FAIL比較器29，若是差動放大器26之輸出電位成為較FAIL DA28之設定電位更高，則係將訊號輸出至FPGA30處。FPGA30，係根據FAIL比較器29之訊號輸出，而對於電源中繼器14-1～14-4作控制。

FPGA30，係對於被作了分歧的各電源配線部13-1～13-4之電流作掃描。過電流量，係藉由電源配線部13-1～13-4之檢測點的電壓下降而被檢測出來。電阻體22-1～22-4與電源中繼器14-1～14-4的連接，係不論何者為測試電源側均為相同。

對於各電源配線部13-1～13-4之電流掃描，係為對於檢測中繼器23-1～23-4依序作切換並進行分歧後之電位檢測者。

當由於被形成在半導體晶圓W處之IC晶片20內的不良晶片而檢測出了過電流的情況時，電源配線部13-1～13-4之檢測點的電壓係下降，藉由控制機構16內之電路，而檢測出該電壓下降，並將該電壓下降之電源配線部13-1～13-4的電源中繼器14-1～14-4設為OFF，以對於其他之正常的晶片之電壓或是電流的異常之變動量作降低、防止。

接下來，針對前述檢查裝置之動作作說明。

未圖示之測試機，係藉由電源電力線27，而通過電源.配線部13-1～13-4來將電流供給至IC晶片20處。在此狀態下，藉由FPGA30，而對於檢測中繼器23-1～23-4依序作掃描切換控制。

各個的電源配線部13-1～13-4之電位，係藉由掃描而依序地被輸入至控制機構16之差動放大器26中，並藉由差動放大器26而檢測出電位之變化。

在電源電力線27處所流動之電流，若是通過電阻體22-1～22-4，則係較測試電源之電位而更降低有ΔV=I×R之電位。例如，當測試機18之電源的最大電流為800mA時，當作了4分歧的情況時，在每一檢查晶片處之最大電流，係成為200mA。於此，當R=0.1Ω、I=200mA之過電流的情況時，ΔV係降低20mV之電位。

藉由差動放大器26而檢測出差動電位，並放大輸出至FAIL比較器29處。此時，當在電源配線部13-1～13-4處產生了過電流的情況時，差動放大器26之輸出電壓，係成為較預先所設定了的FAIL DA28之設定電位更高，FAIL比較器29之輸出訊號係從邏輯值“0”而變化為“1”，電源配線部13-1～13-4之過電流係被檢測出來，而訊號係被輸出至FPGA30處

若是在FPGA30處被輸入有上述之輸出訊號，則藉由此FPGA30之控制，將產生了過電流之電源配線部13-1～13-4的電源中繼器14-1～14-4從ON而控制為OFF，而將電源配線部13-1～13-4作遮斷，並且通知至測試機18處。

[基本例2]

接下來，針對基本例2作說明。基本例2之全體構成，由於係與上述之基本例1為略相同，因此，對於同一構件，係附加相同之符號，並省略其說明。

本基本例2，係如圖5中所示一般，代替基本例1之電源中繼器14-1～14-4，係使用運算放大器(operational amplifier)32-1～32-4，代替電流檢測機構15-1～15-4，係使用電壓檢測機構33-1～33-4。進而，除了測試機18之電源外，亦設置有基準電源18A。

測試機18之電源，係被施加於運算放大器32-1～32-4的Vcc輸入端子處，並作為測試電源而被使用。在運算放大器32-1～32-4之輸入處，係被施加有基準電源18A之電壓。各運算放大器32-1～32-4，係被連接於控制機構16處，並成為藉由控制機構16之控制而使電源配線部13-1～13-4被遮斷。於此，由於係使用有運算放大器32-1～32-4，因此，在電源配線部13-1～13-4處，係使用有電壓檢測機構33-1～33-4。

藉由此，若是在電源配線部13-1～13-4中的至少任一個處流動有過電流，則伴隨於此所產生之電壓的變化，係藉由電壓檢測機構33-1～33-4而被檢測出來，並將該檢測值輸出至控制機構16處。藉由此，控制機構16係判斷出存在有不良IC晶片，並將分別被設置在電源配線部13-1～13-4處的運算放大器32-1～32-4之中的被與不良IC晶片相連接而流動有過電流者設為OFF，而藉由此來將電源配線部13-1～13-4遮斷，以防止在其他之正常的IC晶片20處產生電壓或是電流之異常的變化。

經由電壓檢測機構33-1～33-4而間接地檢測出了過電流之控制機構16，係將該發生了過電流之IC晶片20的資訊送訊至測試機18處。

藉由此，由於係在探針卡10上，藉由電壓下降而將電源配線部13-1～13-4的過電流檢測出來，並藉由控制機構16，來對於發生了過電流之電源配線部13-1～13-4的電流作控制，因此，當發生了過電流的情況時，測試電源係被遮斷，並對於將從相同之電源通道11所分歧出之其他的檢查對象IC設為不良的情況作防止。

運算放大器32-1～32-4之控制，由於係藉由探針卡內之控制機構16來進行，因此，不會被從測試機18而來之測試訊號數所限制，又，亦不會有對此作依存的情況。

由於係為簡單的電路零件之構成，因此，就算是在探針卡上之有限的狹窄搭載區域中，電路機構之配置亦成為可能，而能夠對於具備有與先前技術相同之功能的檢查裝置而謀求小型化。

[實施例2]

接下來，針對實施例2作說明。本實施例2，係如圖6中所示一般，為對於運算放大器32-1～32-4的作為非反轉放大電路之功能而作了利用者。測試機18之電源，係被連接於運算放大器之Vcc端子處。運算放大器32-1之輸出側的電源配線部16-1，係通過電阻22-1而被連接於電源配線部17-1處，此電源配線部17-1，係被連接於運算放大器32-1的「一端子」處。又，在運算放大器32-1之「+端子」處，係被連接有電源配線部13-1，並被供給有基準電源18A之電壓。因此，藉由運算放大器之非反轉放大電路的特性，而依據從運算放大器32-1之Vcc而來的電力供給，來對於電源配線部17-1輸出電力，並且，電源配線部17-1之電壓，係輸出有與被輸入至運算放大器32-1中的基準電源18A之電壓相等之值的電壓。此時，前述基本例2之電壓檢測機構33-1～33-4，係相當於本實施例圖6之16-1～16-4。

本實施例2之全體構成，係與圖4之實施例1的全體構成為略相同。在與圖4之實施例1相同的控制機構16處，係被連接有各運算放大器32-1～32-4的賦能(Enable)端子，經由控制機構16，各運算放大器32-1～32-4係被作ON/OFF控制。

在各運算放大器32-1～32-4之輸出側處，係分別被連接有電源中繼器35-1～35-4，並被連接於控制機構16之差動放大器26的其中一方。進而，各運算放大器32-1～32-4之輸出側，係被連接於自己之其中一方的輸入，並被與基準電壓作比較。

藉由此，若是在電源配線部16-1～16-4中的至少任一個處流動有過電流，則伴隨於此所上升了的電壓，係被輸出至控制機構16之差動放大器26處。而後，若是在差動放大器26與FAIL比較器29處而超過了臨限值，則FPGA30係根據FAIL比較器29之輸出而對於運算放大器32-1～32-4作控制，並將電源配線部16-1～16-4中之流動有過電流者作遮斷。

例如，當測試機18之電源的最大電流為800mA時，當作了4分歧的情況時，在每一檢查晶片處之最大電流，係成為200mA。

控制機構16，係對於被作了分歧的電源配線部16-1～16-4之各別的電壓作掃描檢測。過電流量，係藉由電源配線部16-1～16-4之電壓上升而被檢測出來。

對於各電源配線部16-1～16-4之電流掃描，係與前述之實施例1相同的，為對於電源中繼器35-1～35-4作切換並依序對於分歧後之電位作比較而進行之。

當由於檢查IC之不良晶片而檢測出了由電性變動所致的異常之電流的情況時，在檢測出了該異常電流之電源配線部16-1～16-4中，流動有過電流之電源配線部的電壓係上升。將此藉由差動放大器26與FAIL比較器29來作判斷，若是電源配線部16-1～16-4之電壓變動超過了設定值，則利用運算放大器之遮斷功能，而將通電設為OFF。

具體而言，係如同下述一般而動作。

在電源配線部17-1～17-4處，係藉由運算放大器32-1～32-4，而被輸出有與基準電源18A之電位相等的電位。

藉由控制機構16，而對於電源中繼器35-1～35-4依序作掃描控制。藉由電源中繼器35-1～35-4，將各運算放大器之輸出電位，藉由上述掃描控制，來藉由控制機構16中之差動放大器26等來依序進行電位檢測。

具體而言，藉由在電源配線部16-1～16-4中所流動之電流，在電阻體22-1～22-4的兩端，係產生有ΔV=I×R之電位變化。例如，當在電源配線部16-1處流動200mA之電流，而電阻體22-1係為0.1Ω的情況時，電源配線部16-1的電位，相較於電源配線部17-1之電位，電壓係上升20mV。此時，電源配線部17-1之電位，係藉由運算放大器32-1，而被保持於與基準電源18A之電壓同一電壓。因此，當基準電源18A與電源配線部17-1之電壓為相等的情況時，則電源配線部16-1之電壓，係較基準電源18A而更上升20mV。而，電位作了上升的電源配線部16-1之該電位，係被輸入至控制機構16之差動放大器26中，在差動放大器26處，電源配線部16-1與基準電源18A之電位，係被作比較放大輸出。而後，差動放大器26之輸出，係成為較預先被設定了的FAIL DA28之設定電位更大。藉由此，經由FAIL比較器29，電壓上升係被檢測出來，其之輸出訊號，係從邏輯值“0”而變化為“1”，邏輯值“1”之電源配線部16-1～16-4的過電流係被檢測出來，並被輸出至FPGA30處。

若是在FPGA30處被輸入有上述之輸出訊號，則藉由此FPGA30之控制，將賦能作OFF之訊號，係被輸入至運算放大器32-1～32-4之賦能端子處，並將運算放大器32-1～32-4從ON而控制為OFF，而將電源配線部16-1～16-4作遮斷。藉由此，而能夠得到與前述基本例等相同之作用、效果。

[實施例3]

接下來，針對實施例3作說明。本實施例3，係代替前述實施例2之運算放大器32-1～32-4，而如圖7中所示一般，使用附有電流檢測功能之運算放大器41-1～41-4。藉由此，差動放大器26等係成為不必要，控制機構16係僅藉由FPGA30而作了構成。

運算放大器41-1～41-4，係具備有以下之功能。另外，以下之功能，係為週知之運算放大器所通常具備之功能，本實施例3之發明，係為對此一運算放大器之功能作了利用者。

被輸入至運算放大器41-1～41-4處之ENA1～4訊號，係被連接於運算放大器41-1～41-4之EnablePin處，並藉由High輸入而成為賦能(Enable)，此運算放大器41-1～41-4，係作為原本之運算放大器而動作，測試機18之電源的電流，係於電源配線部17-1～17-4處流動。當ENA訊號為Low輸入的情況時，運算放大器41-1～41-4係被遮斷(shutdown)，在電源配線部17-1～17-4處，電流係不會流動，而不良晶片係被切離。

OVER CURR STATUS訊號，係被連接於運算放大器41-1～41-4之IFLAG處。此IFLAG，當對於電源配線之Vo輸出係為電流極限值以下的情況時，係輸出Low訊號，當Vo輸出係流動有電流極限值以上之電流的情況時，則輸出High訊號。

運算放大器41-1～41-4的電流極限值之設定，係藉由在一般性地被設置在運算放大器41-1～41-4處的V－端子與ISET端子之間插入電阻Rset，而進行之。

在運算放大器41-1～41-4處，例如，當設定0.5A之電流極限檢測值的情況時，電阻Rset之值係設為23.2kΩ。由於值係隨著各運算放大器而為相異，因此，係因應於各個運算放大器而作設定。而後，將此電阻Rset之值，設定為23.2kΩ或是其以外之值，而對於電流極限檢測值任意作設定。

將如同上述一般之運算放大器所具有的功能，作為本發明之自動切換機構與電性變動檢測機構而作了利用。

運算放大器41-1～41-4之基本動作，係成為如同下述一般。

測試機18之電源，係為運算放大器41-1～41-4的V+端子輸入，並為運算放大器41-1～41-4之電源電壓。電源配線部17-1～17-4，係為運算放大器41-1～41-4的Vo輸出。

測試機18之電源的電壓，係設為較所使用之電源配線部17-1～17-4的電壓更高之電壓。將基準電源18A連接於運算放大器41-1～41-4之+IN，並將電源配線部13-1～13-4連接於運算放大器41-1～41-4之－IN，藉由此，身為運算放大器41-1～41-4之Vo輸出的電源配線部17-1～17-4之電位，係被電壓放大為基準電壓I之1.00倍。

亦即是，藉由運算放大器41-1～41-4，電源配線部17-1～17-4，係被控制為與基準電源18A之輸入電壓相等的電位。

運算放大器41-1～41-4之電源配線部17-1～17-4的電源，係經由測試機18之電源而被作供給。基準電源18A，係僅為電壓之輸入，而電流係並不會被消耗，在電源配線部17-1～17-4處，使與此基準電源18A相同之電位發生。又，在電源配線部17-1～17-4處所被消耗之電流，係藉由測試機18之電源而被作供給。

此時，電源配線部17-1～17-4之電壓，係成為與基準電壓相同之電壓，測試機18之電源的電位，係成為較電源配線部17-1～17-4而更高之電壓。此時，就算是測試機18之電源的電壓作變動，藉由運算放大器41-1～41-4之功能，電源配線部17-1～17-4之電位，仍能夠保持為與基準電壓相等之電壓。

在此運算放大器41-1～41-4中，其正常時之動作，係成為如同下述一般。

當運算放大器41-1～41-4之電流極限值的設定為0.5A的情況時，在ENA訊號為High，電源配線部17-1～17-4之電流為0.5A以下的情況時，運算放大器41-1～41-4係成為賦能狀態，電源配線部17-1～17-4之電壓係與基準電源18A成為同一電壓。

當在電源配線部13-1～13-4處發生了過電流時之動作，係成為如同下述一般。

當運算放大器41-1～41-4之電流極限值的設定係為0.5A的情況時，若是起因於不良晶片而在電源配線部13-1～13-4處流動0.5A以上之電流，則運算放大器之IFLAG端子係從Low而成為High。

若是FPGA30將此IFLAG端子之High訊號作為輸入，則身為對於運算放大器41-1～41-4之Enable端子的輸出訊號之ENA1～4訊號，係從High而變化為Low。將此ENA訊號作了輸入的運算放大器41-1～41-4，係被作遮斷，並將輸出之電源配線部17-1～17-4設為Hi-阻抗而作遮斷。藉由此，當在電源配線部17-1～17-4處流動有過電流的情況時，運算放大器41-1～41-4之遮斷功能係起作用，並將電流遮斷。

另外，當由於在電源配線部17-1～17-4處的過電流之發生，而使運算放大器41-1～41-4作了遮斷時，由於其之輸出Vo係成為Hi-阻抗，而會有無法將電源配線部17-1～17-4之電荷設為0V的可能性，因此，係在電源配線部17-1～17-4和GND之間附加電阻。藉由在電源配線部17-1～17-4與GND之間附加數kΩ～數百kΩ的電阻R0，而成為能夠將電源配線部17-1～17-4之電位降低至0V(GND電位)。

藉由此，而能夠得到與上述之各基本例以及實施例相同的作用、效果。

進而，運算放大器41-1～41-4，由於係達成有將伴隨於不良晶片之電流的變化感測出來並作遮斷而檢測出電性變動的功能，因此，運算放大器41-1～41-4，係能夠發揮自動切換機構與電性變動檢測機構之雙方的功能。藉由此，由於係能夠將電流檢測機構15-1～15-4省略，因此，能夠將電路零件之構成設為更加簡單。其結果，係成為就算是在探針卡10上之稀少的搭載區域中，亦能夠配置電路機構，而能夠將既存之探針卡10直接作使用，相較於具備有相同功能之先前技術的檢查裝置，係能夠謀求小型化。

[變形例]

作為檢查對象物，係並不被限定於1個的晶圓中之複數的晶片，而亦存在有被作了分割之複數的晶片等之各種的形態，但是，係可在此些之全部的形態中，將本案發明作適用。

作為藉由電性變動檢測機構所檢測出之電性變動，雖係將過電流作為對象，但是，相反的，亦可設為將無法流動電流之狀態檢測出來。配合於由於不良晶片所產生之電流狀態，而對於電性變動檢測機構作設定。

前述實施例2、3之測試機電源18，就算是將一部份或者是全部藉由測試機以外之電源電路來供給電力，亦能夠實現同等之功能。

在前述基本例1等之中，雖係將電源通道11藉由分歧部12來分歧為4個並設為4根的電源配線部13-1～13-4，但是，亦可設為2根或3根亦或是5根以上之電源配線部。分歧之數，係因應於電源通道11與IC晶片20之數量而被作設定。

[產業上之利用可能性]

本發明之探針卡以及檢查裝置，係能夠適用在相較於電源通道11而檢查對象之IC晶片20的數量成為更多之所有的探針卡中，並且，能夠適用在所有的被使用有該探針卡之檢查裝置中。

10．．．探針卡

11．．．電源通道

12．．．分歧部

13-1～13-4．．．電源配線部

14-1～14-4．．．電源中繼器

15-1～15-4．．．電流檢測機構

16．．．控制機構

19．．．探針

20．．．IC晶片

22-1～22-4．．．電阻體

23-1~23-4‧‧‧檢測中繼器

25‧‧‧電源感測線

26‧‧‧差動放大器

27‧‧‧電源電力線

28‧‧‧FAIL DA

29‧‧‧FAIL比較器

30‧‧‧FPGA

32-1~32-4‧‧‧運算放大器

33-1~33-4‧‧‧電壓檢測機構

33-1~33-4‧‧‧電壓檢測機構

41-1~41-4‧‧‧運算放大器

[圖1]對先前技術之檢查裝置作展示的概略構成圖。

[圖2]對於具備有切換機構之先前技術之檢查裝置作展示的概略構成圖。

[圖3]對於本發明之實施形態的檢查裝置之探針卡上的電路之基本例1作展示的概略構成圖。

[圖4]對於本發明之實施形態的檢查裝置之探針卡上的電路之實施例1作展示的概略構成圖。

[圖5]對於本發明之實施形態的檢查裝置之探針卡上的電路之基本例2作展示的概略構成圖。

[圖6]對於本發明之實施形態的檢查裝置之探針卡上的電路之實施例2作展示的概略構成圖。

[圖7]對於本發明之實施形態的檢查裝置之探針卡上的電路之實施例3作展示的概略構成圖。

10．．．探針卡

11．．．電源通道

12．．．分歧部

13-1～13-4．．．電源配線部

14-1～14-4．．．電源中繼器

15-1～15-4．．．電流檢測機構

16．．．控制機構

18．．．測試機

19．．．探針

20．．．IC晶片

Claims (5)

1. 一種探針卡，係具備有：與1或者是複數之檢查對象物的複數之電極分別作接觸的複數之探針、和將該複數之探針與測試機(tester)分別作電性連接，並將從前述測試機而來之測試電源對於前述檢查對象物的複數之電極分別作供給之電源通道，該探針卡，其特徵為，係從前述測試機側相互切離地而獨立具備有：自動切換機構，係分別被設置在前述各電源通道處，並使該各電源通道分別分歧至複數之電源配線部處，而分別被連接於前述各探針處，並且，根據過電流等之電性變動，而將前述電源配線部作遮斷；和電性變動檢測機構，係分別被設置在由該自動切換機構所致之分歧後的各電源配線部處，並當由於在前述1或者是複數之檢查對象物中存在有不良品一事而產生有前述電性變動的情況時，將該電性變動檢測出來；和控制機構，係當藉由該電性變動檢測機構而檢測出了前述電性變動時，藉由前述自動切換機構而將該產生了電性變動之電源配線部作遮斷，該探針卡，係獨自進行判斷而對前述電源通道作切換。
2. 如申請專利範圍第1項所記載之探針卡，其中，前述電性變動檢測機構，係將前述電源配線部處之電流或者是電壓的變動檢測出來。
3. 如申請專利範圍第1項所記載之探針卡，其中，前述自動切換機構，係藉由分別被設置在前述各電源配線部處並根據前述電性變動而對該電源配線部作開閉之中繼開關而構成。
4. 如申請專利範圍第1項所記載之探針卡，其中，前述電性變動檢測機構，係由下述構件所構成：複數之中繼開關，係被分別與前述各電源配線部相連接，並經由前述控制機構而被依序作切換；和差動放大器，係分別被與該各中繼開關相連接，並將被連接於前述電源配線部處之中繼開關的輸出電壓與基準電壓作比較，當該輸出電壓作了變化的情況時，將訊號作輸出；和比較器，係將該差動放大器之輸出電壓與基準電壓作比較，當該輸出電壓作了大幅變化時，輸出用以將該電源配線部作遮斷之訊號。
5. 如申請專利範圍第1項所記載之探針卡，其中，係具備有：遮斷端子，係分別被設置在前述各電源配線部處，並用以根據各電源配線部之前述電性變動來將該電源配線部作遮斷，並且，經由當在前述各電源配線部處產生有前述電性變動的情況時，將該電性變動檢測出來並輸出用以對於前述遮斷端子作控制之訊號的差動放大器，來實現前述自動切換機構以及電性變動檢測機構。