JP2009236712A - 半導体集積回路及び半導体集積回路の検査装置、検査方法 - Google Patents

半導体集積回路及び半導体集積回路の検査装置、検査方法 Download PDF

Info

Publication number
JP2009236712A
JP2009236712A JP2008083789A JP2008083789A JP2009236712A JP 2009236712 A JP2009236712 A JP 2009236712A JP 2008083789 A JP2008083789 A JP 2008083789A JP 2008083789 A JP2008083789 A JP 2008083789A JP 2009236712 A JP2009236712 A JP 2009236712A
Authority
JP
Japan
Prior art keywords
ground
input
terminal
terminals
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008083789A
Other languages
English (en)
Inventor
Yasunori Futamura
泰紀 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008083789A priority Critical patent/JP2009236712A/ja
Publication of JP2009236712A publication Critical patent/JP2009236712A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】端子数を増加させることなく、接地端子間のショート及び接地端子の接地性能の検出を行うことが可能な半導体集積回路及び半導体集積回路の検査装置、検査方法を提供すること。
【解決手段】信号が入力される複数の入力端子と、入力信号を処理する内部回路と、前記内部回路に接地電位を供給する複数の接地端子と、を有する半導体集積回路の動作検査を行う検査装置であって、前記複数の入力端子のうち、第一又は第二の入力端子に電圧を供給する電圧源と、前記複数の入力端子のうち第二又は第一の入力端子の電圧の変動を検出する検出手段と、を有し、前記動作検査において、前記検出手段により検出される電圧の変動により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗を検出する。
【選択図】図1

Description

本発明は、半導体集積回路及び半導体集積回路の接続状態の検査を行う検査装置、検査方法に関する。
従来、半導体集積回路では、出荷前の動作検査等において、内部回路と接続される外部端子間の抵抗値や電位等を測定して接続状態の検査が行われるのが一般的である。
以下に図面を参照して従来の接続状態の検査について説明する。図4は、従来の接続状態の検査を説明する図である。
図4に示す例では、半導体集積回路20の動作検査を行うためのテスト用ボード10に半導体集積回路20が実装されて、半導体集積回路20の動作検査が行われる。半導体集積回路20は、内部回路21、22、保護ダイオードD1〜D4を有する。また半導体集積回路20は、外部から信号が入力される入力端子23、24、電源電圧が供給される電源端子25、26、接地電位を供給する接地端子27、28を有する。
内部回路21には、入力端子23から信号が入力され、電源端子25から電源が供給され、接地端子27から接地電位が供給される。また電源端子25と接地端子27との間には、保護ダイオードD1、D2が接続されている。
内部回路22には、入力端子24から信号が入力され、電源端子26から電源が供給され、接地端子28から接地電位が供給される。また電源端子26と接地端子28との間には、保護ダイオードD3、D4が接続されている。
テスト用ボード10は、入力端子23、24に電流を供給する電流源I1、I2、入力端子23、24の電圧を検出する電圧計11、12、テスト用リレー13〜18を有する。テスト用リレー13は、入力端子23と電流源I1との接続のオン/オフを制御し、テスト用リレー14は、入力端子23と電圧計11との接続のオン/オフを制御する。テスト用リレー15は、入力端子24と電流源I2との接続のオン/オフを制御し、テスト用リレー16は、入力端子24と電圧計12との接続のオン/オフを制御する。テスト用リレー17、18は、電源端子25、26と接地との接続のオン/オフを制御する。
テスト用ボード10では、半導体集積回路20の接続状態の検査を行う際に、テスト用リレーのオン/オフを切り替えて保護ダイオードD1〜D4に電流を印加し、保護ダイオードD1〜D4の特性を測定して内部回路21、22と接続される外部端子23、24等の接続状態を確認する。この場合接地端子27、28は、テスト用ボード10上で直接接地されている。
また、接続状態の検査の別の例として、特許文献1には、半導体集積回路内において隣接する接地端子間に抵抗を設け、この抵抗に流れる電流を測定して半導体集積回路内の接地用配線の断線を検出することが記載されている。
特開2001−326330号公報
上記従来の接続状態の検査では、接地端子27、28と接続されるテスト用リレーがテスト用ボード10上に設けられておらず、接地端子27、28はテスト用ボード10上で直接接地されている。よって半導体集積回路20内で接地端子27と接地端子28とのショートや、接地端子27、28の接地性能(接地端子の抵抗値)を検出することができない。
例えば接地端子27、28の接地性能を測定する場合、接地端子27、28に直接測定装置を接続する必要があり、このためのリレーが必要となる。
そこで、仮に従来のテスト用ボード10上に接地端子27、28と接続するリレーを設けたとしても、リレーの電気的な抵抗成分、容量成分、リレーの動作劣化等により半導体集積回路20の動作に影響を与える可能性があり、リレーを介して接地端子27、28の接地性能を測定することができない。
また特許文献1記載の発明では、半導体集積回路内に設けられた抵抗により、接地配線の断線は検出をすることはできるが、接地端子間のショートを検出することができない。さらに特許文献1記載の発明では、接続状態の検査を行うための検査用端子が必要となり、端子数が増加してしまう。
本発明は、上記事情を鑑みてこれを解決すべく成されたものであり、端子数を増加させることなく、接地端子間のショート及び接地端子の接地性能の検出を行うことが可能な半導体集積回路及び半導体集積回路の検査装置を提供することを目的とするものである。
ことを、主たる目的とする。
本発明は、上記目的を達成するために、以下の如き構成を採用した。
本発明の半導体集積回路は、信号が入力される入力端子と、入力信号を処理する内部回路と、前記内部回路に接地電位を供給する接地端子と、前記入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、前記入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、を有する。
本発明の検査装置は、信号が入力される複数の入力端子と、入力信号を処理する内部回路と、前記内部回路に接地電位を供給する複数の接地端子と、を有する半導体集積回路の動作検査を行う検査装置であって、前記複数の入力端子のうち、第一又は第二の入力端子に電圧を供給する電圧源と、前記複数の入力端子のうち、第二又は第一の入力端子の電圧の変動を検出する検出手段と、を有し、前記動作検査において、前記検出手段により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する検査装置。
また本発明の検査装置において、前記半導体集積回路は、前記複数の入力端子のうち第一の入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、前記複数の入力端子のうち第一の入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、前記複数の入力端子のうち第二の入力端子と前記内部回路との接続のオン/オフを制御する第三の切替手段と、前記複数の入力端子のうち第二の入力端子と前記接地端子との接続のオン/オフを制御する第四の切替手段と、を有する半導体集積回路であって、前記動作検査において、前記第一の切替手段及び前記第三の切替手段をオフとし、前記第二の切替手段及び前記第四の切替手段をオンとし、前記検出手段により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する構成としても良い。
本発明の検査方法は、信号が入力される複数の入力端子と、入力信号を処理する内部回路と、前記内部回路に接地電位を供給する複数の接地端子と、を有する半導体集積回路の動作検査を行う検査装置であって、前記複数の入力端子のうち、第一又は第二の入力端子に電圧を供給する電圧源を有する検査装置における検査方法であって、前記複数の入力端子のうち第二又は第一の入力端子の電圧の変動を検出する検出手順、を有し、前記動作検査において、前記検出手順により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する。
また本発明の検査方法において、前記半導体集積回路は、前記複数の入力端子のうち第一の入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、前記複数の入力端子のうち第一の入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、前記複数の入力端子のうち第二の入力端子と前記内部回路との接続のオン/オフを制御する第三の切替手段と、前記複数の入力端子のうち第二の入力端子と前記接地端子との接続のオン/オフを制御する第四の切替手段と、を有する半導体集積回路であって、前記動作検査において、前記第一の切替手段及び前記第三の切替手段をオフとする手順と、前記第二の切替手段及び前記第四の切替手段をオンとする手順と、前記検出手順により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する手順とを有する方法としても良い。
本発明によれば、端子数を増加させることなく、接地端子間のショート及び接地端子の接地性能の検出を行うことができる。
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
本発明は、半導体集積回路の入力端子を用いて、半導体集積回路内の接地端子間のショートにより発生する抵抗(以下、ショート故障抵抗)を検出することにより、接地端子間のショートを検出する。またショート故障抵抗の発生による電流値の変動を通じて、接地端子の接地性能を検出する。
(第一の実施形態)
図1は、本発明の第一の実施形態の半導体集積回路100及び検査装置200を説明する図である。
本実施形態の半導体集積回路100は、検査装置200に実装されて動作検査が行われる。本実施形態の検査装置200は、具体的には例えば半導体集積回路100の動作検査用のテスト用ボード等である。本実施形態の検査装置200では、半導体集積回路100の動作検査に含まれる半導体集積回路100内の配線の接続状態の検査に特徴があるため、以下では本実施形態の検査装置200において行われる接続状態の検査について説明する。
本実施形態の半導体集積回路100は、内部回路110、120、内部リレー131〜134を有する。また半導体集積回路100は、内部回路110、120への信号が入力される入力端子141、142、内部回路110、120へ電源電圧を供給する電源端子143、144、内部回路110、120へ接地電位を供給する接地端子145、146を有する。
内部回路110は、外部から入力される信号の処理を行う回路であり、入力端子141から信号が入力される。また内部回路110には、電源147と接続された電源端子143から電源が供給され、接地された接地端子145から接地電位が供給される。内部回路110と入力端子141との間には、内部リレー131が接続されており、内部回路110と入力端子141との接続を制御する。また入力端子141と接地端子145との間には、内部リレー132が接続されており、入力端子141と接地端子145との接続を制御する。
内部回路120も内部回路110と同様に、外部から入力される信号の処理を行う回路であり、入力端子142から信号が入力される。また内部回路120には、電源148と接続された電源端子144から電源が供給され、接地された接地端子146から接地電位が供給される。内部回路120と入力端子142との間には、内部リレー133が接続されており、内部回路120と入力端子142との接続を制御する。また入力端子142と接地端子146との間には、内部リレー134が接続されており、入力端子142と接地端子146との接続を制御する。
本実施形態の検査装置200は、電圧計210、電流計220、電圧源230を有する。電圧計210は、入力端子141と接地との間に接続され、入力端子141の電圧を検出する。電流計220は、電圧源230と入力端子142との間に接続される。電圧源230は、電流計220と接地との間に接続される。抵抗R1、R2は、接地端子145、146の接触抵抗を示す。
次に本実施形態の検査装置200による半導体集積回路200の接地端子145、146のショートの検出について説明する。
半導体集積回路100では、接地端子145、146がショートしている場合、図1に示すような抵抗(以下、ショート故障抵抗)R10が発生する。本実施形態の検査装置200では、ショート故障抵抗R10による入力端子141の電圧の変動に基づき、接地端子145、146のショートを検出する。
本実施形態の検査装置200では、半導体集積回路100の接続状態の検査を行う際に、半導体集積回路200内の内部リレー131、133をオフとし、内部リレー132、134をオンとする。半導体集積回路200は、これにより、入力端子141と内部回路110との接続がオフとなり、入力端子141と接地端子145とが接続される。また入力端子142と内部回路120との接続がオフとなり、入力端子142と接地端子146とが接続される。
検査装置200は、この状態において電圧源230により入力端子142に電圧を印加する。入力端子142に電圧が印加されたとき、半導体集積回路100内で接地端子145と接地端子146がショートしていた場合、接地端子145と接地端子146との間にショート故障抵抗R10が発生する。よって入力端子141と入力端子142とがショート故障抵抗R10により接続され、入力端子141の電圧に変動が生じる。
本実施形態の検査装置200では、入力端子141に接続された電圧計210により、この電圧の変動を検出したとき、接地端子145と接地端子146のショートを検出する。このように本実施形態によれば、入力端子141、142を用いて接地端子145、146間のショートを検出するため、端子数を増加させることなく接地端子間のショートを検出することができる。
また本実施形態の検査装置200では、電圧計210により検出される電圧の変動及び電流計220で検出される電流の変動を監視することにより、接地端子145、146の接地性能を検出することができる。このように本実施形態によれば、入力端子141、142を用いて接地端子145、146の接地性能を検出するため、端子数を増加させることなく接地端子の接地性能を検出することができる。
(第二の実施形態)
以下に図面を参照して本発明の第二の実施形態について説明する。第二の実施形態は、3本の接地端子を有する点のみ第一の実施形態と相違する。よって以下の本実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
図2は、本発明の第一の実施形態の半導体集積回路100A及び検査装置200Aを説明する図である。
本実施形態の半導体集積回路100Aは、第一の実施形態の半導体集積回路100の有する内部回路110、120に加えてさらに、内部回路130を有する。また本実施形態の半導体集積回路100Aは、第一の実施形態の半導体集積回路100の有する内部リレー131〜134に加えてさらに、内部リレー135、136を有する。
内部回路130は、外部から入力される信号の処理を行う回路であり、入力端子151から信号が入力される。また内部回路130には、電源154と接続された電源端子152から電源が供給され、接地された接地端子153から接地電位が供給される。内部回路130と入力端子151との間には、内部リレー135が接続されており、内部回路130と入力端子151との接続を制御する。また入力端子151と接地端子153との間には、内部リレー136が接続されており、入力端子151と接地端子153との接続を制御する。
本実施形態の検査装置200は、第一の実施形態の検査装置200の有する電圧計210、電流計220、電圧現230に加えてさらに、電圧計240を有する。電圧計240は、入力端子151と接地との間に接続されており、入力端子151の電圧を検出する。抵抗R3は、接地端子153の接地抵抗である。
本実施形態では、接地端子145と接地端子146との間のショート、接地端子146と接地端子153との間のショートをそれぞれ検出することができる。
本実施形態の検査装置200Aでは、半導体集積回路100Aの接続状態の検査を行う際に、半導体集積回路200A内の内部リレー131、133、135をオフとし、内部リレー132、134、136をオンとする。半導体集積回路200Aは、これにより、入力端子141と内部回路110との接続がオフとなり、入力端子141と接地端子145とが接続される。また入力端子142と内部回路120との接続がオフとなり、入力端子142と接地端子146とが接続される。また入力端子151と内部回路130との接続がオフとなり、入力端子151と接地端子153とが接続される。
検査装置200Aは、この状態において電圧源230により入力端子142に電圧を印加する。入力端子142に電圧が印加されたとき、半導体集積回路100A内で接地端子145と接地端子146がショートしていた場合、接地端子145と接地端子146との間にショート故障抵抗R10が発生する。よって入力端子141と入力端子142とがショート故障抵抗R10により接続され、入力端子141の電圧に変動が生じる。
また半導体集積回路100A内で接地端子146と接地端子153がショートしていた場合、接地端子146と接地端子153との間にショート故障抵抗R20が発生する。よって入力端子146と入力端子153とがショート故障抵抗R20により接続され、入力端子151の電圧に変動が生じる。
本実施形態では、ショート故障抵抗R10とショート故障抵抗R20による電圧の変動を、電圧計210、240により検出し、接地端子145と接地端子146とのショート、接地端子146と接地端子153とのショートを検出する。
また本実施形態では、入力端子141に接続された電圧計210と、入力端子151に接続された電圧計240とを有することにより、ショート故障抵抗R10とショート故障抵抗R20をそれぞれ独立して検出することができる。
また本実施形態では、第一の実施形態と同様に、電流計220により検出される電流の変動と電圧計240により検出される電圧の変動とを監視することにより、接地端子153の接地性能を検出することができる。
よって本実施形態によれば、端子数を増加させることなく、接地端子間のショート及び接地端子の接地性能を検出することができる。また本実施形態によれば、接地端子間のショートをそれぞれ独立して検出することができる。
(第三の実施形態)
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態は、従来の半導体集積回路においても端子数を増加させずに第一の実施形態と同様の効果を奏することができる検査装置の例である。
図3は、本発明の第三の実施形態の検査装置200Bを説明する図である。本実施形態の検査装置200Bは、電流計250、260、電圧源270、280を有する。
本実施形態の検査装置200Bにおいて検査対象となる半導体集積回路10Aは、内部回路30、40を有する。また半導体集積回路10Aは、内部回路30、40に入力信号を供給する入力端子31、32、内部回路30、40に電源電圧を供給する電源端子33、34、内部回路30、40に接地電位を供給する接地端子35、36を有する。電源端子33と接地端子35との間には、保護ダイオードD10、D20が接続されている。また電源端子34と接地端子36との間には保護ダイオードD30、D40が接続されている。尚抵抗R4は接地端子35の接地抵抗であり、抵抗R5は接地端子36の接地抵抗である。
本実施形態の検査装置200Bにおいて、電流計250は、入力端子31と電圧源270との間に接続されており、入力端子31の電流を検出する。電圧源270は、電流計250と接地との間に接続されている。電流計260は、入力端子32と電圧源280との間に接続されており、入力端子32の電流を検出する。電圧源280は、電流計260と接地との間の接続されている。
本実施形態の検査装置200Bは、半導体集積回路10Aの接続状態の検査を行う際に、電圧源270から入力端子31へ電圧を印加し、電流計250により入力端子31の電流を検出する。また電圧源280から入力端子32へ電圧を印加し、電流計260により入力端子32の電流を検出する。
このとき接地端子35と接地端子36がショートしていた場合、接地端子35と接地端子36との間にショート故障抵抗R30が発生する。本実施形態では、このショート故障抵抗R30の発生により生じる入力端子の電流の変動により、接地端子35と接地端子36とのショートを検出する。
具体的には例えば、本実施形態の検査装置200Bでは、電圧源270の電圧を変化させて、入力端子31に印加される電圧を変化させる。このとき入力端子32の電流が変化した場合、この変化をショート故障抵抗R30の発生による変化として、接地端子35と接地端子36とのショートを検出する。
また本実施形態では、電圧源280の電圧を変化させた際の入力端子31の電流の変化により、接地端子35と接地端子36のショートを検出しても良い。また本実施形態では、電圧源270、280を電流源としても良い。
よって本実施形態によれば、端子数を増加させることなく、接地端子間のショートを検出することができる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
本発明は、半導体集積回路及び半導体集積回路の検査装置に利用可能である。
本発明の第一の実施形態の半導体集積回路100及び検査装置200を説明する図である。 本発明の第一の実施形態の半導体集積回路100A及び検査装置200Aを説明する図である。 本発明の第三の実施形態の検査装置200Bを説明する図である。 従来の接続状態の検査を説明する図である。
符号の説明
100、100A 半導体集積回路
110、120、130 内部回路
131〜136 内部リレー
141、142、151 入力端子
145、146、161 接地端子
200、200A、200B 検査装置
210、240 電圧計
220、250、260 電流計
230、270、280 電圧源

Claims (5)

  1. 信号が入力される入力端子と、
    入力信号を処理する内部回路と、
    前記内部回路に接地電位を供給する接地端子と、
    前記入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、
    前記入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、を有する半導体集積回路。
  2. 信号が入力される複数の入力端子と、
    入力信号を処理する内部回路と、
    前記内部回路に接地電位を供給する複数の接地端子と、を有する半導体集積回路の動作検査を行う検査装置であって、
    前記複数の入力端子のうち、第一又は第二の入力端子に電圧を供給する電圧源と、
    前記複数の入力端子のうち、第二又は第一の入力端子の電圧の変動を検出する検出手段と、を有し、
    前記動作検査において、
    前記検出手段により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する検査装置。
  3. 前記半導体集積回路は、
    前記複数の入力端子のうち第一の入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、
    前記複数の入力端子のうち第一の入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、
    前記複数の入力端子のうち第二の入力端子と前記内部回路との接続のオン/オフを制御する第三の切替手段と、
    前記複数の入力端子のうち第二の入力端子と前記接地端子との接続のオン/オフを制御する第四の切替手段と、を有する半導体集積回路であって、
    前記動作検査において、
    前記第一の切替手段及び前記第三の切替手段をオフとし、
    前記第二の切替手段及び前記第四の切替手段をオンとし、
    前記検出手段により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する請求項2記載の検査装置。
  4. 信号が入力される複数の入力端子と、
    入力信号を処理する内部回路と、
    前記内部回路に接地電位を供給する複数の接地端子と、を有する半導体集積回路の動作検査を行う検査装置であって、前記複数の入力端子のうち、第一又は第二の入力端子に電圧を供給する電圧源を有する検査装置における検査方法であって、
    前記複数の入力端子のうち第二又は第一の入力端子の電圧の変動を検出する検出手順、を有し、
    前記動作検査において、
    前記検出手順により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する検査方法。
  5. 前記半導体集積回路は、
    前記複数の入力端子のうち第一の入力端子と前記内部回路との接続のオン/オフを制御する第一の切替手段と、
    前記複数の入力端子のうち第一の入力端子と前記接地端子との接続のオン/オフを制御する第二の切替手段と、
    前記複数の入力端子のうち第二の入力端子と前記内部回路との接続のオン/オフを制御する第三の切替手段と、
    前記複数の入力端子のうち第二の入力端子と前記接地端子との接続のオン/オフを制御する第四の切替手段と、を有する半導体集積回路であって、
    前記動作検査において、
    前記第一の切替手段及び前記第三の切替手段をオフとする手順と、
    前記第二の切替手段及び前記第四の切替手段をオンとする手順と、
    前記検出手順により、前記第一の接地端子と前記第二の接地端子と間に発生する抵抗による電圧の変動を検出する手順とを有する請求項4記載の検査方法。
JP2008083789A 2008-03-27 2008-03-27 半導体集積回路及び半導体集積回路の検査装置、検査方法 Pending JP2009236712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008083789A JP2009236712A (ja) 2008-03-27 2008-03-27 半導体集積回路及び半導体集積回路の検査装置、検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008083789A JP2009236712A (ja) 2008-03-27 2008-03-27 半導体集積回路及び半導体集積回路の検査装置、検査方法

Publications (1)

Publication Number Publication Date
JP2009236712A true JP2009236712A (ja) 2009-10-15

Family

ID=41250846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083789A Pending JP2009236712A (ja) 2008-03-27 2008-03-27 半導体集積回路及び半導体集積回路の検査装置、検査方法

Country Status (1)

Country Link
JP (1) JP2009236712A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056427A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置および半導体装置の検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056427A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置および半導体装置の検査方法
TWI503931B (zh) * 2013-09-10 2015-10-11 Toshiba Kk Semiconductor device and semiconductor device inspection method
US11715701B2 (en) 2013-09-10 2023-08-01 Kioxia Corporation Semiconductor device and method of inspecting the same

Similar Documents

Publication Publication Date Title
EP2527854B1 (en) Systems and methods for determining electrical faults
JP5792332B2 (ja) プリント基板の劣化検出機能を有する電子装置
JP2010210238A (ja) プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法
JP4369949B2 (ja) 絶縁検査装置及び絶縁検査方法
JP6314392B2 (ja) 測定装置および測定方法
KR20150053273A (ko) 전류 센서 측정 결과의 타당성을 체크하는 방법 및 디바이스
JP2010139442A (ja) 試験装置および診断方法
KR102455794B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2009236712A (ja) 半導体集積回路及び半導体集積回路の検査装置、検査方法
JP2007155640A (ja) 集積回路の検査方法と検査装置
JP2010276344A (ja) 電気的試験システム及び電気的試験方法
JP2008251716A (ja) 半導体装置およびその検査方法
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
KR101205955B1 (ko) 번인 테스트 시스템의 전원공급장치
JP2009229327A (ja) 回路素子測定装置
JP2008249642A (ja) ショート検出回路及びショート/オープン検出回路並びにこれらの検出方法
JP6608234B2 (ja) 接触判定装置および測定装置
WO2009081522A1 (ja) 試験装置および測定装置
JP6189199B2 (ja) コンタクト検査装置、コンタクト検査方法及び電子部品
JP4727641B2 (ja) テスター装置
JP5546986B2 (ja) 絶縁検査装置
KR101145995B1 (ko) 계자 권선 절연 상태 진단 장치 및 방법
JP2011022104A (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
JP2008076266A (ja) 基板検査装置及び基板検査方法
JPWO2008069025A1 (ja) 半導体装置