JP2008249642A - ショート検出回路及びショート／オープン検出回路並びにこれらの検出方法 - Google Patents

Abstract

【課題】電位給電部とＬＳＩ等の内部回路への給電路との短絡、開放の検出等を図る。
【解決手段】外部電源２４の電位と大地電位とを抵抗素子２８と抵抗素子３０とで分圧した電位ＶＲ１をＬＳＩ２２の内部回路へ給電路３４を介して給電する。この電位ＶＲ１と第１の参照電位源１８の電位（ＶＲ１＋α）とを第１の差動電位比較回路１２で比較する一方、電位ＶＲ１と第２の参照電位源２０の電位（ＶＲ１−β）とを第２の差動電位比較回路１４で比較する。比較回路１２，１４の比較出力に基づいて判定回路１６が外部電源２４又は大地電位のいずか一方が給電路３４に短絡しているか否かを判定する。
【選択図】図１

Description

この発明は、ショート検出回路及びショート／オープン検出回路並びにこれらの検出方法に関し、詳しくはＬＳＩ等の内部回路へ外部から電位を給電しているときに、その電位の給電源の電位が直接給電されている（上記内部回路と給電源とが短絡している）か否かの検出及び上記内部回路と給電源とのオープンの検出に有効なショート検出回路及びショート／オープン検出回路並びにこれらの検出方法に関する。

半導体集積回路において、そのインタフェースの高速化、高機能化等により、アナログ電位を必要とする用途が増加している。そのめ、その電位をＬＳＩ外部から印加する抵抗素子で印加するケースが多々存在する。
ボードにＡＳＳＹ（アッシー）する部品点数が増加することにより、その不良も増え、その検出方法が良品を作成するための課題となる。
従来のアッシー検査方法（以下、公知の方法という）は、アッシー単位（ボード基板）で電源供給可能なテスト用装置（治具）を作成し、直接被疑対象となる個所の電位を観測し、オープン／ショートの確認（ＡＳＳＹ不良）を行っていた。

特許文献１には、接触燃焼式ガスセンサの断線・短絡検査回路が開示されている。この検査回路は、直列接続された基準素子及び検知素子の断線・短絡を検出する回路である。この断線・短絡を検出するために、基準素子及び検知素子のそれぞれの両端電圧を対応する電圧検出手段で検出する。この２つの電圧検出手段の電圧のうちの大きい方の電圧と小さい方の電圧とを各別のオア回路から出力する。それぞれのオア回路から出力される電圧を、各別の比較回路で、対応する上限基準電圧及び下限基準電圧と比較して基準素子及び検知素子の断線・短絡を検出する構成を採用している。
特開平１１−２７１２５６号公報

上述した公知の方法は、アッシー単位とは別途にテスト用装置を作成し、その装置を用いてアッシー検査をしなければならないから、個別のテスト用装置の作成、そして検査作業が不可欠である。
また、特許文献１は、基準素子及び検知素子の断線、短絡の検出ができるとはいうものの、その検出には、基準素子及び検知素子各別の両端電圧の検出出力を必要不可欠の構成要件とするものであり、その他の断線、短絡の検出へ発展させるのには、なお、改良の余地が残されている。

この発明は、上述の事情に鑑みてなされたもので、ＬＳＩ等の内部回路へ外部から電位の給電において、その電位の給電源の電位が直接給電されている（上記内部回路と上記給電源とが短絡している）か否かの検出及び上記内部回路と上記給電源との開放（オープン）の検出を達成し得るショート検出回路及びショート／オープン検出回路並びにこれらの検出方法を提供することを目的としている。

上記課題を解決するために、請求項１記載の発明は、第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力に接続された給電ラインを介して該給電ラインと上記２つの電位源のいずれか一方との短絡を検出する回路に係り、上記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位を出力する第１の参照電位源と、上記電位出力の電位と上記第１の参照電位源の上記第１の参照電位とを比較する第１の比較回路と、上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位を出力する第２の参照電位源と、上記電位出力の電位と上記第２の参照電位源の上記第２の参照電位とを比較する第２の比較回路と、上記第１の比較回路及び上記第２の比較回路の比較出力に基づいて上記短絡の有無を判定する判定回路とを備えることを特徴としている。

請求項２記載の発明は、請求項１記載のショート検査回路に係り、上記第１の値と上記第２の値は、上記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴としている。

請求項３記載の発明は、請求項１又は２記載のショート検査回路に係り、上記第１の値と上記第２の値とは同じ値であることを特徴としている。

請求項４記載の発明は、請求項１、２又は３記載のショート検出回路に係り、 上記第１の電位は、外部電位源から給電される電位であり、上記第２の電位は大地電位であり、前記第１及び第２の参照電位源、第１及び第２の比較回路並びに判定回路は半導体集積回路に形成されることを特徴としている。

請求項５記載の発明は、第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力に接続された給電ラインを介して該給電ラインと上記２つの電位源のいずれか一方との短絡又は上記電位出力と上記給電ラインとの開放を検出する回路に係り、上記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位を出力する第１の参照電位源と、 上記電位出力の電位と上記第１の参照電位源の上記第１の参照電位とを比較する第１の比較回路と、上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位を出力する第２の参照電位源と、上記電位出力の電位と上記第２の参照電位源の上記第２の参照電位とを比較する第２の比較回路と、上記給電ラインに接続され、上記電位出力と上記給電ラインとが開放したときの上記給電ラインの電位を、上記電位出力の電位から所定の値だけ異なる電位へ変更させる電位変更回路と、上記電位出力と上記給電ラインとの開放時の上記給電ラインの電位と上記電位出力の電位との間に予め設定される第３の参照電位を出力する第３の参照電位源と、上記開放時の上記給電ラインの電位と上記第３の参照電位源の上記第３の参照電位とを比較する第３の比較回路と、上記第１の比較回路、上記第２の比較回路及び上記第３の比較回路の比較出力に基づいて上記短絡の有無又は上記給電ラインの開放の有無を判定する判定回路とを備えることを特徴としている。

請求項６記載の発明は、請求項５記載のショート／オープン検出回路に係り、上記電位出力回路は、上記第１の電位源と上記第2の電位源との間に直列接続された第１の抵抗素子と第２の抵抗素子とからなり、上記第１の抵抗素子と上記第２の抵抗素子との接続点を上記電位出力とし、上記電位変更回路は、第３の参照電位源と、第４の参照電位源と、上記第３の参照電位源と上記給電ラインとの間に接続された第３の抵抗素子と、上記第４の参照電位源と上記給電ラインとの間に接続された第４の抵抗素子とからなり、上記第３の抵抗素子及び上記第４の抵抗素子の抵抗値は、上記開放が生じたとき上記給電ラインの電位を上記電位出力の電位よりも所定の値だけ異なる電位へ変更させるのに必要な値だけ上記第１の抵抗素子及び上記第２の抵抗素子の抵抗値より大きく選定されることを特徴としている。

請求項７記載の発明は、請求項６記載のショート／オープン検出回路に係り、上記異なる電位は、上記電位出力の電位から上記所定の値だけ高い電位であることを特徴とする。

請求項８記載の発明は、請求項６記載のショート／オープン検出回路に係り、上記異なる電位は、上記電位出力の電位から上記所定の値だけ低い電位であることを特徴としている。

請求項９記載の発明は、請求項５、６、７又は８記載のショート／オープン検査回路に係り、上記第１の値と上記第２の値は、上記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴としている。

請求項１０記載の発明は、請求項５乃至９のいずれか一に記載のショート／オープン検査回路に係り、上記第１の値と上記第２の値とは同じ値であることを特徴としている。

請求項１１記載の発明は、請求項５乃至１０のいずれか一に記載のショート／オープン検出回路に係り、上記第１の電位は、外部電位源から給電される電位であり、上記第２の電位は大地電位であり、前記第１及び第２の参照電位源、第１及び第２の比較回路並びに判定回路は半導体集積回路に形成されることを特徴としている。

請求項１２記載の発明は、第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の電位出力に接続された給電ラインを介して該給電ラインと上記２つの電位源のいずれか一方との短絡を検出する方法に係り、上記電位出力の電位と前上記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位とを比較し、上記電位出力の電位と上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位とを比較し、上記２つの比較の結果に基づいて上記短絡の有無を判定することを特徴としている。

請求項１３記載の発明は、請求項１２記載のショート検出方法に係り、上記第１の値と上記第２の値は、上記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴としている。

請求項１４記載の発明は、請求項１２又は１３記載のショート検出方法に係り、上記第１の値と上記第２の値とは同じ値であることを特徴とする。

請求項１５記載の発明は、請求項１２、１３又は１４記載のショート検出方法に係り、上記第１の電位は、外部電位源から給電される電位であり、上記第２の電位は大地電位であることを特徴としている。

請求項１６記載の発明は、第１の電位と第２の電位との間の所定電位を出力する電位出力回路の電位出力に接続された給電ラインを介して該給電ラインと上記２つの電位源のいずれか一方との短絡又は上記電位出力と上記給電ラインとの開放を検出する方法に係り、上記電位出力の電位と上記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位とを比較し、上記電位出力の電位と上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位とを比較し、上記電位出力と上記給電ラインとの開放時に上記電位出力の電位から所定の値だけ異なる電位へ変更される上記給電ラインの電位と上記電位出力の電位との間に予め設定される第３の参照電位と上記開放時の上記給電ラインの電位とを比較し、上記３つの比較の結果に基づいて上記短絡の有無又は上記開放の有無を判定することを特徴としている。

請求項１７記載の発明は、請求項１６記載のショート／オープン検出回路に係り、上記異なる電位は、上記第１の参照電位と上記給電ラインとの間に接続された第３の抵抗素子及び上記第２の参照電位と上記給電ラインとの間に接続された第４の抵抗素子の抵抗値が、上記異なる電位へ変更させるのに必要な値だけ、上記第１の電位と上記第２の電位との間に直列接続されて上記電位出力回路を構成する第１の抵抗素子及び第２の抵抗素子の抵抗値より大きく選定されて設定されることを特徴としている。

請求項１８記載の発明は、請求項１６又は１７記載のショート／オープン検出方法に係り、上記異なる電位は、上記電位出力の電位より高い電位であることを特徴としている。

請求項１９記載の発明は、請求項１６又は１７記載のショート／オープン検出方法に係り、上記異なる電位は、上記電位出力の電位より低い電位であることを特徴としている。

請求項２０記載の発明は、請求項１６、１７、１８又は１９記載のショート／オープン検査方法に係り、上記第１の値と上記第２の値は、上記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴としている。

請求項２１記載の発明は、請求項１６乃至２０のいずれか一に記載のショート／オープン検査方法に係り、上記第１の値と上記第２の値とは同じ値であることを特徴としている。

請求項２２記載の発明は、請求項１６乃至２１のいずれか一に記載のショート／オープン検出方法に係り、上記第１の電位は、外部電位源から給電される電位であり、上記第２の電位は大地電位であることを特徴としている。

この発明によれば、第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力の電位より予め設定される第１の値だけ高い第１の参照電位と上記電位出力の電位とを比較し、上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位と上記電位出力の電位とを比較することにより、上記給電ラインと上記２つの電位源のいずれか一方との短絡（ショート）を検出することができる。
また、上記２つの比較に加えて、前記電位出力と前記給電ラインとの開放時の前記給電ラインの電位と前記電位出力の電位との中間に予め設定される第３の参照電位と、前記開放時の前記給電ラインの電位との比較を考慮することにより、前記電位出力と前記給電ラインとの開放（オープン）を検出することができる。
上記両検出に、従来のような専用の装置の作成の必要性もないし、検出作業も必要で無くなる。

この発明は、第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力の電位より予め設定される第１の値だけ高い第１の参照電位と上記電位出力の電位との比較と、上記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位と上記電位出力の電位との比較とを利用して構成される。
また、これらの両比較に、前記電位出力と前記給電ラインとの開放時の前記給電ラインの電位と前記電位出力の電位との中間に予め設定される第３の参照電位と、前記開放時の前記給電ラインの電位との比較を組み込んで構成される。

図１は、この発明の実施例１であるショート検出回路の電気的構成を示す図、また、図２は、同ショート検出回路の真理値表である。
この実施例のショート検出回路１０は、外部電源と大地電位との間に接続された分圧用抵抗素子の分圧出力が外部電源の電圧へ振れている（分圧出力と外部電源とが短絡している）か又は大地電位へ振れている（分圧出力と大地電位とが短絡している）かを検出し得る回路に係り、図１に示すように、第１の差動電位比較回路１２と、第２の差動電位比較回路１４と、判定回路１６と、第１の参照電位源１８と、第２の参照電位源２０とからなり、これらの回路は、ＬＳＩ２２内に構成される。
第１の差動電位比較回路１２及び第２の差動電位比較回路１４の反転入力は、ＬＳＩ２２の外部接続端子２２Ｐを介して外部電源２４と大地電位２６との間に直列に接続された抵抗素子２８及び抵抗素子３０との接続点３２に接続されている。この接続点３２が外部接続端子２２Ｐを介してＬＳＩ２２内の給電路３４に接続されている。

第１の差動電位比較回路１２の非反転入力には、第１の参照電位源１８が接続され、第２の差動電位比較回路１４の非反転入力には、第２の参照電位源２０が接続される。第１の参照電位源１８は、接続点３２に現れる電位（ＶＲ１）よりαなる値だけ高い第１の参照電位（ＶＲ１＋α）を出力し、第２の参照電位源２０は、電位（ＶＲ１）よりβなる値だけ低い第２の参照電位（ＶＲ１−β）を出力する。
上述のα及びβの値は、上記接続点３２からＬＳＩ内の回路へ供給される電位（ＶＲ１）の精度、該電位の範囲によって決定される。
判定回路１６は、第1の差動電位比較回路１２の比較結果Ａと第２の差動電位比較回路１４の比較結果Ｂとに基づいて接続点３２の電位が正常な値にあるか（図３の判定正常）、外部電源２４の電位となっているか（図３のＶＤＤショート）、或るいは大地電位となっているか（図３のＧＮＤショート）の判定を行う回路である。

次に、図１及び図２を参照して、この実施例の動作を説明する。
外部電源２４の電位と大地電位とが抵抗素子２８と抵抗素子３０とによって分圧された電位ＶＲ１は、給電電位ＶＲinとして、外部接続端子２２Ｐを介してＬＳＩ２２の内部回路へ給電路３４を介して給電される。
この電位ＶＲ１が正常な電位範囲、すなわち、（ＶＲ１＋α）未満で、かつ、（ＶＲ１−β）超える範囲にあるならば、第１の差動電位比較回路１２の出力レベルは低レベルＬとなる（図２のＡがＬ）一方、第２の差動電位比較回路１４の出力レベルは高レベルＨとなり（図２のＢがＨ）、これらの出力レベルを受け取る判定回路１６は、電位ＶＲ１が正常である旨の判定を出力する（図２の判定が正常）。

上記電位ＶＲ１が（ＶＲ１＋α）を超えると、第１の差動電位比較回路１２の出力レベルも、また、第２の差動電位比較回路１４の出力レベルも高レベルＨとなり（図２のＡ及びＢがＨ）、これらの出力レベルを受け取る判定回路１６は、ＶＤＤショート、すなわち、電源電圧がそのまま給電されている旨の判定を出力する（図２の判定がＶＤＤショート）。
上記電位ＶＲ１が（ＶＲ１−β）未満になると、第１の差動電位比較回路１２の出力レベルも、また、第２の差動電位比較回路１４の出力レベルも低レベルＬとなり（図２のＡ及びＢがＬ）、これらの出力レベルを受け取る判定回路１６は、ＧＮＤショート、すなわち、大地電位がそのまま給電されている旨の判定を出力する（図２の判定がＧＮＤショート）。

このように、この実施例の構成によれば、ＬＳＩ等内に、被給電部（ＬＳＩの内部回路）へ給電される給電電位のみと第１の参照電位及び第２の参照電位とを用いることにより、外部電源又は大地電位と上記給電路との短絡（ショート）の発生の有無を判定することができる。この判定に要する回路の構成要素の削減を達成することができる。
このショート検査回路はＬＳＩ等内に構成されているから、ＬＳＩ等を構成するＡＳＳＹ（アッシー）の不良検出に、ＡＳＳＹ単位で電源供給可能なテスト用装置を作製し、直接被疑対象となる個所の電位を観測してショートの確認を行う必要がなくなり、その作業コストも必要でなくなる。

図３は、この発明の実施例２であるショート／オープン検査回路を示す図、また、図４は、同ショート／オープン検査回路の真理値表である。
この実施例の構成が、実施例１のそれと大きく異なる点は、外部電源又は大地電位と給電路とのショートに加えて、ＬＳＩへの給電電位出力部とＬＳＩの外部接続端子（給電路）との開放（オープン）を判定し得るようにした点である。
すなわち、この実施例のショート／オープン検査回路１０Ａの特徴部分は、図３に示すように、実施例１の構成要素に加えて、抵抗素子４４と、抵抗素子４８と、第３の参照電位源５０と、第３の参照電位源５０を非反転入力に接続し、かつ、給電路３４を反転入力に接続した第３の差動電位比較回路５２とを設けて構成されている。抵抗素子４４と抵抗素子４８とは、外部電源４２と大地電位４６との間に直列接続され、その接続点５４は、給電路３４に接続されている。外部電源４２の電位は、外部電源２４の電位と同じであっても異なってもよい。

抵抗素子４４及び抵抗素子４８の抵抗値は、抵抗素子２８及び抵抗素子３０の抵抗値より非常に大きな値、例えば、抵抗素子２８及び抵抗素子３０の抵抗値の百倍乃至千倍の値（例えば、数百Ω）で、ＬＳＩ２２の内部回路への給電（印加）がないときには、接続点５４の電位ＶＲ２がＶＤＤとＶＲ１（給電電位）との間の電位に為らしめる値に予め選ばれる。
このような選定を為した上記特徴部分の回路部が電位変更回路を構成する。
また、第３の参照電位源５０の参照電位は、ＶＲ２とＶＲ１との間の電位に予め設定する。
この構成以外のこの実施例の構成は、実施例１と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。

次に、図３及び図４を参照して、この実施例の動作について説明する。
この実施例におけるＶＤＤショート及びＧＮＤショートの判定は、実施例１のそれとほぼ同じである。すなわち、その判定には、第１の差動電位比較回路１２の比較結果Ａ及び第2の差動電位比較回路１４の比較結果Ｂに加えて、第3の差動電位比較回路５２の比較結果Ｃを用いる。

したがって、この実施例の判定においても、実施例１と同様、接続点３２及び接続点５4の電位ＶＲ１、ＶＲ２が正常にあるときには、第１の差動電位比較回路１２の比較結果Ａは低レベルＬとなる一方、第２の差動電位比較回路１４の比較結果Ｂは高レベルＨとなるし、また、電位ＶＲ１、ＶＲ２がＶＤＤになるときには、第１の差動電位比較回路１２の比較結果Ａも、第２の差動電位比較回路１４の比較結果Ｂも高レベルＨとなるし、また、電位ＶＲ１、ＶＲ２が大地電位になるときには、第１の差動電位比較回路１２の比較結果Ａも、第２の差動電位比較回路１４の比較結果Ｂも低レベルＬとなるが、第３の差動電位比較回路５２の比較結果Ｃは、電位ＶＲ１、ＶＲ２が正常のとき低レベルＬに、ＶＤＤショートのとき高レベルＨに、そしてＧＮＤショートのとき低レベルＬになる。

そして、ＬＳＩ２２の内部回路への給電が停止した状態、すなわち、該外部接続端子がオープンになるときには、第１の差動電位比較回路１２からの比較結果Ａが低レベルＬにあるが、第２の差動電位比較回路１４からの比較結果Ｂも、また、第３の差動電位比較回路５２からの比較結果Ｃも、共に、高レベルになるので、判定回路１６Ａは、上述のオープンが発生していることの判定を出力することが可能になる。

このように、この実施例の構成によれば、上述の特徴部分から出力される比較結果を実施例１の構成の中に組み入れることにより、給電の正常性、ＶＤＤショート及び大地電位ショートのほかに、外部接続端子のオープンの発生の有無を検出することが可能になる。
また、実施例１と同様に、ＬＳＩ等を構成するＡＳＳＹ（アッシー）の不良検出に、ＡＳＳＹ単位で電源供給可能なテスト用装置を作製し、直接被疑対象となる個所の電位を観測してショート／オープンの確認を行う必要がなくなり、その作業コストも必要でなくなる。

図５は、この発明の実施例３であるショート／オープン検査回路を示す図、また、図６は、同ショート／オープン検査回路の真理値表である。
この実施例の構成が、実施例２のそれと大きく異なる点は、ＬＳＩへの給電電位出力部とＬＳＩの外部接続端子（給電路）とのオープン判定を行う電位変更回路の構成を変更するようにした点である。
すなわち、この実施例のショート／オープン検査回路１０Ｂの特徴部分は、図５に示すように、実施例２の構成要素のうちの、抵抗素子４４と、抵抗素子４８と、第３の参照電位源５０と、差動電位比較回路５２に後述するような変更を加えて、抵抗素子４４Ｂと、抵抗素子４８Ｂと、第３の参照電位源５０Ｂと、差動電位比較回路５２Ｂとして構成される。また、この変更に伴って、実施例２の判定回路１６Ａは、接続点３２と接続点５４との電位ＶＲ１、ＶＲ２が正常のとき、電位ＶＲ１、ＶＲ２がＶＤＤになるとき、電位ＶＲ１、ＶＲ２が大地電位になるとき、そして外部接続端子がオープンになるときに各差動電位比較回路１２、１４、５２Ｂから出力される比較結果に応じて対応する判定を行い得るように変更される。

抵抗素子４４Ｂ及び抵抗素子４８Ｂの抵抗値は、抵抗素子２８及び抵抗素子３０の抵抗値より非常に大きな値、例えば、抵抗素子２８及び抵抗素子３０の抵抗値の百倍乃至千倍の値（例えば、数百Ω）で、ＬＳＩ２２の内部回路への給電（印加）がないときには、接続点５４の電位ＶＲ２が大地電位ＧＮＤとＶＲ１（給電電位）との間の電位に為らしめる値に予め選ばれる。
このような選定を為した上記特徴部分の回路部が電位変更回路を構成する。
これに伴って、第３の参照電位源５０Ｂの参照電位は、実施例２から変更後のＶＲ２とＶＲ１との間の電位に予め設定する。
この構成以外のこの実施例の構成は、実施例２と同じであるので、同一の構成部分には同一の参照符号を付して、その逐一の説明は省略する。

次に、図５及び図６を参照して、この実施例の動作について説明する。
この実施例におけるＶＤＤショート及びＧＮＤショートの判定における第１の差動電位比較回路１２で得られる比較結果Ａ及び第2の差動電位比較回路１４で得られる比較結果Ｂは、実施例２のそれと同じである。この実施例でのＶＤＤショート及びＧＮＤショートの判定は、第１の差動電位比較回路１２の比較結果Ａ及び第2の差動電位比較回路１４の比較結果Ｂに加えて、第3の差動電位比較回路５２Ｂの比較結果Ｄを用いる（図６）。

したがって、この実施例の判定においても、実施例２と同様、接続点３２及び接続点５４の電位ＶＲ１、ＶＲ２が正常にあるときには、第１の差動電位比較回路１２の比較結果Ａは低レベルＬとなる一方、第２の差動電位比較回路１４の比較結果Ｂは高レベルＨとなるし、また、電位ＶＲ１、ＶＲ２がＶＤＤになるときには、第１の差動電位比較回路１２の比較結果Ａも、第２の差動電位比較回路１４の比較結果Ｂも高レベルＨとなるし、また、電位ＶＲ１、ＶＲ２が大地電位になるときには、第１の差動電位比較回路１２の比較結果Ａも、第２の差動電位比較回路１４の比較結果Ｂも低レベルＬとなるが、第３の差動電位比較回路５２Ｂの比較結果Ｄは、電位ＶＲ１、ＶＲ２が正常のとき高レベルＨに、ＶＤＤショートのとき高レベルＨに、そしてＧＮＤショートのとき低レベルＬになる。

そして、ＬＳＩ２２の内部回路への給電が停止した状態、すなわち、該外部接続端子がオープンになるときには、実施例２と同様に、第１の差動電位比較回路１２からの比較結果Ａが低レベルＬにあり、第２の差動電位比較回路１４からの比較結果Ｂは高レベルＨにあるが、第３の差動電位比較回路５２Ｂからの比較結果Ｄは、低レベルＬになるので、判定回路１６Ｂは、上述のオープンに発生していることの判定を出力することが可能になる。

このように、この実施例の構成によれば、上述の特徴部分での比較態様の変更と判定回路での判定の変更とにより、給電の正常性、ＶＤＤショート及び大地電位ショートのほかに、外部接続端子のオープンの発生の有無を検出することが可能になる。
また、実施例２と同様に、ＬＳＩ等を構成するＡＳＳＹ（アッシー）の不良検出に、ＡＳＳＹ単位で電源供給可能なテスト用装置を作製し、直接被疑対象となる個所の電位を観測してショート／オープンの確認を行う必要がなくなり、その作業コストも必要でなくなる。

以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、外部電源、大地電位をその他の電位源で構成してもよい。
また、上述のα及びβの値は、同一であってもよい。

ここに開示しているショート検出回路及びショート／オープン検出回路並びにこれらの検出方法は、被給電部が外部電源等から必要な電位の給電を受ける任意の回路構成の中でも利用し得る。

この発明の実施例１であるショート検出回路の電気的構成を示す図である。 同ショート検出回路の真理値表である。 この発明の実施例２であるショート／オープン検出回路の電気的構成を示す図である。 同ショート／オープン検出回路の真理値表である。 この発明の実施例３であるショート／オープン検出回路の電気的構成を示す図である。 同ショート／オープン検出回路の真理値表である。

符号の説明

１０ ショート検出回路
１０Ａ、１０Ｂ ショート／オープン検出回路
１２ 第１の差動電位比較回路（第１の比較回路）
１４ 第２の差動電位比較回路（第２の比較回路）
１６、１６Ａ、１６Ｂ 判定回路
１８ 第１の参照電位源
２０ 第２の参照電位源
２４ 外部電源（第１の電位源）
２６ 大地電位（第２の電位源）
２８ 抵抗素子（電位出力回路の一部）
３０ 抵抗素子（電位出力回路の残部）
４２ 外部電源（電位変更回路の一部）
４６ 大地電位（電位変更回路の一部）
４４、４４Ｂ 抵抗素子（電位変更回路の一部）
４８、４８Ｂ 抵抗素子（電位変更回路の残部）

Claims (22)

1. 第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力に接続された給電ラインを介して該給電ラインと前記２つの電位源のいずれか一方との短絡を検出する回路であって、
   前記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位を出力する第１の参照電位源と、
   前記電位出力の電位と前記第１の参照電位源の前記第１の参照電位とを比較する第１の比較回路と、
   前記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位を出力する第２の参照電位源と、
   前記電位出力の電位と前記第２の参照電位源の前記第２の参照電位とを比較する第２の比較回路と、
   前記第１の比較回路及び前記第２の比較回路の比較出力に基づいて前記短絡の有無を判定する判定回路とを備えることを特徴とするショート検出回路。
2. 前記第１の値と前記第２の値は、前記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴とする請求項１記載のショート検査回路。
3. 前記第１の値と前記第２の値とは同じ値であることを特徴とする請求項１又は２記載のショート検査回路。
4. 前記第１の電位は、外部電位源から給電される電位であり、前記第２の電位は大地電位であり、前記第１及び第２の参照電位源、第１及び第２の比較回路並びに判定回路は半導体集積回路に形成されることを特徴とする請求項１、２又は３記載のショート検出回路。
5. 第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の単一の電位出力に接続された給電ラインを介して該給電ラインと前記２つの電位源のいずれか一方との短絡又は前記電位出力と前記給電ラインとの開放を検出する回路であって、
   前記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位を出力する第１の参照電位源と、
   前記電位出力の電位と前記第１の参照電位源の前記第１の参照電位とを比較する第１の比較回路と、
   前記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位を出力する第２の参照電位源と、
   前記電位出力の電位と前記第２の参照電位源の前記第２の参照電位とを比較する第２の比較回路と、
   前記給電ラインに接続され、前記電位出力と前記給電ラインとが開放したときの前記給電ラインの電位を、前記電位出力の電位から所定の値だけ異なる電位へ変更させる電位変更回路と、
   前記電位出力と前記給電ラインとの開放時の前記給電ラインの電位と前記電位出力の電位との間に予め設定される第３の参照電位を出力する第３の参照電位源と、
   前記開放時の前記給電ラインの電位と前記第３の参照電位源の前記第３の参照電位とを比較する第３の比較回路と、
   前記第１の比較回路、前記第２の比較回路及び前記第３の比較回路の比較出力に基づいて前記短絡の有無又は前記給電ラインの開放の有無を判定する判定回路とを備えることを特徴とするショート／オープン検出回路。
6. 前記電位出力回路は、前記第１の電位源と前記第2の電位源との間に直列接続された第１の抵抗素子と第２の抵抗素子とからなり、前記第１の抵抗素子と前記第２の抵抗素子との接続点を前記電位出力とし、
   前記電位変更回路は、第３の参照電位源と、第４の参照電位源と、前記第３の参照電位源と前記給電ラインとの間に接続された第３の抵抗素子と、前記第４の参照電位源と前記給電ラインとの間に接続された第４の抵抗素子とからなり、前記第３の抵抗素子及び前記第４の抵抗素子の抵抗値は、前記開放が生じたとき前記給電ラインの電位を前記電位出力の電位よりも所定の値だけ異なる電位へ変更させるのに必要な値だけ前記第１の抵抗素子及び前記第２の抵抗素子の抵抗値より大きく選定されることを特徴とする請求項５記載のショート／オープン検出回路。
7. 前記異なる電位は、前記電位出力の電位から前記所定の値だけ高い電位であることを特徴とする請求項６記載のショート／オープン検出回路。
8. 前記異なる電位は、前記電位出力の電位から前記所定の値だけ低い電位であることを特徴とする請求項６記載のショート／オープン検出回路。
9. 前記第１の値と前記第２の値は、前記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴とする請求項５、６、７又は８記載のショート／オープン検査回路。
10. 前記第１の値と前記第２の値とは同じ値であることを特徴とする請求項５乃至９のいずれか一に記載のショート／オープン検査回路。
11. 前記第１の電位は、外部電位源から給電される電位であり、前記第２の電位は大地電位であり、前記第１及び第２の参照電位源、第１及び第２の比較回路並びに判定回路は半導体集積回路に形成されることを特徴とする請求項５乃至１０のいずれか一に記載のショート／オープン検出回路。
12. 第１の電位源の電位と第２の電位源の電位との中間の所定電位を出力する電位出力回路の電位出力に接続された給電ラインを介して該給電ラインと前記２つの電位源のいずれか一方との短絡を検出する方法であって、
    前記電位出力の電位と前前記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位とを比較し、
    前記電位出力の電位と前記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位とを比較し、
    前記２つの比較の結果に基づいて前記短絡の有無を判定することを特徴とするショート検出方法。
13. 前記第１の値と前記第２の値は、前記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴とする請求項１２記載のショート検出方法。
14. 前記第１の値と前記第２の値とは同じ値であることを特徴とする請求項１２又は１３記載のショート検出方法。
15. 前記第１の電位は、外部電位源から給電される電位であり、前記第２の電位は大地電位であることを特徴とする請求項１２、１３又は１４記載のショート検出方法。
16. 第１の電位と第２の電位との間の所定電位を出力する電位出力回路の電位出力に接続された給電ラインを介して該給電ラインと前記２つの電位源のいずれか一方との短絡又は前記電位出力と前記給電ラインとの開放を検出する方法であって、
    前記電位出力の電位と前記電位出力の電位より予め設定される第１の値だけ高い第１の参照電位とを比較し、
    前記電位出力の電位と前記電位出力の電位より予め設定される第２の値だけ低い第２の参照電位とを比較し、
    前記電位出力と前記給電ラインとの開放時に前記電位出力の電位から所定の値だけ異なる電位へ変更される前記給電ラインの電位と前記電位出力の電位との間に予め設定される第３の参照電位と前記開放時の前記給電ラインの電位とを比較し、
    前記３つの比較の結果に基づいて前記短絡の有無又は前記開放の有無を判定することを特徴とするショート／オープン検出方法。
17. 前記異なる電位は、前記第１の参照電位と前記給電ラインとの間に接続された第３の抵抗素子及び前記第２の参照電位と前記給電ラインとの間に接続された第４の抵抗素子の抵抗値が、前記異なる電位へ変更させるのに必要な値だけ、前記第１の電位と前記第２の電位との間に直列接続されて前記電位出力回路を構成する第１の抵抗素子及び第２の抵抗素子の抵抗値より大きく選定されて設定されることを特徴とする請求項１６記載のショート／オープン検出回路。
18. 前記異なる電位は、前記電位出力の電位より高い電位であることを特徴とする請求項１６又は１７記載のショート／オープン検出方法。
19. 前記異なる電位は、前記電位出力の電位より低い電位であることを特徴とする請求項１６又は１７記載のショート／オープン検出方法。
20. 前記第１の値と前記第２の値は、前記電位出力の電位の精度、当該電位の範囲によって決定されることを特徴とする請求項１６、１７、１８又は１９記載のショート／オープン検査方法。
21. 前記第１の値と前記第２の値とは同じ値であることを特徴とする請求項１６乃至２０のいずれか一に記載のショート／オープン検査方法。
22. 前記第１の電位は、外部電位源から給電される電位であり、前記第２の電位は大地電位であることを特徴とする請求項１６乃至２１のいずれか一に記載のショート／オープン検出方法。

Images