KR20110001864A

KR20110001864A - 프로브 카드 및 검사장치

Info

Publication number: KR20110001864A
Application number: KR1020100031183A
Authority: KR
Inventors: 타츠오 이시가키; 카츠지 호시; 아키히사 아카히라
Original assignee: 가부시키가이샤 니혼 마이크로닉스
Priority date: 2009-06-29
Filing date: 2010-04-06
Publication date: 2011-01-06
Also published as: US20100327898A1; US8736292B2; JP5312227B2; TWI454705B; TW201111794A; JP2011007743A; KR101110237B1

Abstract

본 발명의 목적은, 자동 전환기구의 제어를 프로브 카드 내에서 하여 테스터로부터 독립시키고, 테스터로부터의 제어신호 수에 제한되지 않고, 검사대상을 늘리는데 있다. 본 발명은, 검사대상물의 전극에 접촉시키는 복수의 프로브와, 상기 프로브와 테스터를 전기적으로 접속하는 전원채널을 갖춘 프로브 카드 및 검사장치이다. 각 전원채널을 각각 복수의 전원 배선부로 분기시켜 상기 각 프로브에 각각 접속시킴과 동시에, 과전류 등의 전기적 변동에 근거해 상기 전원 배선부를 차단하는 자동 전환기구와, 상기 검사대상물 중에 불량품이 존재함으로써 상기 전기적 변동이 발생한 경우, 그 전기적 변동을 검출하는 전기적 변동 검출기구와, 상기 전기적 변동 검출기구로 전기적 변동을 검출했을 때, 그 전기적 변동이 발생한 전원 배선부를 상기 자동 전환기구로 차단시키는 제어기구를 갖추었다.

Description

프로브 카드 및 검사장치{Probe Card and Inspection Apparatus}

본 발명은, 검사용 복수의 전원채널을 각각 분기하여, 이 전원채널보다 많게 한 전원 배선부에 각각 접속된 프로브를 사용해 검사를 하는 프로브 카드 및, 이 프로브 카드를 사용한 검사장치에 관한 것이다.

반도체 웨이퍼 상의 IC칩 등의 검사대상물을 검사하는 검사장치는 일반적으로 알려져 있다. 이 검사는, 이 검사장치의 프로브를 상기 검사대상물의 각 전극에 각각 접촉시킴으로써 행한다.

이 같은 검사장치에서는, 도1에 나타낸 바와 같이, 테스터(1)로부터의 검사용 전원채널(2)을, 검사대상이 되는 반도체 웨이퍼(3)의 각 IC칩(4) 수와 같은 수로 하고 있다. 그러나, 전원채널(2)이 각 IC칩(4) 수와 같은 수가 되어 있는 경우, IC칩(4) 수가 늘어나고, 그에 맞춰 프로브(6)를 늘려도, 모든 IC칩(4)을 동시에 측정할 수는 없다. 즉, 프로브 카드(5) 쪽에서 반도체 웨이퍼(3) 상의 모든 IC칩(4)에 접촉할 수 있는 수만큼의 프로브(6)를 준비했다고 해도, 테스터(1) 쪽이 모든 IC칩(4)에 대응하고 있지 않으면, 동시측정은 불가능하다.

이를 해소하기 위해, 도2에 나타낸 바와 같이, 프로브 카드(5) 상에서 테스터(1)의 전원채널(2)을 복수로 분기하고, 전원채널(2) 수 이상의 IC칩(4)을 동시에 측정하는 검사장치가 있다. 이 같은 검사장치의 예로는 특허문헌 1이 있다.

상기 검사장치에서는, 불량 IC칩이 포함되어 있는 경우는, 그 불량 IC칩과 같은 전원채널(2)에 접속된 다른 정상적인 IC칩에 대해, 정상적인 전원 인가를 할 수 없게 된다. 이 때문에, 전환기구(7)를 설치하고, 불량으로 판정한 IC칩을 측정대상 외로 하기 위하여, 상기 전환기구(7)에서 상기 불량 IC칩을 전원으로부터 분리해, 전위의 변동이나 전류 공급량 부족을 억제하고, 다른 소자를 검사한다.

특허문헌 1: 일본 특허공개 제2002-122632호 공보

그러나, 특허문헌 1의 종래 기술에서는, 예를 들어 같은 전원채널(2)에 제1 IC칩(4a)과 제2 IC칩(4b)이 각각 접속되고, 측정시에 제1 IC칩(4a)에서 과전류 등의 전기적 변동이 발생한 경우, 테스터(1) 쪽에서는 어느 IC칩(4)이 불량이 됐는지 판별할 수 없다. 이 때문에, 해당하는 전원채널(2)을 차단하여, 제1 IC칩(4a)과 제2 IC칩(4b) 양쪽을 불량품으로 판단해 버리고, 양품률이 저하한다.

또한, 불량이 된 IC칩(4)을 분리하기 위해 상기 전환기구(7)를 설치할 경우, 그 전환기구(7)를 제어하기 위한 제어신호를 테스터(1) 쪽에서 준비할 필요가 있지만, 테스터(1) 쪽에 설치되어 있는 릴레이 제어채널 수에는 제한이 있기 때문에, 동시에 측정할 수 있는 IC칩 수를 늘릴 수 없다.

본 발명은 이 같은 문제점에 비추어 만들어진 것으로, 한정된 전원채널 수로 동시에 측정할 수 있는 수를 최대한으로 늘릴 수 있음과 동시에, 불량 IC칩을 확실히 차단할 수 있는 프로브 카드 및 검사장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 프로브 카드는, 1 또는 복수의 검사대상물의 복수의 전극에 각각 접촉시키는 복수의 프로브와, 상기 복수의 프로브와 테스터를 전기적으로 각각 접속해, 상기 테스터로부터의 테스트 전원을 상기 검사대상물의 복수의 전극으로 각각 공급하는 전원채널을 갖춘 프로브 카드에 있어서, 상기 각 전원채널에 각각 설치되고, 그 각 전원채널을 각각 복수의 전원 배선부로 분기시켜 상기 각 프로브에 각각 접속시킴과 동시에, 과전류 등의 전기적 변동에 근거해 상기 전원 배선부를 차단하는 자동 전환기구와, 상기 자동 전환기구에 의한 분기 후의 각 전원 배선부에 각각 설치되고, 상기 1 또는 복수의 검사대상물 중에 불량품이 존재함으로써 상기 전기적 변동이 발생한 경우, 그 전기적 변동을 검출하는 전기적 변동 검출기구와, 상기 전기적 변동 검출기구로 전기적 변동을 검출했을 때, 그 전기적 변동이 발생한 전원 배선부를 상기 자동 전환기구로 차단시키는 제어기구를 갖춘 것을 특징으로 한다.

본 발명에 있어서는, 자동 전환기구의 제어를 프로브 카드 내에서 하고, 테스터로부터 독립시켰기 때문에, 테스터로부터의 제어신호 수에 제한되지 않고, 검사대상을 늘릴 수 있다.

도1은 종래의 검사장치를 나타내는 개략 구성도이다.
도2는 전환기구를 갖춘 종래의 검사장치를 나타내는 개략 구성도이다.
도3은 본 발명의 실시형태에 따른 검사장치의 프로브 카드 상의 회로의 기본예 1을 나타내는 개략 구성도이다.
도4는 본 발명의 실시형태에 따른 검사장치의 프로브 카드 상의 회로의 실시예 1을 나타내는 개략 구성도이다.
도5는 본 발명의 실시형태에 따른 검사장치의 프로브 카드 상의 회로의 기본예 2를 나타내는 개략 구성도이다.
도6은 본 발명의 실시형태에 따른 검사장치의 프로브 카드 상의 회로의 실시예 2를 나타내는 개략 구성도이다.
도7은 본 발명의 실시형태에 따른 검사장치의 프로브 카드 상의 회로의 실시예 3을 나타내는 개략 구성도이다.

이하, 본 발명의 실시형태에 따른 프로브 카드 및 검사장치에 관해, 첨부 도면을 참조하면서 설명한다.

본 실시형태의 프로브 카드 및 검사장치는, 반도체 웨이퍼 상의 IC칩 등의 검사대상물 테스트 시의 효율화를 도모한 것이다. 측정의 효율화를 목적으로, 다수의 검사대상물을 동시에 측정할 때, 테스터의 전원채널 수의 부족을 커버하기 위한 개량을 더했다. 구체적으로는, 프로브 카드 상에 탑재되는 회로부분의 개량에 관한 것이다. 이 때문에, 본 발명은, 프로브 카드 전반에 적용할 수 있음과 동시에, 그 프로브 카드가 사용되는 검사장치 모두에 적용할 수 있다. 이처럼, 본 발명은, 여러가지 프로브 카드 및 검사장치에 적용할 수 있기 때문에, 이하에서는, 프로브 카드에 탑재되는 회로 구성부분을 중심으로 설명한다. 또한, 검사대상물로서, 반도체 웨이퍼 상에 다수 형성되는 IC칩을 예로 설명한다.

본 발명에 따른 프로브 카드 및 검사장치는, 검사대상인 복수의 IC칩 중에 불량칩이 포함되어 있는 경우, 그 불량칩을 자동적으로 전원채널로부터 분리하는 자동 전환기구를 갖춘 것이다. 이 자동 전환기구에 의해, 테스터로부터 독립해 자동적으로 불량칩을 전원채널로부터 분리하게 했다. 자동 전환기구에 의해 자동적으로 불량칩을 전원채널로부터 분리하고, 그 불량칩을 포함하는 복수의 IC칩이 접속되었던 전원채널에, 정상적인 칩만을 접속시켜 측정하게 했다. 종래의 예에서는, 위에서 설명한 바와 같이, 전환기구(7)를 제어하기 위한 제어신호를 테스터(1)에서 작성할 필요가 있지만, 테스터 쪽에 갖춘 릴레이 제어채널 수에는 제한이 있기 때문에, 전환기구(7)의 제어신호용 채널을 새로 설치할 여유는 없고, 동시에 측정할 수 있는 수를 늘릴 수 없었다.

이에 대해 본 발명에서는, 전원채널의 전환 제어를 테스터 쪽과 분리해 독립시켰다. 구체적으로는, 독자적으로 판단해 전원채널을 전환하는 자동 전환기구를 프로브 카드 쪽에 갖추어, 전환용 제어채널 수를 늘리지 않고, 동시에 검사할 수 있는 IC칩 수를 늘림과 동시에, 수율을 향상시킨 것이다. 이하에, 본 실시형태의 프로브 카드 및 검사장치를, 그 프로브 카드에 탑재되는 제어회로를 중심으로 설명한다.

[기본예 1]

본 실시형태의 검사장치는, 각 전원채널을 프로브 카드 상에서 각각 복수로 분기하여, 복수의 IC칩에 접속시켜 테스트 전원을 공급함으로써, 복수의 IC칩을 동시에 측정하는 장치로서, 검사중인 IC칩의 이상을 검출해, 이상이 검출된 IC칩에 대한 테스트 전원을 차단하는 검출기능을 프로브 카드 상에 갖춘 것이다. 이 검사장치의 프로브 카드 상의 회로에는, 뒤에서 설명하는 자동 전환기구, 전기적 변동 검출기구 및 제어기구로서 기능하는 소자가 수용되어 있다. 이에 의해, 불량칩이 존재하는 경우, 그 불량칩에 인가된 테스트 전원을 차단해, 불량칩과 공통된 전원채널로부터 분기한 다른 칩에 대한 노이즈 등의 영향을 차단하는 것이다. 또한, 테스트 전원이란, 검사대상인 IC칩을 검사하기 위해 구동하는 구동전원이나 검사신호 등의, 프로브를 통해 IC칩의 전극에 인가되는 여러 가지 전원을 말한다.

본 실시형태의 프로브 카드(10) 상의 기본적인 회로구성은, 도3에 나타낸 바와 같이 주로, 전원채널(11)을 복수(본 실시형태에서는 4개)로 분기하는 분기부(12)와, 상기 분기부(12)에서 분기된 4개의 전원 배선부(13-1∼13-4)와, 각 전원 배선부(13-1∼13-4)에 각각 설치된 전원 릴레이(14-1∼14-4)와, 각 전원 배선부(13-1∼13-4)에 상기 전원 릴레이(14-1∼14-4)와 직렬로 각각 설치된 전류 검출기구(15-1∼15-4)와, 전체를 제어하는 제어기구(16)로 구성되어 있다. 전원 릴레이(14-1∼14-4)는, 제어기구(16)에 의해 개폐 제어되는 릴레이 스위치이다. 전류 검출기구(15-1∼15-4)는, 검출한 전류값을 제어기구(16)로 송신한다. 4개의 전원 배선부(13-1∼13-4)는, 프로브(19)에 각각 접속되어 있다. 그리고, 각 프로브(19)에 의해 복수의 IC칩(20)의 전원 단자에 각각 접속된다. 프로브(19)는, 검사하는 IC칩(20)의 전원 단자 수에 따른 수만큼 설치된다. 분기부(12)는, 프로브(19) 수에 대한 전원채널(11) 수에 따라 분기 수가 설정된다.

상기 자동 전환기구는, 외부의 테스터(18)의 전원이 공급되는 복수개(본 실시형태에서는 편의적으로 1개만 기재되어 있음)의 전원채널(11)에 각각 설치되어 있고, 그 각 전원채널(11)을 각각 복수의 전원 배선부(13)로 분기시켜 각 프로브(19)에 각각 접속시킴과 동시에, 전기적 변동(과전류가 흐르거나 전류가 조금밖에 또는 전혀 흐르지 않는 상태)에 근거해 상기 전원 배선부(13)를 차단하는 기능을 갖추고 있다. 이 자동 전환기구는, 본 실시형태에서는, 분기부(12)와, 전원 릴레이(14-1∼14-4)로 구성되어 있다.

상기 전기적 변동 검출기구는, 상기 자동 전환기구로서의 분기부(12)와 전원 릴레이(14-1∼14-4)에 의한 분기 후의 각 전원 배선부(13-1∼13-4)에 각각 설치되고 복수의 IC칩(20) 중에 불량품이 존재함으로써 상기 전기적 변동이 발생한 경우, 그 전기적 변동을 검출하는 기능을 갖추고 있다. 이 전기적 변동 검출기구는, 본 실시형태에서는, 전기적 변동으로서 전류의 변동을 검출하는 전류 검출기구(15-1∼15-4)로 구성되어 있다.

제어기구(16)는, 전류 검출기구(15-1∼15-4) 중, 적어도 어느 하나에서 과전류 등의 전류의 변동을 검출했을 때, 이 전류의 변동이 발생한 전원 배선부(13)를 상기 전원 릴레이(14-1∼14-4)에서 차단해, 공통된 전원채널(11)로부터 분기하고 있는 다른 전원 배선부(13)(본 실시형태에서는 4개의 전원 배선부(13)가 전원채널(11)로부터 분기하고 있음)에 접속되는 정상적인 IC칩(20)에 대한 전기적 변동의 영향을 감소시키는 기능을 갖추고 있다. 나아가, 제어기구(16)는, 테스터(18)와의 사이에서 신호 A의 송수신을 하고, 전류의 변동이 발생한 IC칩(20)의 정보를 테스터(18)로 송신한다.

이에 의해, 한정된 전원채널(11) 수로 동시에 측정할 수 있는 IC칩(20) 수를 대폭적으로 늘릴 수 있다. 여기서는, 전원채널(11) 수의 4배의 IC칩(20)을 검사할 수 있다. 나아가, 정상적인 IC칩(20)에 대해 영향을 주지 않고 불량칩을 확실히 차단할 수 있게 된다.

본 실시형태에서는, 전원 릴레이(14-1∼14-4)의 제어를 프로브 카드(10) 내에서 하고, 테스터(18)로부터 독립시켰기 때문에, 테스터(18)로부터의 제어신호 수에 제한되지 않고, 검사할 IC칩(20)을 늘릴 수 있다.

또한, 전원 릴레이(14-1∼14-4)의 제어기능을 간단한 회로부품으로 구성했기때문에, 프로브 카드(10) 상의 적은 탑재 면적에서도 회로기구의 배치가 가능해져, 기존의 프로브 카드(10)를 그대로 사용할 수 있다. 이 때문에, 종래처럼 전원 릴레이(14-1∼14-4)를 제어하기 위한 전원코드 등도 불필요해져, 같은 기능을 갖는 종래의 검사장치에 비해 소형화를 도모할 수 있다.

[실시예 1]

다음으로, 상기 기본예 1에 근거한 구체적인 실시예 1을 도4에 근거해 설명한다. 본 실시예 1의 프로브 카드(10) 상의 전체적인 회로구성은, 위에서 설명한 기본예 1과 거의 동일하기 때문에, 동일한 부재에는 동일한 부호를 달아 그 설명을 생략한다. 본 실시예 1에서는, 전원 릴레이(14-1∼14-4)의 테스터(18) 쪽에, 직렬로 저항체(22-1∼22-4)가 설치되어 있다. 또한, 전원 릴레이(14-1∼14-4)의 프로브(19) 쪽에 검출 릴레이(23-1∼23-4)의 한쪽이 접속되어 있다. 검출 릴레이(23-1∼23-4)의 다른 쪽은, 테스터(18)의 전원 센스선(25)과, 제어기구(16)의 차동 앰프(26)의 한쪽에 접속되어 있다. 차동 앰프(26)의 다른 쪽은, 테스터(18)의 전원 포스선(27)에 접속되고, 각 전원 배선부(13-1∼13-4)에서의 전압의 변화를 감시한다. 차동 앰프(26)는, FAIL DA(28)와 함께 FAIL 콤퍼레이터(29)에 접속되어 있다. FAIL 콤퍼레이터(29)는, 차동 앰프(26)의 출력 전위가 FAIL DA(28)의 설정 전위보다 높아지면, FPGA(30)에 신호를 출력한다. FPGA(30)는, FAIL 콤퍼레이터(29)의 신호출력에 근거해 전원 릴레이(14-1∼14-4)를 제어한다.

FPGA(30)는, 분기된 각 전원 배선부(13-1∼13-4)의 전류를 스캔한다. 과전류량은, 전원 배선부(13-1∼13-4)의 검출점의 전압 강하에서 검출한다. 저항체(22-1∼22-4)와 전원 릴레이(14-1∼14-4)의 접속은, 어느 것이 테스트 전원 쪽이어도 동일하다.

각 전원 배선부(13-1∼13-4)에 대한 전류 스캔은, 검출 릴레이(23-1∼23-4)를 차례로 전환해 분기 후의 전위 검출을 하는 것이다.

반도체 웨이퍼(W)에 형성된 IC칩(20) 중 불량칩에 의해 과전류를 검출한 경우, 전원 배선부(13-1∼13-4)의 검출점의 전압이 강하하고, 제어기구(16) 내의 회로에 의해 그 전압 강하를 검지하여, 해당하는 전원 배선부(13-1∼13-4)의 전원 릴레이(14-1∼14-4)를 오프로 해, 다른 정상적인 칩의 전압이나 전류의 이상한 변동량을 저감하고, 방지한다.

다음으로, 상기 검사장치의 동작에 관해 설명한다.

도시되지 않은 테스터는, 전원 포스선(27)으로부터 전원 배선부(13-1∼13-4)를 통해 IC칩(20)으로 전류를 공급하고 있다. 이 상태로, FPGA(30)에 의해, 검출 릴레이(23-1∼23-4)를 차례로 스캔 전환 제어한다.

각각의 전원 배선부(13-1∼13-4)의 전위는, 스캔에 의해 차례로 제어기구(16)의 차동 앰프(26)에 입력되고, 차동 앰프(26)에서 전위의 변화를 검출한다.

전원 포스선(27)을 흐르는 전류는, 저항체(22-1∼22-4)를 통과하면, ΔV=I×R의 전위가 테스터 전원의 전위보다 저하한다. 예를 들어, 테스터(18)의 전원의 최대 전류가 800 mA일 때, 4분기된 경우, 검사칩 1개당 최대 전류는 200 mA가 된다. 여기서, R=0.1 Ω이고, I=200 mA인 과전류의 경우, ΔV는 20 mV의 전위가 저하한다.

차동 앰프(26)에서 차동 전위를 검출하고, FAIL 콤퍼레이터(29)에 증폭 출력된다. 이때, 전원 배선부(13-1∼13-4)에 과전류가 발생한 경우, 차동 앰프(26)의 출력전압이, 미리 설정된 FAIL DA(28)의 설정 전위보다 높아지고, FAIL 콤퍼레이터(29)의 출력신호가 논리값 "0" 내지 "1"로 변화하고, 전원 배선부(13-1∼13-4)의 과전류가 검출되어, FPGA(30)에 신호가 출력된다.

FPGA(30)에 상기 출력신호가 입력되면, 이 FPGA(30)의 제어에 의해, 과전류가 발생한 전원 배선부(13-1∼13-4)의 전원 릴레이(14-1∼14-4)를 온에서 오프로 제어해, 전원 배선부(13-1∼13-4)를 차단함과 동시에 테스터(18)에 통지한다.

[기본예 2]

다음으로, 기본예 2에 관해 설명한다. 기본예 2의 전체구성은, 위에서 설명한 기본예 1과 거의 동일하기 때문에, 동일한 부재에는 동일한 부호를 달아 그 설명을 생략한다.

본 기본예 2는, 도5에 나타낸 바와 같이, 기본예 1의 전원 릴레이(14-1∼14-4)의 변화에 연산증폭기(32-1∼32-4)를 사용하고, 전류 검출기구(15-1∼15-4)의 변화에 전압 검출기구(33-1∼33-4)를 사용했다. 또한, 테스터(18)의 전원과 별도로, 기준전원(18A)을 설치했다.

테스터(18)의 전원은, 연산증폭기(32-1∼32-4)의 Vcc 입력단자에 인가되고, 테스트 전원으로서 사용된다. 연산증폭기(32-1∼32-4)의 입력에는 기준전원(18A)의 전압이 인가되어 있다. 각 연산증폭기(32-1∼32-4)는, 제어기구(16)에 접속되고, 제어기구(16)의 제어에 의해 전원 배선부(13-1∼13-4)가 차단되게 되어 있다. 여기서는, 연산증폭기(32-1∼32-4)를 사용하기 때문에, 전원 배선부(13-1∼13-4)에는, 전압 검출기구(33-1∼33-4)를 사용한다.

이에 의해, 전원 배선부(13-1∼13-4) 중 적어도 어느 하나에 과전류가 흐르면, 그에 따른 전압의 변화를 전압 검출기구(33-1∼33-4)로 검출하여, 그 검출값을 제어기구(16)에 출력한다. 그로 인해, 제어기구(16)는 불량 IC칩이 존재하고 있다고 판단하고, 전원 배선부(13-1∼13-4)에 각각 설치되어 있는 연산증폭기(32-1∼32-4) 중, 불량 IC칩과 접속되어 있는, 과전류가 흐른 것을 오프로 함으로써 전원 배선부(13-1∼13-4)를 차단해, 다른 정상적인 IC칩(20)에 전압이나 전류의 이상한 변위가 발생하는 것을 방지한다.

전압 검출기구(33-1∼33-4)에 의해 과전류를 간접적으로 검출한 제어기구(16)는, 테스터(18)에 그 과전류가 발생한 IC칩(20)의 정보를 송신한다.

이에 의해, 프로브 카드(10) 상에서 전원 배선부(13-1∼13-4)의 과전류를 전압 강하에 의해 검지하고, 제어기구(16)에 의해, 과전류가 발생한 전원 배선부(13-1∼13-4)의 전류를 제어하기 때문에, 과전류가 발생한 경우 테스트 전원이 차단되고, 동일한 전원채널(11)로부터 분기하는 다른 검사대상 IC를 불량으로 만드는 것을 방지한다.

연산증폭기(32-1∼32-4)의 제어는, 프로브 카드 내의 제어기구(16)에서 하기 때문에, 테스터(18)로부터의 제어신호 수에 제한되지 않고, 또한, 이것에 의존하지도 않는다.

간단한 회로부품의 구성이기 때문에, 프로브 카드 상의 한정된 좁은 탑재 면적에서도 회로기구의 배치가 가능해져, 종래와 동일한 기능을 갖춘 검사장치의 소형화를 도모할 수 있다.

[실시예 2]

다음으로, 실시예 2에 관해 설명한다. 본 실시예 2는, 도6에 나타낸 바와 같이, 연산증폭기(32-1∼32-4)의, 비반전 증폭회로로서의 기능을 이용한 것이다. 테스터(18)의 전원은, 연산증폭기의 Vcc 단자에 접속된다. 연산증폭기(32-1)의 출력 쪽의 전원 배선부(16-1)는, 저항체(22-1)를 통해 전원 배선부(17-1)에 접속되고, 이 전원 배선부(17-1)는, 연산증폭기(32-1)의 "－ 단자"에 접속된다. 또한, 연산증폭기(32-1)의 "＋ 단자"에는, 전원 배선부(13-1)가 접속되고, 기준전원(18A)의 전압이 공급되어 있다. 이 때문에, 연산증폭기의 비반전 증폭회로의 특성으로부터, 연산증폭기(32-1)의 Vcc로부터의 전력공급을 바탕으로, 전원 배선부(17-1)로 전력이 출력됨과 동시에, 전원 배선부(17-1)의 전압은, 연산증폭기(32-1)에 입력되는 기준전원(18A)의 전압과 같은 값의 전압이 출력된다. 이때, 상기 기본예 2의 전압 검출기구(33-1∼33-4)는, 본 실시예 도6의 16-1∼16-4에 상당한다.

본 실시예 2의 전체 구성은, 도4의 실시예 1의 전체 구성과 거의 동일하다. 도4의 실시예 1과 동일한 제어기구(16)에, 각 연산증폭기(32-1∼32-4)의 인에이블(Enable) 단자가 접속되고, 제어기구(16)에 의해 각 연산증폭기(32-1∼32-4)가 온/오프 제어된다.

각 연산증폭기(32-1∼32-4)의 출력 쪽에는, 전원 릴레이(35-1∼35-4)가 각각 접속되어, 제어기구(16)의 차동 앰프(26)의 한쪽에 접속되어 있다. 또한, 각 연산증폭기(32-1∼32-4)의 출력 쪽은, 그 자신의 한쪽 입력에 접속되고, 기준전압과 비교되어 있다.

이에 의해, 전원 배선부(16-1∼16-4) 중 적어도 어느 하나에 과전류가 흐르면, 그에 따라 상승한 전압이, 제어기구(16)의 차동 앰프(26)에 출력된다. 그리고, 차동 앰프(26)와 FAIL 콤퍼레이터(29)에서 역치를 넘었으면, FPGA(30)가, FAIL 콤퍼레이터(29)의 출력에 근거해 연산증폭기(32-1∼32-4)를 제어하고, 전원 배선부(16-1∼16-4) 중, 과전류가 흐른 것을 차단한다.

예를 들어, 테스터(18)의 전원의 최대 전류가 800 mA일 때, 4분기된 경우, 검사칩 1개당 최대 전류는 200 mA가 된다.

제어기구(16)는, 분기된 전원 배선부(16-1∼16-4) 각각의 전압을 스캔 검출한다. 과전류량은, 전원 배선부(16-1∼16-4)의 전압 상승에서 검출한다.

각 전원 배선부(16-1∼16-4)에 대한 전류 스캔은, 앞서 설명한 실시예 1과 마찬가지로, 전원 릴레이(35-1∼35-4)를 교체해, 차례로 분기 후의 전위를 비교하여 행한다.

검사 IC의 불량칩에 의해, 전기적 변동에 의한 이상한 전류를 검출한 경우, 그 이상 전류를 검출한 전원 배선부(16-1∼16-4) 중, 과전류가 흐르고 있는 전원 배선부의 전압이 상승한다. 이를 차동 앰프(26)와 FAIL 콤퍼레이터(29)에서 판단하여, 전원 배선부(16-1∼16-4)의 전압 변동이 설정치를 넘었으면, 연산증폭기의 차단기능을 이용해 통전을 오프로 한다.

구체적으로는, 다음과 같이 동작한다.

전원 배선부(17-1∼17-4)에는, 연산증폭기(32-1∼32-4)에 의해 기준전원(18A)의 전위와 같은 전위가 출력된다.

제어기구(16)에 의해, 전원 릴레이(35-1∼35-4)를 차례로 스캔 제어한다. 전원 릴레이(35-1∼35-4)에 의해, 각 연산증폭기의 출력 전위를 상기 스캔 제어에 의해, 제어기구(16) 중 차동 앰프(26) 등에서 차례로 전위 검출한다.

구체적으로는, 전원 배선부(16-1∼16-4)에 흐르는 전류에 의해, 저항체(22-1∼22-4)의 양끝에 ΔV=I×R의 전위변화가 일어난다. 예를 들어, 전원 배선부(16-1)에 200 mA의 전류가 흐르고, 저항체(22-1)가 0.1 Ω일 경우는, 전원 배선부(16-1)의 전위는, 전원 배선부(17-1)의 전위보다, 전압이 20 mV 상승한다. 이때, 전원 배선부(17-1)의 전위는, 연산증폭기(32-1)에 의해, 기준전원(18A)의 전압과 동일한 전압을 유지한다. 이 때문에, 기준전원(18A)과 전원 배선부(17-1)의 전압이 같을 경우, 전원 배선부(16-1)의 전압은 기준전원(18A)보다도 20 mV 상승한다. 그리고, 전위가 상승한 전원 배선부(16-1)의 그 전위가 제어기구(16)의 차동 앰프(26)에 입력되고, 차동 앰프(26)에서는, 전원 배선부(16-1)와 기준전원(18A)의 전위가 비교 증폭 출력된다. 그리고, 차동 앰프(26)의 출력이, 미리 설정된 FAIL DA(28)의 설정 전위보다도 커진다. 이로 인해, FAIL 콤퍼레이터(29)에서 전압 상승이 검출되고, 그 출력신호가 논리값 "0" 내지 "1"로 변화하고, 논리값 "1"의 전원 배선부(16-1∼16-4)의 과전류가 검출되어, FPGA(30)에 출력된다.

FPGA(30)에 상기 출력신호가 입력되면, 이 FPGA(30)의 제어에 의해, 인에이블을 오프하는 신호가 연산증폭기(32-1∼32-4)의 인에이블 단자에 입력되고, 연산증폭기(32-1∼32-4)를 온에서 오프로 제어해, 전원 배선부(16-1∼16-4)가 차단된다.

이에 의해, 상기 기본예 등과 동일한 작용, 효과를 가져온다.

[실시예 3]

다음으로, 실시예 3에 관해 설명한다. 본 실시예 3은, 상기 실시예 2의 연산증폭기(32-1∼32-4) 대신에, 도7에 나타낸 바와 같이, 전류 검출기능이 달린 연산증폭기(41-1∼41-4)를 사용했다. 이에 의해, 차동 앰프(26) 등은 불필요해져, 제어기구(16)는 FPGA(30)로만 구성했다.

연산증폭기(41-1∼41-4)는 이하의 기능을 갖는다. 또한, 이하의 기능은, 공지의 연산증폭기가 통상 갖는 기능이고, 본 실시예 3의 발명은 이 연산증폭기의 기능을 이용한 것이다.

연산증폭기(41-1∼41-4)에 입력되는 ENA 1∼4 신호는, 연산증폭기(41-1∼41-4)의 EnablePin에 접속되고, High 입력에서 인에이블이 되어, 이 연산증폭기(41-1∼41-4)가 본래의 연산증폭기로서 동작해, 테스터(18)의 전원의 전류가 전원 배선부(17-1∼17-4)에 흐른다. ENA 신호가 Low 입력일 경우는, 연산증폭기(41-1∼41-4)는 셧 다운되어, 전원 배선부(17-1∼17-4)에 전류는 흐르지 않고, 불량칩이 분리된다.

OVER CURR STATUS 신호는, 연산증폭기(41-1∼41-4)의 IFLAG에 접속되어 있다. 이 IFLAG는, 전원배선으로의 Vo 출력이 전류 한계치 이하일 경우는, Low 신호를 출력하고, Vo 출력이 전류 한계치 이상의 전류가 흐른 경우는, High 신호를 출력한다.

연산증폭기(41-1∼41-4)의 전류 한계치의 설정은, 연산증폭기(41-1∼41-4)에 일반적으로 설치되어 있는 V－ 단자와 ISET 단자 간에 저항(Rset)을 삽입함으로써 행한다.

연산증폭기(41-1∼41-4)에서는 예를 들어, 0.5 A의 전류 한계 검출치를 설정할 경우는, 저항(Rset)의 값을 23.2 kΩ로 한다. 각 연산증폭기에 따라 값이 다르기 때문에, 각각의 연산증폭기에 따라 설정한다. 그리고, 이 저항(Rset)의 값을, 23.2 kΩ나 그 외의 값으로 설정해, 전류 한계 검출치를 임의로 설정한다.

이상과 같은 연산증폭기가 갖는 기능을, 본 발명의 자동 전환기구와 전기적 변동 검출기구로서 이용했다.

연산증폭기(41-1∼41-4)의 기본적인 동작은 다음과 같이 된다.

테스터(18)의 전원은, 연산증폭기(41-1∼41-4)의 V＋ 단자입력이며, 연산증폭기(41-1∼41-4)의 전류전압이다. 전원 배선부(17-1∼17-4)는 연산증폭기(41-1∼41-4)의 Vo 출력이다.

테스터(18)의 전원의 전압은, 사용하는 전원 배선부(17-1∼17-4)의 전압보다 높은 전압으로 한다. 기준전원(18A)을 연산증폭기(41-1∼41-4)의 ＋IN에 접속하고, 전원 배선부(13-1∼13-4)를 연산증폭기(41-1∼41-4)의 －IN에 접속함으로써, 연산증폭기(41-1∼41-4)의 Vo 출력인 전원 배선부(17-1∼17-4)의 전위는, 기준전압의 1.00배로 전압 증폭된다. 즉, 연산증폭기(41-1∼41-4)에 의해, 전원 배선부(17-1∼17-4)는, 기준전원(18A)의 입력전압과 같은 전위로 제어된다.

연산증폭기(41-1∼41-4)의 전원 배선부(17-1∼17-4)의 전원은, 테스터(18)의전원으로부터 공급된다. 기준전원(18A)은, 전압의 입력뿐이어서 전류는 소비되지 않고, 이 기준전원(18A)과 동일한 전위를 전원 배선부(17-1∼17-4)에 발생시킨다. 또한, 전원 배선부(17-1∼17-4)에서 소비되는 전류는, 테스터(18)의 전원으로부터 공급된다.

이때, 전원 배선부(17-1∼17-4)의 전압은 기준전압과 동일한 전압이 되고, 테스터(18)의 전원의 전위는, 전원 배선부(17-1∼17-4)보다 높은 전압이 되어 있다. 이때, 테스터(18)의 전원의 전압이 변동해도, 연산증폭기(41-1∼41-4)의 기능에 의해, 전원 배선부(17-1∼17-4)의 전위는, 기준전압과 같은 전압을 유지할 수 있다.

상기 연산증폭기(41-1∼41-4)에서, 정상 시의 동작은 다음과 같이 된다.

연산증폭기(41-1∼41-4)의 전류 한계치의 설정이 0.5 A일 경우, ENA 신호가 High이고, 전원 배선부(17-1∼17-4)의 전류가 0.5 A 이하일 경우는, 연산증폭기(41-1∼41-4)는 인에이블 상태가 되고, 전원 배선부(17-1∼17-4)의 전압은 기준전원(18A)과 동일한 전압이 된다.

전원 배선부(13-1∼13-4)에 과전류가 발생했을 때의 동작은 다음과 같이 된다.

연산증폭기(41-1∼41-4)의 전류 한계치의 설정이 0.5 A일 경우, 불량칩에 기인해 전원 배선부(13-1∼13-4)에 0.5 A 이상의 전류가 흐르면, 연산증폭기의 IFLAG 단자가 Low에서 High가 된다.

상기 IFLAG 단자의 High 신호를 FPGA(30)가 입력으로 하면, 연산증폭기(41-1∼41-4)의 Enable 단자로의 출력신호인 ENA1∼4 신호가 High에서 Low로 변화한다. 이 ENA 신호를 입력한 연산증폭기(41-1∼41-4)는 셧 다운되고, 출력의 전원 배선부(17-1∼17-4)를 Hi-임피던스로 만들어 차단한다. 이에 의해, 전원 배선부(17-1∼17-4)에 과전류가 흐른 경우, 연산증폭기(41-1∼41-4)의 셧 다운 기능이 작용해, 전류를 차단한다.

또한, 전원 배선부(17-1∼17-4)에서의 과전류의 발생에 의해, 연산증폭기(41-1∼41-4)가 셧 다운되었을 때, 그 출력(Vo)이 Hi-임피던스가 되고, 전원 배선부(17-1∼17-4)의 전하를 0 V로 만들 수 없는 가능성이 있기 때문에, 전원 배선부(17-1∼17-4)와 GND 간에 저항을 부가한다. 수 ｋΩ∼수백 ｋΩ의 저항(RO)을 전원 배선부(17-1∼17-4)와 GND 간에 부가함으로써, 전원 배선부(17-1∼17-4)의 전위를 0 V(GND 전위)로 떨어뜨리는 것이 가능해진다.

이에 의해, 위에서 설명한 각 기본예 및 실시예와 동일한 작용, 효과를 가져올 수 있다.

나아가, 연산증폭기(41-1∼41-4)가, 불량칩에 따른 전류의 변화를 감지해 셧 다운되어 전기적 변동을 검출하는 기능을 다하기 때문에, 연산증폭기(41-1∼41-4)가, 자동 전환기구와 전기적 변동 검출기구 양쪽의 기능을 발휘할 수 있다. 이에 의해, 전류 검출기구(15-1∼15-4)를 생략할 수 있기 때문에, 회로부품의 구성을 더 간단하게 할 수 있다. 그 결과, 프로브 카드(10) 상의 적은 탑재 면적에서도 회로기구의 배치가 가능해지고, 기존의 프로브 카드(10)를 그대로 사용할 수 있어, 같은 기능을 갖는 종래의 검사장치에 비해 소형화를 도모할 수 있다.

[변형예]

검사대상물로서는, 1개의 웨이퍼 중 복수의 칩뿐 아니라, 분할된 복수의 칩 등 여러 가지 양태의 것이 있지만, 이들 모두에 본원 발명을 적용할 수 있다.

전기적 변동 검출기구로 검출하는 전기적 변동으로서, 과전류를 대상으로 했지만, 반대로 전류가 흐르지 않는 상태를 검출해도 된다. 불량칩에 의해 발생하는 전류 상태에 맞춰, 전기적 변동 검출기구를 설정한다.

상기 실시예 2, 3의 테스터 전원(18)은, 일부, 또는 전부를 테스터 외의 전원회로로부터 전력을 공급해도, 동등한 기능을 실현하는 것이 가능하다.

상기 기본예 1 등에서는, 전원채널(11)을 분기부(12)에서 4개로 분기해 4개의 전원 배선부(13-1∼13-4)로 만들었지만, 2개 또는 3개, 혹은 5개 이상의 전원 배선부로 해도 된다. 분기 수는, 전원채널(11)과 IC칩(20) 수에 따라 설정된다.

본 발명의 프로브 카드 및 검사장치는, 전원채널(11)보다도 검사대상인 IC칩(20) 수가 많은 모든 프로브 카드에 적용할 수 있음과 동시에, 그 프로브 카드가 사용되는 검사장치 모두에 적용할 수 있다.

10: 프로브 카드 11: 전원채널
12: 분기부 13-1∼13-4: 전원 배선부
14-1∼14-4: 전원 릴레이 15-1∼15-4: 전류 검출기구
16: 제어기구 19: 프로브
20: IC칩 22-1∼22-4: 저항체
23-1∼23-4: 검출 릴레이 25: 전원 센스선
26: 차동 앰프 27: 전원 포스선
28: FAIL DA 29: FAIL 콤퍼레이터
30: FPGA 32-1∼32-4: 연산증폭기
33-1∼33-4: 전압 검출기구 41-1∼41-4: 연산증폭기

Claims

1 또는 복수의 검사대상물의 복수의 전극에 각각 접촉시키는 복수의 프로브와, 상기 복수의 프로브와 테스터를 전기적으로 각각 접속하여, 상기 테스터로부터의 테스트 전원을 상기 검사대상물의 복수의 전극으로 각각 공급하는 전원채널을 갖춘 프로브 카드에 있어서,
상기 각 전원채널에 각각 설치되고, 그 각 전원채널을 각각 복수의 전원 배선부로 분기시켜 상기 각 프로브에 각각 접속시킴과 동시에, 과전류 등의 전기적 변동에 근거해 상기 전원 배선부를 차단하는 자동 전환기구;
상기 자동 전환기구에 의한 분기 후의 각 전원 배선부에 각각 설치되고, 상기 1 또는 복수의 검사대상물 중에 불량품이 존재함으로써 상기 전기적 변동이 발생한 경우, 그 전기적 변동을 검출하는 전기적 변동 검출기구; 및
상기 전기적 변동 검출기구로 상기 전기적 변동을 검출했을 때, 그 전기적 변동이 발생한 전원 배선부를 상기 자동 전환기구로 차단시키는 제어기구;
를 갖춘 것을 특징으로 하는 프로브 카드.

제1항에 있어서, 상기 전기적 변동 검출기구가, 상기 전원 배선부에서의 전류 또는 전압의 변동을 검출하는 것을 특징으로 하는 프로브 카드.

제1항에 있어서, 상기 자동 전환기구가, 상기 각 전원 배선부에 각각 설치되고, 상기 전기적 변동에 근거해 그 전원 배선부를 개폐하는 릴레이 스위치로 구성된 것을 특징으로 하는 프로브 카드.

제1항에 있어서, 상기 전기적 변동 검출기구가, 상기 각 전원 배선부에 각각 접속되어 상기 제어기구에 의해 차례로 전환되는 복수의 릴레이 스위치;
상기 각 릴레이 스위치에 각각 접속되고 상기 전원 배선부에 접속된 릴레이 스위치의 출력전압과 기준전압을 비교하고 그 출력전압이 변화한 경우에 신호를 출력하는 차동 앰프; 및
상기 차동 앰프의 출력전압과 기준전압을 비교하고 그 출력전압이 크게 변화했을 때 그 전원 배선부를 차단하기 위한 신호를 출력하는 콤퍼레이터;
로 구성된 것을 특징으로 하는 프로브 카드.

제1항에 있어서, 상기 각 전원 배선부에 각각 설치되고, 각 전원 배선부의 상기 전기적 변동에 근거해 그 전원 배선부를 차단하기 위한 셧 다운 단자를 갖춤과 동시에, 상기 각 전원 배선부에 상기 전기적 변동이 발생한 경우, 그 전기적 변동을 검출해 상기 셧 다운 단자를 제어하기 위한 신호를 출력하는 연산증폭기에 의해, 상기 자동 전환기구 및 전기적 변동 검출기구를 실현하는 것을 특징으로 하는 프로브 카드.