JPH0377345A - 半導体測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路の測定装置ｃ以下半導体測
定装置という）Ｅこ関″するものである。

Ｃ従来の技術〕 第３図は、従来の半導体測定装置を用いる被測定素子的
端子間ショート（短絡）の測定方法を示寸接続図である
。

図において、Ｃ１ｌ＋は定電圧又は定電流源、（２）は
被測定素子を示す。但し、一般に定電圧又は定電流源α
ｌは、半導体測定装置に組み込まれており、パーピン・
リソース又は、シェアド・リソーヌ方式で供給される。

次に、動作について説明する。図にむいて、被測定素子
（２）のｐｉｎ　１とｐｉｎ、２の短絡状態の検出にＪ
、５いては、ｐｉｎｌに例えば０．４ｖの電圧を印加し
、ｐｉｎ　２をＧＮＤ　（φＶ）に接続し、かつ被測定
素子○のＧＮＤ端子をＧＮＤ　（φＶ）に接続して測定
する。この時に、ｐｉｎｌ　、　ｐｉｎ２が短絡状態の
無い正常動作時２こは、ｐｉｎ　１の回路構成、半導体
構造から成る電流が、流入もしくは流出する。ｐｉｎ　
１　、　ｐｉｎ　２が短絡状態の詩には流出、又は流入
電流が、異状（ｐｉｎ２がＧＮＤレベルである為にｐｉ
ｎ　ＭもＧＮＤと短絡状態となる）とｆＪる。以上によ
り、ｐｉｎ　１ｐｉｎ　２の端子間短絡の検出を行なう
。

〔発明が解決しようとする課題：］ 従来の半導体測定装置は、以上の様に構成されでいるの
で、各端子ご乙に切替ながら測定しなければならず、被
測定素子の端子数と同数のプログラム、測定項目数０７
ストを実施することが必要で、テスト時間が長くなるな
どの問題点があった。

この発明は、上記のような問題点を解消する為になされ
たもので、端子間ショートの検出を、高速Ｉこ測定、検
出できるとともに、テストプログラムが容易でかつ、標
準化できる半導体測定装置を得ることを目的とする。

〔課題を解決オるための手段〕

この発明に係る半導体測定装置は、短絡検出の為のテス
ト用のパターン発生回路と、信号供給回路と検出回路を
常時接続し、かつ同一端子の信号レベル供給と測定を同
一論理レベルで制御可能としたものである。

〔作用〕

この発明１こおける半導体測定装置は、テストパターン
の発生と、テストパターンの検出により、被測定素子の
端子間ショート（短絡）の有無を検出し、出カバターン
の解読処理により、短絡発生端子の検出と表示を可能と
する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は半導体測定装置の構成を量中ブロック図である。図
において、（１）はパターン発生器、（２）はド９イバ
、車は被測定素子、（５）は被測定素子（２）の出力レ
ベルを比較するコンパレータ、（３）はコンパレーク（
５）に接続される被測定素子（２）のビン出力のバ・ソ
ファ、覧４）はドライバ（２）の出力抵抗設定器（ドラ
イバ（２）の保護、ショート検出抵抗１７３設“定）、
（７）はコンパレートレベル設定器、（６）はバクーン
比較器、（８）は出カバターンデコーダ、（９）は測定
結果記録部、ＱＯはドラ可バレベル設定器である。第２
図は第１図の装置の入出カバターンを量中波形図である
。

次に、動作を説明オる。

パターン発生器（１）は、一般的には第２図に示す■、
■、■の様なバイナリ・パターンを発生器゛る。

次にドライバレベル設定器αｄにおいて、被測定素子（
２）の徊号レベルを設定する。出力抵抗設定器（４）は
、ドライバ１２）の保護と短絡検出のインピーダンスを
設定する。バ・ソファ（３）は被測定素子（２）の出カ
バソファで、出力をコンパレータ（５）に供給する。

コンパレーク（５）は、被測定素子車の出力レベルを、
コンパレートレベル設定器（７）で設定されたレベルと
比較する。パターン比較側（６）は、ドライバク２）の
論理レベルと同様の論理レベルで、被測定素子車の出カ
バターンの論理を比較する。出カバターンデコーダ（８
）は、パターン比較器（６）の出力をデコードして、不
良端子を確定する。測定結果記録部（９）は測定結果の
良否制定表示、不良端子の表示を行ｌｔう。

次に実際の測定方法を、第２図によって説明する。被測
定素子０の端子１．２．３に、■、■。

■のテストパターンを印加する。被測定素子（２）が正
常であれば、■、■、■と同様の波形で、レベルがバ・
ソファ（３）の出力抵抗と、被測定素子（２）の入力イ
ンピーダンスで分割されたものが、コンパレータ（５）
に加わる。（一般的に出力抵抗〃入力インピーダンス）
にの結果は、良品と判断される様に、コンパレートレベ
ル設定器（７）は、設定される。

もしこの時、端子間ショートが存在すれば、端子１．２
がショーｈであれば■の波形が、端子２゜３がショート
であれば■の波形が、各々ｐｉｒｈ２゜３、に同様、７
波形として得られる。この波形を、適当なレベルコンパ
レートを施して■、■の波形を得ル。コノ■、■の波形
は図のごとくショート端子の有無と、ショート端子のデ
ータを含む。この結果をデコードする事ξこよって、不
良の有無、不良端子の識別情報を得る事ができる。

なお、上記実施例では、半導体測定装置の一部と【７て
示したが、これらの機能を一個の測定装置として、製作
し、簡易形ショート検出器として、ケーブルの接続チエ
・ツカ、バーンインボートノテスト条件確認（ショート
不良素子のバーンイン保護など〕に使用しても良い。

〔発明の効果〕

以辷のように、この発明によれば、端子間ショートをデ
ジタルファンクションテストモジュー・ルのようにｍ成
したので、テスト方法、プログラムの標準化、テスト時
間の短絡が容易になる効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例斎こよる半導体測定装置の
構成を示すプロ・・ツク図、第２図は第１．図の装置の
入出カバターンを示す波形図、第３図は従来の半導体測
定装置を用いる被測定素子の端子間ショートの測定方法
を示す接続図でアル。 図において、（１）はパターン発生器、１２１　ｉ、ｔ
　）’　”ｙイバ、（３）はバッファ、ｔ４）は出力抵
抗設定器、（５）はフンパレータ、（６）はパクーン比
較器、（７）はコンパレートレベル設定器、（８）は出
カバターンデコーダ。 （９）は測定結果記録部、　Ｑｌはドライバレベル設定
器、（２）は被測定素子である。 なお、図中、同一・符号は同一、又は相当部分を示す・

Claims (1)

【特許請求の範囲】
1. 半導体集積回路などの測定装置において、端子間ショー
   ト等の検出を容易にする事を目的として、テストパター
   ンの発生回路と、信号供給回路と、検出回路を常時接続
   し、かつ同一端子の信号レベル供給と測定を同一論理レ
   ベルで制御可能とした事を特徴とする半導体測定装置。