JPH01240873A - 半導体集積回路の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路の電気的特性を試験する際に
実施される試験方法に関する。

（従来の技術） 半導体集積回路の電気特性に関する試験の一つに、被測
定物である半導体集積回路にバイアスを印加した状態で
直流電圧または電流を測定する直流測定法がある。この
直流測定法は、従来、直流電圧または電流を直接測定す
る直流測定器が用いられ、直流測定すべき半導体集積回
路の測定、：、ｊ：ｊ子ごとに直流測定器を接続して、
該半導体集積回路ヘバイアスを印加した時における各測
定端子の出力を測定することにより実施されている。

（発明が解決しようとする課題） 半導体集積回路には、多数の測定端子が存在するため、
各測定端子に直流測定器を接続して測定する従来の直流
測定方法では、バイアスを印加した際に各測定端子の出
力が安定するまでに時間がかかるため、全ての端子を検
査するには非常に長時間を要するという欠点があった。

このため、半導体集積回路における各測定端子に、直流
測定し得る機構を設けたり、複数の４（す定端子を同時
に１ｌｌｌ定する方法等が考えられているが、いずれの
場合も、直流測定器が大型化する等の問題がある。

本発明は、上記従来の問題を解決するものであり、その
目的は、ファンクションテスト手法により短時間にて実
施し得る半導体集積回路の試験方法を提供することにあ
る。

（課題を解決するだめの手段） 本発明の半導体集積回路の試験方法は、直流測定すべき
半導体集積回路にバイアスを印加し、測足端子の出力を
、該半導体集積回路の出力特性の上限値および下限値と
それぞれ比較することを特徴としており、そのことによ
り上記目的が達成される。

（実施例） 以下に本発明を実施例について説明する。

本発明方法は１例えば、第１図に示すように。

汎用ＬＳＩファンクション試験器１０を用いて実施され
る。該試験器ＩＯは、マイクロプロセッサからなるコン
トローラ１１．およびテストパターンを記ｔ、２するパ
ターンメモ１月２を有する。該パターンメモリ踵は、予
め記憶されたテストパターンに対応した基準電圧を、コ
ントローラ１１からの信号によりコンパレータ１３に出
力する。該コンパレータ１３には、被試験対象物（本実
施例では半導体集積回路２０における所定の測定端子）
からの出力も人力されており、該コンパレータ１３にて
両人力が比較される。該コンパレータ１３の出力は判定
部１４に与えられており、該判定部１４はコンパレータ
１３の出力とパターンメモ１月２のテストパターンに基
づき。

被試験対象物の良否を判定する。

このような試験器１０を用いて直流測定項目を実施する
場合には、パターンメモリ踵に、２つのテストパターン
が設定される。一方のテストパターンＡでは、第２図に
示すように、被試験対象物である半導体集積回路２０に
所定のバイアスを印加した場合における所定の測定端子
の出力特性の下限値がコンパレータ１３へ基準電圧とし
て出力される。

また、該テストパターンＡが選定された場合には。

判定部１４は、コンパレータ１３が半導体集積回路２０
の所定測定端子からの出力が、該基準電圧より下まわっ
ていることを検出すれば、不良信号ＲＯ＋＋を出力する
。

他方のテストパターンＢでは、半導体集積回路２０に所
定のバイアスを印加した場合における所定出力端子の出
力特性の上限値がコンパレータ１３へ基準電圧として出
力される。また該テストパターンＢが選定された場合に
は１判定部１４は、コンパレータ１３が半導体集積回路
２０の出力端子からの出力が基準電圧を上まわっている
ことを検出すれば。

不良信号“１゛を出力する。

コンティニュティテスト（電流印加−電圧測定）の場合
における半導体集積回路２０の試験は、以下のようにし
て行われる。まず、試験器１０を、試験すべき半導体集
積回路２０の測定端子に接続する。

そして、半導体集積回路２０に所定のバイアス電流を印
加すべく、電源電圧３１に接続された制限抵抗３２と半
導体集積回路２０の測定端子との間に設けられた接点３
３を閉路する。半導体集積回路２０に所定のバイアス電
流が印加されると、その測定端子の出力は試験器１０の
コンパレータ１３に与えられる。

試験器１０では、コントローラ１１により９例えば。

まず、テストパターンＡが選定されており、コンパレー
タ１３には、半導体集積回路２０における所定の測定端
子の出力特性の下限値が基準電圧として与えられている
。コンパレータ１３は、該基準電圧と、該半導体集積回
路２０の測定端子からの出力とを比較する。そして９判
定部１４４；、　コンパレータ１３が半導体集積回路２
０における測定端子の出力が半導体集積回路２０の出力
特性の下限値を下まわっていることを検出すれば、不良
信号“０”′を出力する。この場合、半導体集積回路２
０の出力端子が接地された状態にあれば該出力端子の電
位は、接地電位に近くなり、該測定端子の出力は上記下
限値を下まわって、不良信号゛０′”が出力される。

次いで、テストパターンＡをＢに切り換えると。

コンパレータ１３には、半導体集積回路２０における所
定測定端子の出力特性の上限値が基準電圧として与えら
れている。コンパレータ１３は、該基準電圧１２と該半
導体集積回路２０の測定端子からの出力とを比較する。

そして１判定部１４は、半導体集積回路２０における測
定端子の出力が、半導体集積回路２０の出力特性の上限
値を上まわっていることをコンパレータ１３が検出すれ
ば、不良信号“１゛を出力する。この場合１例えば、該
測定端子が開放状態であれば、該測定端子の電位は、電
源電圧３１および制限抵抗３２により規定される電位に
近くなり、上記上限値を上まわって不良信号“１゛′が
出力される。

両テストパターンＡおよびＢにおいて、不良信号“°Ｏ
゛および１゛が出力されない場合は、半導体集積回路２
０の該測定端子は正常であると判定される。

以下、同様にして、各測定端子のコンティニュティテス
トが順次行われる。

このように２本発明の試験方法では、半導体集積回路の
各測定端子における直流測定項目を、直流電圧値または
直流電流値を読み取ることなく。

試験できるため、試験時間が大幅に短縮される。

なお、上記実施例では、電流印加−電圧測定というコン
ティニュティテストについて説明したが。

本発明方法は、他の直流測定項目の測定にも適用できる
。

（発明の効果） 本発明の半導体集積回路の試験方法は、このように、直
流測定器を用いることなく、半導体集積回路の測定端子
の出力を２該半導体集積回路の出力特性の上限値と下限
値とそれぞれ比較するだけで２該半導体集積回路の直流
測定項目を試験することができるため、試験に要する時
間が大幅に短縮される。半導体集積回路の測定端子数が
多いほど、その試験に要する時間の短縮効果が顕著であ
る。

４、−−吋珂ｃ７）ｆｉｌｉ氏ム−疲遇第１図は本発明
方法の実施状態を示すプロ・ツク図、第２図はその動作
説明のためのグラフである。

１０・・・ファンクション試験器、１１・・・コンＩ−
ローラ。

１２・・・パターンメモリ、１３・・・コンパレータ、
１４・・・判定部、２０・・・半導体集積回路。

以上

Claims (1)

【特許請求の範囲】
1. １、直流測定すべき半導体集積回路にバイアスを印加し
   、測定端子の出力を、該半導体集積回路の出力特性の上
   限値および下限値とそれぞれ比較することを特徴とする
   半導体集積回路の試験方法。