KR900001466B1 - 반도체 시험장치 - Google Patents

반도체 시험장치 Download PDF

Info

Publication number
KR900001466B1
KR900001466B1 KR1019850002337A KR850002337A KR900001466B1 KR 900001466 B1 KR900001466 B1 KR 900001466B1 KR 1019850002337 A KR1019850002337 A KR 1019850002337A KR 850002337 A KR850002337 A KR 850002337A KR 900001466 B1 KR900001466 B1 KR 900001466B1
Authority
KR
South Korea
Prior art keywords
measurement
pins
pin
circuit
output
Prior art date
Application number
KR1019850002337A
Other languages
English (en)
Other versions
KR850008222A (ko
Inventor
게이이찌 사와다
Original Assignee
미쓰비시전지 주식회사
카다야마히도하지로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시전지 주식회사, 카다야마히도하지로 filed Critical 미쓰비시전지 주식회사
Publication of KR850008222A publication Critical patent/KR850008222A/ko
Application granted granted Critical
Publication of KR900001466B1 publication Critical patent/KR900001466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 시험장치
제1a도는 종래의 반도체 시험장치의 회로구성도.
제1b도는 시험용 반도체의 개략 구성도.
제2a, b도는 다같이 종래장치에 있어서의 시험패턴(15)를 나타낸 도면.
제3a, b도는 각각 종래의 DC측정 및 기능(function)측정의 플로차트를 나타낸 도면.
제4a, b도는 각각 종래의 기능측정에 있어서의 입력전압 및 출력전압의 파형의 일례를 나타낸 도면.
제5도 및 제6도는 다같이 본 발명의 한실시예에 의한 반도체시험장치의 회로구성도.
제7도는 상기 장치에 있어서의 시험패턴(28)을 나타낸 도면.
제8도는 상기 장치에 있어서의 동작의 플로챠트를 보인 도면.
제9도는 본 발명의 다른 실시예의 회로구성도.
제10a, b도는 각각 종래 및 본 발명의 다른 기술(記述) 방식에 의한 시험패턴(52)(53)을 보인 도면이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 반도체장치 4 : 가변직류전압발생회로
6 : 가변전류발생회로 9 : 전압치설정레지스터
10, 12 : 전류치설정레지스터 9a, 12a, 22a : 제2기억수단
14 : 접촉자 21 : 비교회로
22 : 기준치레지스터 23 : 제1기억수단
26 : 제어수단 27 : 판정수단
본 발명은 반도체장치를 평가, 시험하는 반도체시험장치에 관한 것이다. 종래 이런 종류의 반도체시험장치에서는, 제1도에 보인것같은 기능(function) 측정을 위한 측정회로(1)가 측정대상인 반도체장치(2)의 입출력단자(핀)의 수만큼 설치됨과 아울러 DC측정(전기특성측정)을 위한 PMU(Precision Measurement Unit)(3)가 몇대 설치되어있다. 그리고 상기 측정회로(1)에 있어서, 4는 피측정 반도체장치(2)의 패드(pad)(핀)에 가변직류전압을 주는 드라이버회로, 5는 반도체장치(2)의 패드로부터의 출력전압과 기준전압을 비교하는 비교회로, 6은 반도체장치(2)의 패드에 가변전류를 입력하는 다이오드 브리지회로, 7, 8은 다이오드브리지회로(6)의 상하부에 접속된 정(定)전류원, 9는 드라이버회로(4)의 출력전압치를 설정하는 전압치 설정레지스터, 10-12는 다이오드브리지회로(6)의 출력전류치를 설정하는 전류치를 설정하는 전류치설정 레지스터, 13은 비교회로(5)에 기준전압치를 주는 기준치레지스터, 14는 상기회로(4)-(6)의 입출력단을 상기 반도체장치(2)의 패드에 접속하는 접촉자다.
또 제2b도는 상기 반도체시험장치에 소정의 측정동작을 하도록 하기 위한 시험패턴(15)이며, 제2b도는 이 시험패턴(15)를 보다 더 상세히 보인 것이다. 이 도면에 있어＂＂＂＂
또 I/O는 반도체장치(2)의 입출력 및 정보이며 각 I/O패턴중의 비트가 서있는 핀을 입력핀, 다른핀을 출력핀에 저장하는것을 의미한다. 또 MASK란 측정핀 정보로 각 패턴중의 비트가 서있는 핀만을 측정팜을 나타내며, 또 MIZ는 하이 인피턴스(high impedance)상태를 측정하는 핀정보다, 다음에 동작을 관하여 설명한다.
반도체장치(2)의 논리검증을 행할경우, 가령 입력핀인 (1)(2)핀에 제4a도에 보인 파형의 전압을 입력하고, 출력핀인(3)(4)핀에 제4b도에 보인 파형의 전압이 얻어지는지의 여부를 측정할 필요가 있으며, 측정회로(1)에 관한 동작을 하게 하려면 제2a,b도에 보인것같은 구성을 지닌 시험패턴(15)를 기술할 필요가 있다. 그리고 종래의 장치에 있어서는 우선 상기한 시험패턴(15)가 해독되고 그 내용이 메모리등에 기억된다.
장치가 작동하면 제어장치(도면에는 없음)에 의하여 메모리에서PAT어드레스 0번지의 정보가 판독되고, 반도체장치(2)의 입출력핀 및 측정핀이 지정되며 각핀에 접속된 측정회로(1)의 각 레지스터(9)-(13)가 각각 소정치로 설정되고 (제3b도의 스텝(16)참조), 각 드라이버회로(4)에서 입력핀으로 소정의 논리레벨의 전압이 입력되고 비교회로(5)의 출력핀중 측정핀에 소정 논리레벨의 전압이 얻어지는지의 여부가 판정되고, 이로 인하여 제어장치가 논리검증이 정상적인지의 여부를 판정한다.
이와 같은 동작이 PAT어드레스의 최종번지까지 거듭되어 반도체장치(2)의 기능측정이 종료하게 된다(제3b도의 스텝 17을 참조).
한편, DC 측정을 할 경우에는 PMU(3)에서 DC측정을 해야할 핀에 전류가 입력되어 전압이 측정되고(제3a도의 스텝 18참조), 또 전압이 입력되어 전류가 측정되며 (제3a도의 스텝19참조)이 같은 동작이 각핀에 관하여 여러번 거듭되고 이로 이하여 전기특성이 정상인지의 여부가 판정되게 된다. 종래의 반도체시험장치는 이상과 같이 구성되어 있으며 기능측정을 위한 측정회로(1)가 피측정반도체장치(2)의 모든핀에 접속되어 있기때문에 기능측정에 관하여는 시험패턴(15)의 실행에 의하여 모든핀을 일괄하여 고속으로 시험할수가 있다.
그러나 DC측정에 관하여는 PMU(3)가 (1)-(4)에 정도 장비되어 있음에 불과하며, 이 몇대의 PMU(3)을 사용하여 DC측정을 실행하지 않으면 안되고, 각핀을 차례로 측정해 나갈수가 없으며, 측정시간이 편의수에 따라서 증대해간다는 결점이 있었다.
한편 이 결점을 해소하기위하여는 모든핀에 대응하여 PMU(3)를 장비하면되는 셈인데, 이경우 PMU(3)는 비싸게 먹는다는 결점이 있었다. 그런데 DC측정에 있어서는 반드시 전압치 또는 전류치를 측정할 필요는 없고 전압 또는 전류가 설장치 이상인지의 여부의 측정만으로 전기특성, 가령 리이크(leak)등을 검출할 수 있는 것이다.
그리고 상기 측정회로(1)에 있어서는 이같은 비교를 실향하는 비교회로(5)가 설치되어있으며, 또 상기한 지정된 입출력핀에는 기능측정에 관여하고있지않은 핀이 있으며, 이핀에 접속된 측정회로(1)을 잘 이용하면 기능측정과 동시에 DC측정이 가능하다고 생각되는 것이다.
본 발명은 이러한 점을 감안하여 발명된것이며, 하드웨어 및 소프트웨어를 개량
아래에 본 발명의 실시에를 도면을 따라 설명한다.
제5도 및 제6도는 본 발명의 한 실시예에 의한 반도체시험장치를 나타내며, 본 장치에서는 측정회로(1)가 반도체장치(2)의 모든핀에 대응하여 설치되어서 모든 측정회로(1)는 하나의 CUP(20)에 의하여 제어되도록 되어 있다. 그리고 상기 측정회로(1)에 있어서, 4는 반도체장치(2)의 핀에 인가하여야 할 가변직류전압을 발생하는 드라이버회로(가변직류전압발생회로), 6은 반도체장치(2)의 핀에 입력해야할 가변전류를 발생하는 다이오드 브리지회로(가변전류발생회로), 21은 반도체장치(2)의 핀으로부터의 출력전압과 기준전압을 비교하는 비교회로, 9는 드라이버회로(4)의 출력전압치를 설정하는 전압이 설정 레지스터, 10-12는 다이오드 브리지회로(6)의 출력 전류치를 설정하는 전류치 설정레지스터, 22는 비교회로(21)에 기준전압치를 주는 기준치레지스터이며, 상기 설정레지스터 (9)-(12)는 각각 하나의 기억영역을 지니며, 한편 상기 기준치레지스터(22)는 두 기억영역을 가지며, 이것은 DC측정시에 출력전압이 소정의 전압범위에 있는가의 여부를 측정하기 위한 것이다.
또 이것은 기억영역의 레지스터 라도된다. 또, 14는 상기회로(4)(5)(21)의 입출력단을 반도체장치(2)의 핀에 접속하는 접속자다. 또, 9a,-12a 및 22a는 설정레지스터(9)-(12) 및 기준치 레지스터(22)의 값을 기억하는 제어레지스터(제2기억수단)이며, 그 레지스터(9a)-(12a)(22a)는 각각 수십의 기억영역을 가지고 있다.
23은 해독된 시험패턴(제7도참조)(28)의 정보를 기억하는 메로리(제1기억수단), 24는 논리검증, 하이인피던스 및 DC측정의 측정결과가 이상(異常)인때에 그것을 기억
그리고 상기 CPU(20)는 제어수단(26) 및 제어수단(26) 및 판정수단(27)으로서의 기능을 가지며, 각 측정동작에 있어서 각 측정동작에 관한 메모리(23)의 기억 내용을 해독하여 입력핀, PAT측정핀, HIZ측정핀, DC측정핀을 지정하여 각핀에 접속된 측정회로(1)의 각 레지스터(9)-(12)(22)를 제어레지스커(9a)-(12a)(22a)내의 값에 설정한다고하는 동작 및 각 비교회로(21)의 출력과 그 측정핀의 측정의 종류로 부터 측정동작에 있어서의 PAT측정, HIZ측정, DC측정의 측정결과의 정상인지의 여부를 판정하는 동작을 하도록 되어있다.
다음에 작용에 관하여 설명한다.
본 장치의 시험패턴(28)의 구조에서는 각PAT패턴의 %여하의 괄호안에 종래의 핀정보 이외에, DC패턴의 어드레스번호가 기술되고 또 HIZ패턴의 다음에 DC패턴이 새로 부가되어있다. 이 DC패턴에서는 각 패턴마다 어드레스번호가 붙고 각패턴 어드레스의 우측에는 DC측정핀 정보가 기술되고 또 %이하에는 각 레지스터(9)-(12)(22)에 대응하는 설정치를 선택하기 위한 제어레지스터(9a)-(12a)(22a)의 어드레스번호가 기술되어있다.
이 구성의 시험패턴(28)을 사용하여 기능측정을 실행하면 PAT패턴 실행시에는 지금까지의 핀정보이외에, DC측정핀과 DC어드레스에 대응한 정보가 호출되고 각각의 DC측정핀에 접속된 측정회로(1)안의 레지스터(9)-(12)(22)에 측정조건이 주어지고 DC측정이 실행된다. 그리고 다음의 PAT패턴으로 나아가면 다시같은 행동이 거듭되고 이번에는 다른핀의 DC측정이 실행된다.
즉 종래의 기술(技術)로서는 각 레지스터(9)-(13)의 값을 기능실행전에 하나만 결
이렇게 함으로서 시험패턴 실행시에는 논리검증이외에, 어느핀에 전류,전압을 인가하여 비교회로(21)로 판정하고 DC측정이 실행할수있어 시험기간이 대폭으로 단축되는 것이다.
다음에 실제로 DC측정 및 가능측정을 실행할때 각 회로의 동작에 관하여 제7도의 시험패턴(28) 및 제8도의 플로챠트를 사용하여 설명한다. 이 장치에 있어서는 우선 시험패턴(28)이 해독되고 그 내용이 메모리(23)에 기억된다. 그리고 장치가 작동되면 PAT어드레스 0번지의 정보가 판독되고(스텝 30), 이경우 I/O어드레스가 0번지이므로 4,5핀(I/O ＂1＂)이 입력된 1, 2, 3, 6, 7, 8(I/O ＂0＂)이 출력핀으로 지정되고, 또 MASK어드레스가 1번지이므로 1, 2, 3, 6, 7, 8핀(MASK ＂1＂)이 측정핀으로 지정되고, 또 HIZ어드레스가 0번지이므로 이경우는 어느핀도 HIZ측정이라고는 지정되지 않고, 또 다시 DC어드레스가 0번지이므로 3,8핀(DC ＂1＂)이 DC측정핀으로 지정됨과 아울러 DC측정을 위한 레지스터(9a)-(12a)(22a)의 어드레스가 판독된다(스텝 31).
다음에 상기 지정된 입력핀 및 PAT 측정핀에 접속된 측정회로(1)안의 각 레지스터(9)-(12)(22)가 소정치에 설치되고 또 DC측정핀의 각 레지스터(9)-(12)(22)도 각 제어레지스터(9a)-(12az)(22a)에서 판독된 값에 가령 드라이버레지스터(9)는 어드레스 0번지의 -5V라는 식으로 설정된다(스텝 32-36).
측정이 실행되면, 입력핀인 4핀에 ＂0＂레벨, 또 5핀에 ＂1＂레벨의 전압이 입력되고 출력핀인 1핀에 ＂1＂레벨, 그리고 2핀에 ＂0＂레벨, 6핀에 ＂1＂레벨, 7핀에 ＂0＂레벨의 전압이 각각 출력되어있는가의 여부가 각핀의 비교회로(21)로 검출된다.
이때 동시에 3,8핀에는 다이오드, 브리지회로(6)로 부터 소정의 전류가 입력되고 접촉자(14)의 전압이 소정의 범위내까지 상승하는지의 여부, 가령 3핀은 ＂1＂레벨, 8핀은 ＂0＂레벨인지의 여부가 이 비교회로(21)에 검출된다(스텝37).
그리고 CPU(20)에서는 비교회로(21)의 출력과 그 측정핀의 측정의 종류로부터, PAT측정결과가 정상인지의 여부, 또 PAT측정결과가 정상인지의 여부가 판정되며 정상인 경우에는 이 PAT패턴은 통과되고 이상인 경우는 그 결과가 메로리(24)에 기억되어(스텝 38-44), 다음의 PAT어드레스 ＂1＂번지의 측정이 행해지게된다(스텝 45, 46).
이상과 같은 이 실시예의 장치에서는 기능측정과 동시에 DC측정을 하도록 한것이며, DC측정의 시간은 종래의 PMU을 사용한 경우에 비하여 대폭으로 단축된다.
또 이장치에서는 종래의 기능측정을 위한 회로를 거의 그대로 사용하여 DC측정을 행하고 있으므로 모든핀에 PMU를 장비할 경우처럼 고가를 초래하는 문제가 없을뿐 아니라, PMU가 불필요하게 되므로 염가제작이 될수가 없다.
또 상기 실시예에서는 기능측정중에 HIZ측정을 포함한 이 HIZ측정은 반드시 행해야만 하는것은 아니다. 또 가변전류 발생회로는 제5도에 보인 다이오드 브리지회로(9) 및 그 주변회로(10)-(12)가 아니고, 제9도에 보인것같은 정전류원(47) 및 그 제어레지스터(48)로 구성하지 않더라도 되며 마찬가지 효과를 얻을수가 있다. 또 상기 실시예에서는 전류를 가하여 전압을 측정하고 DS측정을 하였지만, 이것은 전압을 가하여 전류를 측정해도 되고 이경우에는 제9도에 보인듯이 표준저항(49)와 릴레이(50)(51)을 조합시키고 저항(49)의 양단전압을 비교회로(21)로 측정함으로서 전류로 환산하여 전류판정을 할수가 있다. 또 시험패턴 구성은 상기 실시예처럼 어드레스 참조방식이 아니라, 제10도와
이상과 같이 본 발명에 관한 반도체시험장치에 따르면 DC측정을 기능측정실행시에, 동시에 측정하도록 하였으므로 고가를 초래하는일이 없어서 평가시험 시간을 대폭으로 단축할수가 있었고, 반도체장치의 양산에 대하여 큰효과를 얻을수가 있다.

Claims (1)

  1. 시험할 반도체장치(2)의 모든핀에 대응하여 설치되고 그핀에 인가할 가변직류전압을 발생하는 복수개의 가변직류전압발생회로(4)와, 이 회로(4)의 출력전압치를 설정하는 복수개의 전압치 설정레지스터(9)와, 상기 모든 각핀에 대응하여 설치된 그핀에 입력할 가변전류를 발생하는 복수개의 가변전류발생회로(6)와, 이 회로(6)의 출력전류치를 설정하는 복수개의 전류치 설정레지스터(10)-(12)와, 상기 모든각핀에 대응하여 설치되고 그 핀으로부터의 출력전압 또는 출력전류와 기준전압치 또는 기준전류치를 비교하는 복수개의 비교 회로(21)와, 그 회로(21)에 기준전압치 또는 기준전류치를 주는 복수개의 기준치 레지스터(22)로된 측정회로(1)와; 상기 모든각핀에 대응하여 설치된 상기 가변직류전압발생회로(4)의 출력단, 가변전류 발생회로(6)의 출력단 및 비교회로(21)의 입력단을 대응하는 핀에 접속하는 복수개의 접촉자(14)와; 복수개의 각측정동작에 대응하여 각 논리검증을 하여야할 입출력핀, 이 각 입력핀에 가해야할 논리레벨 및 상기 각 출력핀으로부터 얻게될 논리레벨, 상기 츨력핀중 측정해야할 논리검증 측정핀 및 전기특성측정을 하여야할 전기특성측정핀을 기억하는 제1기억수단(23)과, 입력핀, 논리검증측정핀 및 전기특성 측정핀에 대하여 전압치설정레지스터(9), 전류치설정 레지스터(10)-(12) 및 기준치레지스터(22)의 각 값을 기억하는 제2기억수단(9a)-(12a),(22a)과; 각 측정작동에 있어서 각 측정동작에 관한 제1기억수단(23)의 기억내용을 판독하여 그 각 측정동작에 있어서의 입력핀, 논리검증 측정핀 및 전기특성측정핀에 대응하는 전압치 설정레지스터(9), 전류치 설정레지스터(10)-(12) 및 기준치레지스터(22)를 상기 제2기억수단(9a)-(12a)내의 값에 설정하는 제어수단(26)과, 상기 복수개의 측정핀에 대응하는 각 비교회로(21)의 출력과 그 측정판의 측정종류로부터 각 측정동작에 있어서의 논리검증 또는 전기독성의 측정결과가 정상인지의 여부를 판정하는 판정수단(27)으로된 중앙처리장치(CPU(20))를 구비한 것을 특징으로 하는 반도체시험장치.
KR1019850002337A 1984-05-09 1985-04-08 반도체 시험장치 KR900001466B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59094863A JPH0743413B2 (ja) 1984-05-09 1984-05-09 半導体試験装置
JP59-94863 1984-05-09

Publications (2)

Publication Number Publication Date
KR850008222A KR850008222A (ko) 1985-12-13
KR900001466B1 true KR900001466B1 (ko) 1990-03-12

Family

ID=14121870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002337A KR900001466B1 (ko) 1984-05-09 1985-04-08 반도체 시험장치

Country Status (4)

Country Link
US (1) US4651088A (ko)
JP (1) JPH0743413B2 (ko)
KR (1) KR900001466B1 (ko)
DE (1) DE3516755A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144371A (ja) * 1984-08-06 1986-03-04 Mitsubishi Electric Corp 半導体試験装置
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US4857833A (en) * 1987-08-27 1989-08-15 Teradyne, Inc. Diagnosis of faults on circuit board
US4879661A (en) * 1987-10-02 1989-11-07 International Business Machines Corporation Bi-directional circuit to interface between a low current device and high current tester
US4862070A (en) * 1987-10-30 1989-08-29 Teradyne, Inc. Apparatus for testing input pin leakage current of a device under test
US4928062A (en) * 1988-01-20 1990-05-22 Texas Instruments Incorporated Loading and accurate measurement of integrated dynamic parameters at point of contact in automatic device handlers
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
WO1990012326A1 (en) * 1989-04-05 1990-10-18 Knights Technology, Inc. Contact sensing for integrated circuit testing
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US5068814A (en) * 1989-11-07 1991-11-26 Array Analysis, Inc. Interactive adaptive inference system
US5010297A (en) * 1989-12-01 1991-04-23 Analog Devices, Incorporated Automatic test equipment with active load having high-speed inhibit mode switching
JPH03277983A (ja) * 1990-03-28 1991-12-09 Ando Electric Co Ltd Ｄｂ型ａｓによるｄｕｔ負荷切換回路
US5019771A (en) * 1990-05-09 1991-05-28 Knights Technology, Inc. Contact sensing for integrated circuit testing
US5023545A (en) * 1990-06-04 1991-06-11 The United States Of America Circuit probing system
US5049811A (en) * 1990-07-02 1991-09-17 Motorola, Inc. Measuring integrity of semiconductor multi-layer metal structures
EP0470803B1 (en) * 1990-08-06 1997-06-18 Texas Instruments Incorporated Event qualified test architecture
JP2956913B2 (ja) * 1991-05-15 1999-10-04 株式会社アドバンテスト Ｉｃ試験装置
JP2765771B2 (ja) * 1991-08-07 1998-06-18 ローム株式会社 半導体記憶装置の試験方法
US5278841A (en) * 1991-10-30 1994-01-11 International Business Machines Corporation Method and apparatus for diagnosing net interconnect faults using echo pulsed signals
SE507139C2 (sv) * 1992-08-31 1998-04-06 Asea Brown Boveri Sätt och anordning för funktionskontroll av ljustända halvledarventilenheter i HVDC-ventilanläggningar
DE4242990C1 (de) * 1992-12-18 1994-04-07 Itt Ind Gmbh Deutsche Komparatormeßeinrichtung zur elektrischen Prüfung von monolithisch integrierten Schaltkreisen
US5459738A (en) * 1994-01-26 1995-10-17 Watari; Hiromichi Apparatus and method for digital circuit testing
JPH07218596A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体試験装置
US5570012A (en) * 1994-11-08 1996-10-29 Rohm Co. Ltd. Apparatus for testing a semiconductor device by comparison with an identical reference device
DE19506325C1 (de) * 1995-02-23 1996-08-14 Siemens Ag Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen
US5760596A (en) * 1995-06-07 1998-06-02 Hewlett-Packard Company Testing series passive components without contacting the driven node
DE19626103A1 (de) * 1995-06-30 1997-01-02 Nec Corp Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika
US5889685A (en) * 1996-08-02 1999-03-30 Cirrus Logic, Inc. Method and apparatus for automatically characterizing short circuit current and power consumption in a digital circuit
US5952821A (en) * 1997-08-29 1999-09-14 Credence Systems Corporation Load circuit for integrated circuit tester
JP3426254B2 (ja) * 1997-11-20 2003-07-14 株式会社アドバンテスト Ｉｃ試験方法及びこの試験方法を用いたｉｃ試験装置
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6628398B1 (en) 2000-11-01 2003-09-30 Lexmark International, Inc. Toner patch sensor with integrating optical collection geometry
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
US7023219B2 (en) * 2004-06-29 2006-04-04 Honeywell International, Inc. A/C generator rotor test apparatus
CN113643998B (zh) * 2021-08-02 2024-03-26 东莞先导先进科技有限公司 一种半导体封装测试系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055801A (en) * 1970-08-18 1977-10-25 Pike Harold L Automatic electronic test equipment and method
IT983459B (it) * 1973-02-19 1974-10-31 Siemens Spa Italiana Sistema per effettuare prove di collaudo di componenti elettri ci ed elettronici di tipo ana logico
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
JPS54123054A (en) * 1978-03-17 1979-09-25 Fujitsu Ltd Test piece processor
JPS54136181A (en) * 1978-04-14 1979-10-23 Agency Of Ind Science & Technol Test method for semiconductor memory unit of tri-state output
JPS5585264A (en) * 1978-12-23 1980-06-27 Toshiba Corp Function test evaluation device for integrated circuit
US4500836A (en) * 1980-10-31 1985-02-19 Pacific Western Systems, Inc. Automatic wafer prober with programmable tester interface
US4519076A (en) * 1981-12-28 1985-05-21 National Semiconductor Corporation Memory core testing system

Also Published As

Publication number Publication date
DE3516755A1 (de) 1985-11-14
US4651088A (en) 1987-03-17
KR850008222A (ko) 1985-12-13
DE3516755C2 (ko) 1991-04-11
JPS60236240A (ja) 1985-11-25
JPH0743413B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
KR900001466B1 (ko) 반도체 시험장치
US4070565A (en) Programmable tester method and apparatus
US7916127B2 (en) Method and circuitry for self testing of connectivity of touch screen panel
JP4138041B2 (ja) 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ
JPS6170477A (ja) 集積回路テスト方法及び装置
EP1039389B1 (en) Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
EP0317578A4 (en) THREE-LEVEL SWITCH TEST DEVICE.
KR100311955B1 (ko) 전자회로의기능테스트장치및방법
KR20040101660A (ko) 테스트용 신호 패스를 가지는 출력 버퍼 회로 및 이에대한 테스트 방법
US4779042A (en) Computer-aided probe with tri-state circuitry test capability
KR100739883B1 (ko) 프로브카드 신호채널의 검사장치 및 방법
JP3784479B2 (ja) 回路基板検査方法
JP4259692B2 (ja) 回路基板検査装置
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP2919147B2 (ja) 半導体集積回路の試験方法
JPH0252446A (ja) 集積回路の試験装置
KR20000053622A (ko) 반도체 시험 장치
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
JP3418465B2 (ja) 半導体装置の試験方法
JPH10223711A (ja) 半導体集積回路装置とその試験方法
JPH0421106Y2 (ko)
JPH0580093A (ja) 電子回路のインピーダンス検査装置
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
JPS63147666A (ja) サ−マルヘツド基板の検査装置
KR19990006173A (ko) 반도체 메모리소자의 테스트장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980303

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee