KR100809320B1 - 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법 - Google Patents

이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법 Download PDF

Info

Publication number
KR100809320B1
KR100809320B1 KR1020060094298A KR20060094298A KR100809320B1 KR 100809320 B1 KR100809320 B1 KR 100809320B1 KR 1020060094298 A KR1020060094298 A KR 1020060094298A KR 20060094298 A KR20060094298 A KR 20060094298A KR 100809320 B1 KR100809320 B1 KR 100809320B1
Authority
KR
South Korea
Prior art keywords
mapping information
memory
area
memory area
type
Prior art date
Application number
KR1020060094298A
Other languages
English (en)
Inventor
김진규
방경일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060094298A priority Critical patent/KR100809320B1/ko
Priority to US11/738,232 priority patent/US7761652B2/en
Priority to EP07116937.9A priority patent/EP1909184B1/en
Priority to JP2007245069A priority patent/JP2008084316A/ja
Priority to CN2007101616400A priority patent/CN101154190B/zh
Application granted granted Critical
Publication of KR100809320B1 publication Critical patent/KR100809320B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Abstract

본 발명은 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법에 관한 것으로서, 더욱 상세하게는 하나의 셀이 나타낼 수 있는 비트의 수가 서로 다른 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입의 물리적인 특성을 고려하여 맵핑 정보를 관리할 수 있는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법에 관한 것이다.
본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치는, 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 사용자 요청부, 이종의 셀 타입을 가지는 복수의 메모리 영역을 포함하는 비휘발성 메모리, 및 상기 복수의 메모리 영역 중 제 2메모리 영역에 쓰여지는 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역에 저장하는 맵핑 정보 관리부를 포함한다.
비휘발성 메모리, SLC, MLC, 맵핑

Description

이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법{Apparatus and method for managing mapping information of non-volatile memory supporting separated cell type}
도 1은 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리의 구조가 도시된 도면.
도 2는 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치가 도시된 도면.
도 3은 본 발명의 실시예에 따른 제 1메모리 영역의 구조가 도시된 도면.
도 4는 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리에서의 쓰기 방법이 도시된 도면.
도 5는 본 발명의 실시예에 따른 제 1메모리 영역 및 제 2메모리 영역이 도시된 도면.
도 6은 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리에서의 읽기 방법이 도시된 도면.
도 7은 본 발명의 실시예에 따른 맵핑 정보 초기화 방법이 도시된 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 사용자 요청부 120: 비휘발성 메모리
121: 제 1메모리 영역 122: 제 2메모리 영역
130: 맵핑 정보 관리부
본 발명은 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법에 관한 것으로서, 더욱 상세하게는 하나의 셀이 나타낼 수 있는 비트의 수가 서로 다른 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입의 물리적인 특성을 고려하여 맵핑 정보를 관리할 수 있는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법에 관한 것이다.
일반적으로, 가전 기기, 통신 기기, 셋탑 박스 등의 내장형 시스템(Embedded System)에서는 데이터를 저장하고 처리하기 위한 저장 매체로 비휘발성 메모리가 많이 사용되고 있다.
비휘발성 메모리 중에서 주로 사용되는 플래시 메모리는 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같은 빠른 액세스 타임(Access Time)을 가지며 크기가 작기 때문에 휴대 기기 등에 적합하다.
이러한 비휘발성 메모리 중 플래시 메모리는 하드웨어 특성상 이미 데이터가 쓰여진 메모리 섹터에 쓰기 연산을 수행하기 위해서는 그 섹터가 포함된 블록 전체 를 지우는 연산이 선행되어야 한다. 이러한 쓰기 전 지우기(erase before write) 동작은 플래시 메모리의 성능 저하의 주요 이유가 되며, 이를 해결하기 위해 논리 주소와 물리 주소의 개념이 도입되었다. 다시 말해서, 논리 주소에 대한 읽기/쓰기 연산은 다양한 맵핑 알고리즘에 의해 플래시 메모리의 물리 주소에 대한 읽기/쓰기 연산으로 변경되어 연산이 수행된다.
예를 들어, 사용자가 소정의 논리 주소를 이용하여 비휘발성 메모리에 쓰기 연산을 요청하면, 비휘발성 메모리에서 이용된 논리 주소에 맵핑되는 물리 주소에 쓰기 연산이 수행되며, 읽기 연산 또한 동일한 과정을 따른다. 또한, 이러한 논리 주소 및 물리 주소에 대한 맵핑 정보가 비휘발성 메모리의 소정 영역에 저장되어 전원 오프 후, 다시 온되면, 맵핑 정보를 재구성하게 된다.
이때, 비휘발성 메모리의 물리 주소는 사용자 데이터를 저장할 영역과 논리 주소와 물리 주소의 맵핑 정보를 저장하는 영역으로 구분되어 사용되고 있으며, 물리 주소에 대응하는 셀 타입에 대한 고려는 이루어지지 않고 있다. 이는 기존의 비휘발성 메모리를 구비한 장치들이 동일한 셀 타입으로만 구성되어 있기 때문이다.
다시 말해서, 비휘발성 메모리는 하드웨어적 특성 상 하나의 셀이 나타낼 수 있는 비트의 수에 따라 그 타입이 나뉘게 된다. 예를 들어, 하나의 셀을 통해 하나의 비트를 나타낼 수 있는 타입을 SLC(Single Level Cell) 타입이라 하고, 하나의 셀을 통해 복수의 비트를 나타낼 수 있는 타입을 MLC(Multi Level Cell) 타입이라 한다. 이때, SLC 타입은 MLC 타입에 비하여 빠른 읽기/쓰기 성능을 가지며 NOP(Number Of Partial programmimg)가 큰 특징을 가지며, 동일한 물리적 크기일 경우 MLC 타입에 비하여 저장 용량이 적다.
현재 생산되고 있는 비휘발성 메모리를 가지는 장치는 단일 종의 셀 타입으로만 구성되어 있기 때문에 모든 물리 주소가 균등한 성능과 동일한 물리적인 특징을 가지고 있다. 따라서, 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입의 메모리 영역에 대한 물리적인 특성을 고려하여 효과적으로 맵핑 정보를 관리할 수 있는 방안이 요구되고 있다.
일본 공개 특허 2004-062328은 유저 물리 블록과 소거 물리 블록을 가지는 NAND형 플래쉬 메모리에서 데이터의 양과 물리블록의 소거상태에 따라 데이터 플로우를 변경하는 방법을 개시하고 있으나, 여전히 이종 셀 타입을 함께 사용하는 비휘발성 메모리에서의 맵핑 방법은 제안되고 있지 않다.
본 발명은 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입의 메모리 영역에 포함된 각 메모리 영역의 물리적인 특성을 고려하여 논리 주소와 물리 주소의 맵핑 정보를 저장할 메모리 영역을 결정하여 효과적으로 맵핑 정보를 관리할 수 있는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치는, 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 사용자 요청부, 이종의 셀 타입을 가지는 복수의 메모리 영역을 포함하는 비휘발성 메모리, 및 상기 복수의 메모리 영역 중 제 2메모리 영역에 쓰여지는 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역에 저장하는 맵핑 정보 관리부를 포함한다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법은, 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 단계, 및 이종의 셀 타입을 가지는 복수의 메모리 영역을 포함하는 비휘발성 메모리에서 제 2메모리 영역에 쓰여지는 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역에 저장하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범수를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들에 의하여 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
도 1은 일반적인 비휘발성 메모리의 구성이 도시된 도면이다.
도시된 바와 같이, 일반적인 비휘발성 메모리는 하나의 셀을 통해 나타낼 수 있는 비트의 수에 따라 SLC 타입과 MLC 타입으로 나뉘어질 수 있다. SLC 타입은 MLC 타입에 비하여 빠른 읽기/쓰기/지우기 성능을 가지며 NOP가 큰 특징을 가지게 된다.
예를 들어, SLC 타입이 하나의 셀로 하나의 비트를 나타내고, MLC 타입이 하나의 셀로 두개의 비트를 나타내는 경우, SLC 타입의 메모리 영역에서 하나의 블록이 64개의 페이지로 이루어지면 MLC 타입의 메모리 영역은 128개의 페이지로 이루어지게 된다. 또한, SLC 타입에서 블록의 크기가 128KB이면, MLC 타입에서는 블록의 크기가 256KB가 될 수 있다. 이때, 페이지의 크기는 2112 바이트 또는 528 바이트가 될 수 있으며, 전술한 도 1은 페이지의 크기가 2112바이트인 경우의 일 예이며, 페이지는 크기는 전술한 2112 바이트 또는 528 바이트에 한정되지 않고, 비휘발성 메모리의 사용 환경에 따라 변경될 수 있다. 이때, SLC 타입과 MLC 타입의 물리적인 특성을 고려하지 않는 경우, 각 셀 타입에는 각각 해당 셀 타입의 메모리 영역에는 사용자 데이터 및 사용자 데이터가 쓰여진 물리 주소에 맵핑되는 논리 주소의 맵핑 정보가 쓰여지게 된다.
이때, 맵핑 정보는 사용자 데이터에 비하여 상대적으로 빈번한 업데이트가 이루어지게 되는데, SLC 타입의 메모리 영역은 빠른 읽기/쓰기/지우기 성능이 보장되므로 빈번한 맵핑 정보의 업데이트가 이루어지는 경우에도 속도의 저하는 발생하지 않는 반면, SLC 타입의 메모리 영역에 비하여 상대적으로 읽기/쓰기/지우기 성능이 떨어지는 MLC 타입의 메모리 영역에서는 빈번한 맵핑 정보의 업데이트시 SLC 타입의 메모리 영역에 비하여 상대적으로 속도 저하가 발생하게 된다.
따라서, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치 및 방법은 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입의 물리적인 특성을 고려하여 성능 향상을 꾀할 수 있는 것으로, 도 2는 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치가 도시된 도면이다. 이하, 본 발명의 실시예에서는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치를 '맵핑 정보 관리 장치'라 칭하기로 한다.
도시된 바와 같이, 본 발명의 실시예에 따른 맵핑 정보 관리 장치(100)는, 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 사용자 요청부(110), 제 1셀 타입의 제 1메모리 영역(121) 및 제 2셀 타입의 제 2메모리 영역(122)을 포함하는 비휘발성 메모리(120), 및 제 1메모리 영역(121)과 제 2메모리 영역(122)에 쓰여진 사용자 데이터에 대한 맵핑 정보를 제 2메모리 영역(121)에 저장하는 맵핑 정보 관리부(130)를 포함할 수 있다.
사용자 요청부(110)는 파일 시스템(File System) 또는 DMBS(Data Base Management System) 등과 같이 저장 장치를 논리 주소를 통해 사용하는 주체인 어플리케이션(Application)으로 이해될 수 있다. 따라서, 사용자는 어플리케이션을 통해 소정 논리 주소를 이용하여 비휘발성 메모리(120)에서의 소정 연산을 요청할 수 있다.
비휘발성 메모리(120)는 서로 다른 읽기/쓰기/지우기 성능 및 NOP를 갖는 이종의 셀 타입을 가지는 제 1메모리 영역(121) 및 제 2메모리 영역(122)을 포함할 수 있다. 이때, 본 발명의 실시예에서 제 1메모리 영역(121)은 SLC 타입이며, 제 2메모리 영역(122)은 MLC 타입인 경우를 예를 들어 설명하고 있으나, 이에 한정되지 않고 제 1메모리 영역(121) 및 제 2메모리 영역(122)은 서로 다른 읽기/쓰기/지우기 성능 및 NOP를 갖는 조건 하에서 다양한 셀 타입을 가질 수 있다. 또한, 본 발명의 실시예에서는 제 1메모리 영역(121)이 SLC 타입이기 때문에 MLC 타입을 가지는 제 2메모리 영역(122)에 비하여 빠른 읽기/쓰기/지우기 성능을 가지며, 큰 NOP를 가지는 것을 알 수 있다.
이때, 제 1메모리 영역(121)은 도 3과 같이, 제 2메모리 영역(122)에 쓰여진 사용자 데이터에 대한 맵핑 정보가 쓰여지는 맵핑 정보 영역(121a) 및 맵핑 정보 영역(121a)에 쓰여진 맵핑 정보에 대한 유효성 여부를 나타내는 인덱스 영역(121b)를 포함할 수 있다. 이때, 맵핑 정보 영역(121a)은 제 2메모리 영역(122)에 쓰여진 사용자 데이터의 맵핑 정보가 쓰여지는 경우를 예를 들어 설명하고 있으나, 이에 한정되지 않고 제 1메모리 영역(121)에 해당하는 사용자 데이터 및 맵핑 정보가 저장될 수 있다.
이와 같이, 제 1메모리 영역(121)에 제 2메모리 영역(122)에 쓰여진 사용자 데이터에 대한 맵핑 정보를 저장하는 것은, 맵핑 정보는 사용자 데이터에 비하여 크기가 작으며, 사용자 데이터에 비하여 상대적으로 빈번한 업데이트가 이루어지게 된다. 따라서, 제 2메모리 영역(122)에 비하여 상대적으로 읽기/쓰기/지우기 성능이 높은 제 1메모리 영역(121)에 맵핑 정보를 저장하여 비휘발성 메모리(120)에서의 성능 향상이 가능하게 되기 때문이다.
이러한 맵핑 정보 관리부(130)는 제 2메모리 영역(122)에 쓰여지는 사용자 데이터에 대한 논리 주소 및 물리 주소에 대한 맵핑 정보를 제 1메모리 영역(121)의 맵핑 정보 영역(121a)에 쓰고, 제 2메모리 영역(122)에 사용자 데이터의 쓰기가 완료되면, 제 1메모리 영역(121)의 인덱스 영역(121b)에 소정 값을 마킹하게 된다. 다시 말해서, 본 발명의 실시예에서는 맵핑 정보 관리부(130)가 제 2메모리 영역(122)에 사용자 데이터를 쓰기 이전에 제 1메모리 영역(121)의 맵핑 정보 영역(121a)에 맵핑 정보를 쓰고, 제 2메모리 영역(122)에 사용자 데이터의 쓰기가 완료되면, 전술한 맵핑 정보 영역(121a)에 해당하는 인덱스 영역(121b)에 소정값을 마킹하는 것이다.
이는, 차후에 맵핑 정보 관리부(130)가 비휘발성 메모리(120)로 공급되는 전원이 갑자기 차단되는 등의 상황이 발생되어 맵핑 정보를 재구성할 때 인덱스 영역(121b)에 쓰여진 값을 통해 맵핑 정보 영역(121a)에 대응하는 사용자 데이터의 유효성을 판단할 수 있기 때문이다. 예를 들어, 맵핑 정보 관리부(130)는 제 2메모리 영역(122)에 사용자 데이터의 쓰기가 완료되기 이전에는 인덱스 영역(121b)에 'FF'를 쓰고, 사용자 데이터의 쓰기가 완료되면 인덱스 영역(121b)에 '00'을 마킹할 수 있다. 따라서, 맵핑 정보 관리부(130)가 갑작스런 전원 차단 등으로 전원이 차단된 후, 다시 전원이 공급되어 맵핑 정보를 재구성할 때, 인덱스 영역(121b)에 'FF'가 쓰여졌다면 해당 사용자 데이터는 유효하지 않은 것으로 판단하고, '00'이 쓰여졌다면 해당 사용자 데이터는 유효한 것으로 판단될 수 있다.
또한, 맵핑 정보 관리부(130)는 제 1메모리 영역(121)의 맵핑 정보 저장 영역(121a)에 제 2메모리 영역(122)에 포함되는 적어도 하나 이상의 블록에 대한 맵핑 정보를 저장할 수 있다.
한편, 맵핑 정보 관리부(130)는 사용자 요청부(110)로부터 제 2메모리 영역(122)에 저장된 사용자 데이터에 대한 읽기가 요청되는 경우, 제 1메모리 영역(121)의 맵핑 정보 저장 영역(121a)에 저장된 맵핑 정보를 참조로 하여 제 2메모리 영역(122)에서 읽기 요청된 사용자 데이터에 접근할 수 있게 된다.
도 4는 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 쓰기 방법이 도시된 도면이다. 이때, 도 4의 쓰기 방법은 제 2메모리 영역(122)에 사용자 데이터를 쓰는 경우의 일 예로 이해될 수 있다.
도시된 바와 같이, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 쓰기 방법은, 먼저 사용자가 사용자 요청부(110)를 통해 소정 논리 주소를 이용하여 사용자 데이터의 쓰기 요청을 하게 된다(S110).
맵핑 정보 관리부(130)는 쓰기 연산 요청시 이용된 논리 주소에 대해 맵핑될 물리 주소를 판단하고(S120), 논리 주소와 물리 주소의 맵핑 정보를 제 1메모리 영역(121)의 맵핑 정보 저장 영역(121a)에 저장하게 된다(S130).
이때, 본 발명의 실시예에서는 맵핑 정보 관리부(130)가 제 2메모리 영역(122)의 물리 주소가 맵핑될 때 그에 따른 맵핑 정보를 제 1메모리 영역(121)에 저장하는 경우의 예를 들어 설명하기로 하는데, 이는 제 1메모리 영역(121)은 제 2메모리 영역(122)에 비하여 빠른 읽기/쓰기/지우기 성능을 가지기 때문에 제 1메모리 영역(122)에 포함된 물리 주소에 대한 맵핑 정보는 그대로 제 1메모리 영역(121)에 저장하게 되나, 제 2메모리 영역(122)에 포함된 물리 주소에 대한 맵핑 정보는 제 1메모리 영역(121)에 저장하여 빈번한 업데이트가 이루어지는 맵핑 정보로 인한 전체 시스템의 속도 저하가 발생되는 것을 방지하게 된다.
맵핑 정보 관리부(130)는 제 2메모리 영역(122)에 쓰기 연산에 따른 사용자 데이터의 쓰기가 완료되면(S140), 맵핑 정보가 저장된 맵핑 정보 저장 영역(121a)에 대응하는 인덱스 영역(121b)에 소정값을 마킹하게 된다(S150).
도 5는 본 발명의 실시예에 따른 제 1메모리 영역에 저장된 맵핑 정보 및 제 2메모리 영역에 저장되는 사용자 데이터가 도시된 도면이다.
도시된 바와 같이, 제 2메모리 영역(122)의 각 블록(블록0, 블록 1, ... , 블록 n)에 사용자 데이터가 쓰여질 때 제 1메모리 영역(121)에는 물리블록번호, 논리블록번호, 삭제횟수, 블록 상태 및 맵핑 정보 등을 포함하는 맵핑 정보가 쓰여질 수 있는 것이다. 이러한 맵핑 정보가 쓰여지는 방법은 전술한 도 4의 방법을 통해 수행될 수 있다.
도 6은 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 읽기 방법이 도시된 도면이다. 이때, 도 6의 읽기 방법은 사용자가 제 2메모리 영역(122)에 저장된 사용자 데이터에 대한 읽기 요청을 한 경우의 일 예로 이해될 수 있다.
도시된 바와 같이, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 읽기 방법은, 먼저 먼저 사용자가 사용자 요청부(110)를 통해 소정 논리 주소를 이용하여 사용자 데이터의 읽기 요청을 하게 된다(S210).
맵핑 정보 관리부(130)는 제 1메모리 영역(121)으로부터 읽기 요청된 사용자 데이터에 대한 맵핑 정보를 읽어오게 된다(S220).
이후, 맵핑 정보 관리부(130)는 읽어온 맵핑 정보를 참조하여 읽기 요청된 사용자 데이터를 추출하여 사용자 요청부(110)로 넘겨주게 된다(S230).
이와 같이, 본 발명의 실시예에 따른 이종 셀 타입을 지원하는 비휘발성 메모리에서는 전술한 도 4 및 도 6과 같은 쓰기 방법 및 읽기 방법을 통해 제 2메모리 영역(122)에 쓰여진 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역(121)의 맵핑 정보 저장 영역(121a)에 저장하고, 저장된 맵핑 정보를 참조하여 제 2메모리 영역(122)에 쓰여진 사용자 데이터에 접근하기 때문에 제 1메모리 영역(121) 및 제 2메모리 영역(122)의 물리적인 특성을 고려하여 빈번한 업데이트가 이루어지는 맵핑 정보는 제 1메모리 영역(121)에 쓰고, 맵핑 정보에 비하여 상대적으로 크기가 크며 업데이트가 자주 일어나지 않는 사용자 데이터는 제 2메모리 영역(122)에 저 장하여 비휘발성 메모리(120)를 사용하는 장치에서의 성능을 향상시킬 수 있게 된다.
한편, 본 발명의 실시예에서 맵핑 정보 관리부(130)는 예측하지 못한 전원 공급 차단으로 인해 비휘발성 메모리(120)에 공급되는 전원이 차단된 후, 다시 전원이 공급되었을 때 제 1메모리 영역(121)에 쓰여지는 맵핑 정보를 참조로 하여 맵핑 정보를 재구성하는 초기화를 수행할 수 있다.
도 7은 본 발명의 실시예에 따른 맵핑 정보 초기화 방법이 도시된 도면이다.
도시된 바와 같이, 본 발명의 실시예에 따른 맵핑 정보 초기화 방법은, 먼저 맵핑 정보 관리부(130)가 제 1메모리 영역(121)에 저장된 맵핑 정보를 읽어오게 된다(S310). 이때, 맵핑 정보 관리부(130)는 맵핑 정보가 저장된 섹터 또는 페이지와 같은 맵핑 정보 저장 영역(121a)을 읽어오는 것으로 이해될 수 있으며, 본 발명의 실시예에서는 페이지를 읽어오는 경우를 예를 들어 설명하기로 한다.
맵핑 정보 관리부(130)는 해당하는 맵핑 정보 저장 영역(121a)에 대응하는 인덱스 영역(121b)에 마킹된 값을 확인하게 되고(S320), 확인 결과 사전 지정된 값이라면(S330), 해당 맵핑 정보는 유효한 것으로 판단하고(S340), 그렇지 않은 경우에는 유효하지 않은 경우로 판단하게 된다(S350).
이후, 맵핑 정보의 재구성이 필요한 제 2메모리 영역(122)에서의 블록이 없을때까지, 즉 맵핑 정보의 재구성이 완료될때까지 전술한 S310 내지 S340 단계를 반복적으로 수행하게 된다(S360).
본 발명의 실시예에서 사용되는 용어 중 '부'는 소프트웨어 또는 Field Programmable Gate Array(FPGA) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)과 같은 하드웨어 구성요소를 의미하며, 부는 어떤 역할들을 수행한다. 그렇지만 부는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 부는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 실행시키도록 구성될 수도 있다. 따라서, 일 예로서 부는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 부들에서 제공되는 기능은 더 작은 수의 구성요소들 및 부들로 결합되거나 추가적인 구성요소들과 부들로 더 분리될 수 있다.
이상과 같이 본 발명에 따른 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 본 발명의 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 장치 및 방법에 따르면, 이종 셀 타입을 지원하는 비휘발성 메모리에서 각 셀 타입에 따른 메모리 영역에 포함된 물리 주소의 특성을 고려하여 저장할 데이터를 맵핑 데이터와 사용자 데이터로 구분하여 저장하여 쓰기 연산 성능을 향상시킬 수 있는 효과가 있다.

Claims (14)

  1. 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 사용자 요청부;
    이종의 셀 타입을 가지는 복수의 메모리 영역을 포함하는 비휘발성 메모리; 및
    상기 복수의 메모리 영역 중 제 2메모리 영역에 쓰여지는 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역에 저장하는 맵핑 정보 관리부를 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  2. 제 1 항에 있어서,
    상기 비휘발성 메모리는, 제 1셀 타입의 제 1메모리 영역; 및
    제 2셀 타입 영역의 제 2메모리 영역을 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  3. 제 2 항에 있어서,
    상기 제 1메모리 영역은, SLC(Singl Level Cell) 타입이며,
    상기 제 2메모리 영역은, MLC(Multi Level Cell) 타입으로 이루어지는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  4. 제 2 항에 있어서,
    상기 제 1메모리 영역은, 상기 제 2메모리 영역의 맵핑 정보가 저장되는 맵핑 정보 저장 영역; 및
    상기 맵핑 정보 저장 영역에 저장된 맵핑 정보의 유효성 여부를 나타내는 인덱스 영역을 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  5. 제 4 항에 있어서,
    상기 맵핑 정보 관리부는, 상기 제 2메모리에 상기 사용자 데이터의 쓰기 완료 이전에 맵핑 정보를 상기 맵핑 정보 관리 영역에 저장하고,
    상기 사용자 데이터의 쓰기가 완료되면, 상기 인덱스 영역에 소정값을 마킹하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  6. 제 5 항에 있어서,
    상기 맵핑 정보 관리부는, 상기 인덱스 영역에 마킹된 값을 통해 상기 맵핑 정보 저장 영역에 저장된 맵핑 정보의 유효성을 판단하고,
    상기 판단 결과에 유효한 맵핑 정보를 통해 맵핑 정보를 재구성하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  7. 제 2 항에 있어서,
    상기 제 1메모리 영역에 저장되는 데이터는, 상기 제 2메모리 영역에 저장되는 데이터에 비하여 빈번한 업데이트가 이루어지는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 장치.
  8. 사용자가 소정의 논리 주소를 이용하여 소정 연산을 요청하는 단계; 및
    이종의 셀 타입을 가지는 복수의 메모리 영역을 포함하는 비휘발성 메모리에서 제 2메모리 영역에 쓰여지는 사용자 데이터에 대한 맵핑 정보를 제 1메모리 영역에 저장하는 단계를 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  9. 제 8 항에 있어서,
    상기 비휘발성 메모리는, 제 1셀 타입의 제 1메모리 영역; 및
    제 2셀 타입 영역의 제 2메모리 영역을 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  10. 제 9 항에 있어서,
    상기 제 1메모리 영역은, SLC(Singl Level Cell) 타입이며,
    상기 제 2메모리 영역은, MLC(Multi Level Cell) 타입으로 이루어지는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  11. 제 9 항에 있어서,
    상기 제 1메모리 영역은, 상기 제 2메모리 영역의 맵핑 정보가 저장되는 맵핑 정보 저장 영역; 및
    상기 맵핑 정보 저장 영역에 저장된 맵핑 정보의 유효성 여부를 나타내는 인덱스 영역을 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  12. 제 11 항에 있어서,
    상기 맵핑 정보를 저장하는 단계는, 상기 제 2메모리에 상기 사용자 데이터의 쓰기 완료 이전에 맵핑 정보를 상기 맵핑 정보 관리 영역에 저장하는 단계; 및
    상기 사용자 데이터의 쓰기가 완료되면, 상기 인덱스 영역에 소정값을 마킹하는 단계를 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  13. 제 12 항에 있어서,
    상기 인덱스 영역에 마킹된 값을 통해 상기 맵핑 정보 저장 영역에 저장된 맵핑 정보의 유효성을 판단하는 단계; 및
    상기 판단 결과에 유효한 맵핑 정보를 통해 맵핑 정보를 재구성하는 단계를 더 포함하는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
  14. 제 9 항에 있어서,
    상기 제 1메모리 영역에 저장되는 데이터는, 상기 제 2메모리 영역에 저장되는 데이터에 비하여 빈번한 업데이트가 이루어지는 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑 정보 관리 방법.
KR1020060094298A 2006-09-27 2006-09-27 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법 KR100809320B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060094298A KR100809320B1 (ko) 2006-09-27 2006-09-27 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
US11/738,232 US7761652B2 (en) 2006-09-27 2007-04-20 Mapping information managing apparatus and method for non-volatile memory supporting different cell types
EP07116937.9A EP1909184B1 (en) 2006-09-27 2007-09-21 Mapping information managing apparatus and method for non-volatile memory supporting different cell types
JP2007245069A JP2008084316A (ja) 2006-09-27 2007-09-21 異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法
CN2007101616400A CN101154190B (zh) 2006-09-27 2007-09-27 映射信息管理设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094298A KR100809320B1 (ko) 2006-09-27 2006-09-27 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100809320B1 true KR100809320B1 (ko) 2008-03-05

Family

ID=38938736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094298A KR100809320B1 (ko) 2006-09-27 2006-09-27 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법

Country Status (5)

Country Link
US (1) US7761652B2 (ko)
EP (1) EP1909184B1 (ko)
JP (1) JP2008084316A (ko)
KR (1) KR100809320B1 (ko)
CN (1) CN101154190B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552028A (zh) * 2008-03-31 2009-10-07 深圳市朗科科技股份有限公司 组合使用存储设备的存储装置及实现存储的方法
KR20140119510A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056413A (ko) * 2015-11-13 2017-05-23 삼성전자주식회사 다중 모드 동작들을 위해 다중 파티션을 포함하는 저장 장치, 및 그것의 동작 방법
CN112306393A (zh) * 2019-08-02 2021-02-02 三星电子株式会社 存储装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7970984B2 (en) * 2004-12-23 2011-06-28 Sandisk Il Ltd. Method for using a multi-bit cell flash device in a system not designed for the device
SG130988A1 (en) * 2005-09-29 2007-04-26 Trek 2000 Int Ltd Portable data storage device incorporating multiple flash memory units
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
KR100889781B1 (ko) 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
US8060719B2 (en) * 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
TWI416524B (zh) * 2008-06-25 2013-11-21 Silicon Motion Inc 記憶體裝置和資料儲存方法
TWI381274B (zh) * 2008-07-10 2013-01-01 Phison Electronics Corp 用於快閃記憶體的區塊管理方法、儲存系統與控制器
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8572309B2 (en) * 2009-03-12 2013-10-29 Marvell World Trade Ltd. Apparatus and method to protect metadata against unexpected power down
JP5330136B2 (ja) * 2009-07-22 2013-10-30 株式会社東芝 半導体記憶装置
CN102467459B (zh) * 2010-11-11 2015-05-06 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US8984211B2 (en) 2011-12-21 2015-03-17 Hitachi, Ltd. Computer system and management system
KR20130087936A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 메모리 장치, 메모리 시스템 및 이의 프로그램 방법
US9489148B2 (en) 2013-03-13 2016-11-08 Seagate Technology Llc Selecting between non-volatile memory units having different minimum addressable data unit sizes
US9990278B2 (en) * 2014-10-20 2018-06-05 Cypress Semiconductor Corporation Overlaid erase block mapping
DE102015106116A1 (de) * 2015-04-21 2016-10-27 Phoenix Contact Gmbh & Co. Kg Verfahren und Steuereinrichtung zur flexiblen Prozesssteuerung
US9946642B2 (en) 2015-11-13 2018-04-17 Samsung Electronics Co., Ltd Distributed multimode storage management
US9996473B2 (en) 2015-11-13 2018-06-12 Samsung Electronics., Ltd Selective underlying exposure storage mapping
US9990304B2 (en) 2015-11-13 2018-06-05 Samsung Electronics Co., Ltd Multimode storage management system
US9785368B1 (en) * 2016-07-24 2017-10-10 Nxp Usa, Inc. System and method for mapping control and user data
KR20180097220A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
CN110281865B (zh) * 2019-06-29 2021-01-19 潍柴动力股份有限公司 一种车辆控制器及数据存储方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907856A (en) 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
JP2000020391A (ja) 1998-06-30 2000-01-21 Sony Corp 記憶装置、データ処理装置並びにデータ処理方法
KR20030040817A (ko) * 2001-11-16 2003-05-23 삼성전자주식회사 플래시 메모리 관리방법
KR20050011869A (ko) * 2003-07-24 2005-01-31 주식회사 레인콤 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법
US20050223158A1 (en) 2004-04-05 2005-10-06 Sun-Teck See Flash memory system with a high-speed flash controller

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313576B2 (ja) 1996-04-25 2002-08-12 エヌイーシービューテクノロジー株式会社 メモリアクセス制御方法及び装置
KR100205240B1 (ko) 1996-09-13 1999-07-01 윤종용 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
JPH1131102A (ja) * 1997-07-14 1999-02-02 Toshiba Corp データ記憶システム及び同システムに適用するアクセス制御方法
JPH11224491A (ja) * 1997-12-03 1999-08-17 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
JP2000173281A (ja) * 1998-12-04 2000-06-23 Sony Corp 半導体記憶装置
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
US20080256352A1 (en) * 2000-01-06 2008-10-16 Super Talent Electronics, Inc. Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
JP2001306393A (ja) * 2000-04-20 2001-11-02 Mitsubishi Electric Corp 記憶装置
US6396744B1 (en) 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
JP2002022687A (ja) * 2000-07-04 2002-01-23 Kao Corp 排泄検知センサ
CN1118026C (zh) * 2000-12-28 2003-08-13 大唐电信科技股份有限公司微电子分公司 在一个物理存储器内架构不同用途的多逻辑分区的ic卡
JP2004062328A (ja) 2002-07-25 2004-02-26 Renesas Technology Corp Ｎａｎｄ型フラッシュメモリを搭載したフラッシュストレージメディア
JP4129381B2 (ja) 2002-09-25 2008-08-06 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR20040072875A (ko) 2003-02-11 2004-08-19 유비시스테크놀러지 주식회사 낸드 플래시 메모리를 이용한 저장장치
US8041878B2 (en) 2003-03-19 2011-10-18 Samsung Electronics Co., Ltd. Flash file system
US20090193184A1 (en) * 2003-12-02 2009-07-30 Super Talent Electronics Inc. Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System
JP2005222202A (ja) * 2004-02-04 2005-08-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置のデータ保護方法
JP2005267676A (ja) * 2004-03-16 2005-09-29 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
JP2005302152A (ja) 2004-04-12 2005-10-27 Sony Corp 複合型記憶装置、データ書込方法及びプログラム
JP2008020937A (ja) * 2004-10-29 2008-01-31 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907856A (en) 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
JP2000020391A (ja) 1998-06-30 2000-01-21 Sony Corp 記憶装置、データ処理装置並びにデータ処理方法
KR20030040817A (ko) * 2001-11-16 2003-05-23 삼성전자주식회사 플래시 메모리 관리방법
KR20050011869A (ko) * 2003-07-24 2005-01-31 주식회사 레인콤 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법
US20050223158A1 (en) 2004-04-05 2005-10-06 Sun-Teck See Flash memory system with a high-speed flash controller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552028A (zh) * 2008-03-31 2009-10-07 深圳市朗科科技股份有限公司 组合使用存储设备的存储装置及实现存储的方法
KR20140119510A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102025240B1 (ko) * 2013-04-01 2019-11-04 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170056413A (ko) * 2015-11-13 2017-05-23 삼성전자주식회사 다중 모드 동작들을 위해 다중 파티션을 포함하는 저장 장치, 및 그것의 동작 방법
KR102541492B1 (ko) * 2015-11-13 2023-06-08 삼성전자주식회사 다중 모드 동작들을 위해 다중 파티션을 포함하는 저장 장치, 및 그것의 동작 방법
CN112306393A (zh) * 2019-08-02 2021-02-02 三星电子株式会社 存储装置

Also Published As

Publication number Publication date
JP2008084316A (ja) 2008-04-10
CN101154190A (zh) 2008-04-02
EP1909184A3 (en) 2009-07-08
EP1909184A2 (en) 2008-04-09
EP1909184B1 (en) 2013-11-06
US7761652B2 (en) 2010-07-20
US20080077728A1 (en) 2008-03-27
CN101154190B (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
KR100809320B1 (ko) 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑정보 관리 장치 및 방법
KR100855467B1 (ko) 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
US11119940B2 (en) Sequential-write-based partitions in a logical-to-physical table cache
US9477596B2 (en) LBA bitmap usage
JP5683023B2 (ja) 不揮発性一時データの処理
US7594067B2 (en) Enhanced data access in a storage device
US20100205363A1 (en) Memory device and wear leveling method thereof
KR100672996B1 (ko) 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치
KR20090042035A (ko) 불휘발성 메모리 장치를 이용한 데이터 저장장치, 메모리시스템, 그리고 컴퓨터 시스템
KR20120008079A (ko) 메모리 맵핑 기술
US11307979B2 (en) Data storage device and non-volatile memory control method
KR100781517B1 (ko) 비휘발성 메모리의 맵핑 정보 관리 장치 및 방법
US11218164B2 (en) Data storage device and non-volatile memory control method
KR100703806B1 (ko) 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
US11269534B2 (en) Data storage device and non-volatile memory control method
US11748023B2 (en) Data storage device and non-volatile memory control method
CN108073362B (zh) 一种延长PairBlock使用寿命的方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 13