JP2000020391A - 記憶装置、データ処理装置並びにデータ処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 データの書き込み又は読み出しを効率よく行
い、コストの上昇を招くことなく記憶容量の増大を実現
した記憶装置、この記憶装置を用いたデータ処理システ
ム及びデータ処理方法を提供する。 【解決手段】 フラッシュメモリ２１からデータを読み
出し、又はフラッシュメモリ２１にデータを書き込む処
理を行う際に、フラッシュメモリ２１の記憶領域を構成
する物理ブロックの物理アドレスとこの物理ブロックに
書き込まれた論理ブロックの論理アドレスとの対応関係
を示すテーブルが、セグメント単位で作成されるように
している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データが記憶され
る記憶領域が複数のブロックに分割されており、上記記
憶領域に書き込まれたデータが上記ブロック毎に管理さ
れる記憶手段を備えた記憶装置と、この記憶装置にデー
タを書き込み又はこの記憶装置からデータを読み出すデ
ータ処理装置並びにデータ処理方法に関する。

【０００２】

【従来の技術】従来より、コンピュータ等の電子機器で
用いられるデータを記憶させておく外部記憶装置とし
て、フラッシュメモリ（電気的消去可能型プログラマブ
ルＲＯＭ（Read-Only Memory））を記憶手段として用い
たカード型の外部記憶装置（以下、メモリカードとい
う。）が提案されている。

【０００３】このメモリカードにおいて、記憶手段であ
るフラッシュメモリは、データが記憶される記憶領域が
複数のブロックに分割されている。そして、このメモリ
カードは、フラッシュメモリに書き込まれたデータをブ
ロック毎に管理するようにしている。

【０００４】フラッシュメモリは、各ブロックの書き込
み頻度にばらつきがあると、書き込み頻度の高いブロッ
クが不良となる場合がある。このため、フラッシュメモ
リにデータを書き込む際は、各ブロックの書き込み頻度
がほぼ均等になるようにするとともに、不良となったブ
ロックについては、データの書き込みを行わないように
する必要がある。

【０００５】そこで、このフラッシュメモリを記憶手段
として備えるメモリカードを用いたデータ処理システム
においては、フラッシュメモリに記憶させるデータを複
数のブロックに分割し、各ブロック毎にアドレス情報を
付加して、ブロック単位でフラッシュメモリの書き込み
頻度の低いブロックに書き込むようにしている。すなわ
ち、メモリカードを用いたデータ処理システムにおいて
は、データが順番通りにメモリカードに書き込まれてい
ない。なお、以下の説明においては、混同を避けるため
に、フラッシュメモリの記憶領域のブロックを物理ブロ
ックと呼び、データが分割された単位であるブロックを
論理ブロックと呼ぶ。また、物理ブロックのブロックア
ドレスを物理アドレスと呼び、論理ブロックのブロック
アドレスを論理アドレスと呼ぶ。

【０００６】このメモリカードからデータを読み出す際
は、先ず、フラッシュメモリの物理ブロック全てにアク
セスして、各物理ブロックの物理アドレスとその物理ブ
ロックに記憶されている論理ブロックの論理アドレスと
の対応関係を示すテーブルをデータ処理回路の内部メモ
リ上に作成する。そして、このテーブルを参照して所望
のデータが記憶されている物理ブロックの物理アドレス
を検出し、この物理ブロックから所望のデータを読み出
す。

【０００７】また、メモリカードにデータを書き込む際
は、先ず、フラッシュメモリの物理ブロック全てにアク
セスして、各物理ブロックの物理アドレスとその物理ブ
ロックに記憶されている論理ブロックの論理アドレスと
の対応関係を示すテーブルをデータ処理回路の内部メモ
リ上に作成する。そして、このテーブルを参照して未使
用の物理ブロックを検出し、この物理ブロックに所望の
データを書き込む。

【０００８】

【発明が解決しようとする課題】ところで、近年、コン
ピュータ等の電子機器に対しては、ますます高い処理能
力が要求されるようになっており、これらの電子機器に
おいて一度に扱われるデータが巨大化している。これに
伴い、データを記憶させておく外部記憶装置も大容量化
が望まれている。そして、メモリカードもフラッシュメ
モリの集積度の向上により、例えば１２８ＭＢもの容量
を有する大容量のものが提案されている。

【０００９】このような大容量のメモリカードにおいて
は、フラッシュメモリの物理ブロックのブロック数が多
くなっている。したがって、大容量のメモリカードにお
いては、上述したようにデータの読み出しや書き込みの
際に作成されるテーブルも大きくなり、大きな内部メモ
リを有するデータ処理回路が必要となって、コストの上
昇を招いてしまっていた。

【００１０】そこで、本発明は、データの書き込み又は
読み出しを効率よく行い、コストの上昇を招くことなく
記憶容量の増大を実現した記憶装置、この記憶装置を用
いたデータ処理システム及びデータ処理方法を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】本発明に係る記憶装置
は、データが記憶される記憶領域が複数のブロックに分
割されており、上記記憶領域に書き込まれたデータが上
記ブロック毎に管理される記憶手段を備えた記憶装置に
おいて、上記ブロックは複数で一つのセグメントを構成
しており、上記記憶手段からデータを読み出し、又は上
記記憶手段にデータを書き込む際は、上記セグメント単
位で当該セグメントを構成するブロックに書き込まれた
データの論理アドレスと上記セグメントを構成するブロ
ックの物理アドレスとの対応関係を示すテーブルが作成
され、このテーブルを参照して上記データが読み出さ
れ、又は書き込まれることを特徴としている。

【００１２】この記憶装置は、記憶手段からのデータの
読み出し、又は記憶手段にデータの書き込みが行われる
際に、セグメント単位でテーブルが作成される。したが
って、この記憶装置によれば、記憶手段のブロック全て
に関して一括してテーブルを作成する必要がないので、
効率よくデータの読み出し又は書き込みを行うことがで
きる。

【００１３】また、本発明に係るデータ処理装置は、デ
ータが記憶される記憶領域が複数のブロックに分割され
ており、上記記憶領域に書き込まれたデータが上記ブロ
ック毎に管理される記憶手段を備えた記憶装置にデータ
を書き込み又は上記記憶装置からデータを読み出す処理
を行うデータ処理装置であって、上記記憶装置の備える
記憶手段のブロックは複数で一つのセグメントを構成し
ており、上記記憶装置からデータを読み出し、又は上記
記憶装置にデータを書き込む際に、上記セグメント単位
で当該セグメントを構成するブロックに書き込まれたデ
ータの論理アドレスと上記セグメントを構成するブロッ
クの物理アドレスとの対応関係を示すテーブルを作成
し、このテーブルを参照して上記データを読み出し、又
は書き込むことを特徴としている。

【００１４】このデータ処理装置は、記憶手段からデー
タを読み出し、又は記憶手段にデータを書き込む際に、
セグメント単位でテーブルを作成する。したがって、こ
のデータ処理装置は、記憶手段のブロック全てに関して
一括してテーブルを作成する必要がないので、効率よく
データの読み出し又は書き込みを行うことができる。

【００１５】また、本発明に係るデータ処理方法は、デ
ータが記憶される記憶領域が複数のブロックに分割され
ており、上記記憶領域に書き込まれたデータが上記ブロ
ック毎に管理されるとともに複数のブロック毎にセグメ
ントが構成された記憶手段からデータを読み出し、又は
上記記憶手段にデータを書き込む際に、上記セグメント
単位で当該セグメントを構成するブロックに書き込まれ
たデータの論理アドレスと上記セグメントを構成するブ
ロックの物理アドレスとの対応関係を示すテーブルを作
成し、このテーブルを参照して上記データを読み出し、
又は書き込むことを特徴としている。

【００１６】このデータ処理方法によれば、記憶手段か
らデータを読み出し、又は書き込む際に、セグメント単
位でテーブルが作成される。したがって、このデータ処
理方法によれば、記憶手段のブロック全てに関して一括
してテーブルを作成する必要がないので、効率よくデー
タの読み出し又は書き込みを行うことができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００１８】ここでは、本発明を、図１に示すように、
ホスト側の装置となるデータ処理装置１０と、シリアル
インターフェースを介してこのデータ処理装置１０に接
続される外部記憶装置であるメモリカード２０とから構
成されるデータ処理システム１に適用した例について説
明する。

【００１９】なお、ここでは、データ処理装置１０とメ
モリカード２０との間でのデータのやり取りをシリアル
インターフェースによって行うシステムを例に説明する
が、本発明はデータのやり取りをパラレルインターフェ
ースによって行うシステムに対しても適用可能である。

【００２０】（データ処理装置）このデータ処理システ
ム１に用いられるデータ処理装置１０は、アプリケーシ
ョンデータに基づいて所定のプログラムを実行するデー
タ処理部１１と、外部装置であるメモリカード２０との
間でアプリケーションデータのやり取りをするためのシ
リアルインターフェース回路１２と、データ処理部１１
とシリアルインターフェース回路１２間に設けられ、デ
ータ処理部１１から供給されたアプリケーションデータ
を一時的に記憶するレジスタ１３と、データ処理部１
１、シリアルインターフェース回路１２、レジスタ１３
のそれぞれに接続され、これらの処理動作を制御する制
御部１４とを備えている。

【００２１】このデータ処理装置１０は、例えばデータ
処理部１１が所定のプログラムを実行する際に、外部記
憶装置であるメモリカード２０にアプリケーションデー
タを記憶させる必要があると判断した場合は、データ処
理部１１が制御部１４の制御に基づいて、記憶させるべ
きアプリケーションデータや書き込み命令等の制御デー
タをレジスタ１３に書き込む。

【００２２】そして、シリアルインターフェース回路１
２が、制御部１４の制御に基づいてレジスタ１３から記
憶させるべきアプリケーションデータや制御データを読
み出し、シリアルデータに変換して、クロック信号やス
テータス信号とともにこれらの転送を行う。また、この
データ処理装置１０は、データ処理部１１が所定のプロ
グラムを実行する際に、外部記憶装置であるメモリカー
ド２０からアプリケーションデータを読み出す必要があ
ると判断した場合は、データ処理部１１が制御部１４の
制御に基づいて読み出し命令等の制御データをレジスタ
１３に書き込む。そして、シリアルインターフェース回
路１２が、制御部１４の制御に基づいてレジスタ１３か
ら制御データを読み出し、シリアルデータに変換して、
クロック信号やステータス信号とともにこれらの転送を
行う。

【００２３】この制御データに従ってメモリカード２０
から転送されてきたアプリケーションデータは、シリア
ルインターフェース回路１２によりパラレルデータに変
換され、レジスタ１３に書き込まれる。そして、データ
処理部１１が、制御部１４の制御に基づいてレジスタ１
３からこのアプリケーションデータを読み出して所定の
処理を行う。

【００２４】なお、本発明が適用されるデータ処理シス
テムに用いられるデータ処理装置は、メモリカード２０
等の外部記憶装置との間でデータのやり取りが可能なも
のであれば特に限定されるものではなく、パーソナルコ
ンピュータ、デジタルスチルカメラ、デジタルビデオカ
メラ等の種々のデータ処理装置が適用可能である。

【００２５】このデータ処理システム１において、デー
タ処理装置１０とメモリカード２０とは、シリアルイン
ターフェースによって接続されており、具体的には、少
なくとも３本のデータ線ＳＣＬＫ，Ｓｔａｔｅ，ＤＩＯ
によって接続される。すなわち、データ処理装置１０と
メモリカード２０とは、少なくとも、データ伝送時にク
ロック信号を伝送するための第１のデータ線ＳＣＬＫ
と、データ伝送時に必要なステータス信号を伝送するた
めの第２のデータ線Ｓｔａｔｅと、メモリカード２０に
書き込むアプリケーションデータや制御データ又はメモ
リカード２０から読み出すアプリケーションデータや制
御データをシリアルに伝送する第３のデータ線ＤＩＯと
によって接続され、これらを介して、データ処理装置１
０とメモリカード２０との間でアプリケーションデータ
のやり取りを行う。

【００２６】（メモリカード）メモリカード２０は、図
２に示すように、記憶手段であるフラッシュメモリ２１
と、データ処理装置１０との間でアプリケーションデー
タや制御データのやり取りをするためのシリアル／パラ
レル・パラレル／シリアル・インターフェース回路（以
下、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２とい
う。）と、フラッシュメモリ２１とＳ／Ｐ・Ｐ／Ｓイン
ターフェース回路２２間に設けられ、Ｓ／Ｐ・Ｐ／Ｓイ
ンターフェース回路２２から供給されたアプリケーショ
ンデータを一時的に記憶するレジスタ２３と、このレジ
スタ２３に接続され、レジスタ２３に書き込まれたアプ
リケーションデータにエラーがある場合にエラー訂正符
号に基づいてエラーを訂正するＥＣＣ回路２４と、フラ
ッシュメモリ２１、Ｓ／Ｐ・Ｐ／Ｓインターフェース回
路２２、レジスタ２３のそれぞれに接続され、これらの
処理動作を制御する制御部２５とを備えている。

【００２７】Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２
は、少なくとも上述した３本のデータ線ＳＣＬＫ，Ｓｔ
ａｔｅ，ＤＩＯを介して、データ処理装置１０のシリア
ルインターフェース回路１２に接続され、これらのデー
タ線ＳＣＬＫ，Ｓｔａｔｅ，ＤＩＯを介して、データ処
理装置１０との間でアプリケーションデータや制御デー
タのやり取りを行う。すなわち、Ｓ／Ｐ・Ｐ／Ｓインタ
ーフェース回路２２は、データ処理装置１０のシリアル
インターフェース回路１２から送られてきたシリアルデ
ータをパラレルデータに変換して、レジスタ２３に書き
込む。また、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２
は、レジスタ２３から読み出されたパラレルデータをシ
リアルデータに変換して、データ処理装置１０のシリア
ルインターフェース回路１２へ送出する。

【００２８】このＳ／Ｐ・Ｐ／Ｓインターフェース回路
２２とデータ処理装置１０との間でのシリアルデータの
伝送は、第１のデータ線ＳＣＬＫによってデータ処理装
置１０から送られてくるクロック信号によって同期を取
りながら、第３のデータ線ＤＩＯによって行われる。こ
のとき、第３のデータ線ＤＩＯによってやり取りされる
シリアルデータのデータ種別は、第２のデータ線Ｓｔａ
ｔｅによって伝送されるステータス信号によって判別さ
れる。ここで、シリアルデータの種別には、例えば、フ
ラッシュメモリ２１に記憶させるべきアプリケーション
データ、フラッシュメモリ２１から読み出されたアプリ
ケーションデータ、又は書き込み命令、読み出し命令等
の制御データ等がある。

【００２９】また、Ｓ／Ｐ・Ｐ／Ｓインターフェース回
路２２は、データ処理装置１０から送られてきたデータ
が書き込み命令や読み出し命令等の制御データである場
合には、当該制御データを制御部２５に供給する。

【００３０】レジスタ２３はフラッシュメモリ２１とＳ
／Ｐ・Ｐ／Ｓインターフェース回路２２間でやり取りさ
れるアプリケーションデータを一時的に記憶する。

【００３１】ＥＣＣ回路２４は、Ｓ／Ｐ・Ｐ／Ｓインタ
ーフェース回路２２によりレジスタ２３に書き込まれた
アプリケーションデータにエラー訂正符号を付加する。
また、ＥＣＣ回路２４は、フラッシュメモリ２１から読
み出されレジスタ２３に書き込まれたアプリケーション
データにエラー訂正処理を施す。

【００３２】制御部２５は、Ｓ／Ｐ・Ｐ／Ｓインターフ
ェース回路２２から供給された制御データに基づいてメ
モリカード２０の動作を制御する。すなわち、この制御
部２５は、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２か
ら供給された書き込み命令に基づいて、レジスタ２３に
一時的に書き込まれたアプリケーションデータをレジス
タ２３から読み出して、フラッシュメモリ２１に記憶さ
せる。また、制御部２５は、Ｓ／Ｐ・Ｐ／Ｓインターフ
ェース回路２２から供給された読み出し命令に基づい
て、フラッシュメモリ２１からアプリケーションデータ
を読み出してレジスタ２３に書き込む。

【００３３】以上のようなメモリカード２０に対して、
データ処理装置１０から記憶させるべきアプリケーショ
ンデータや書き込み命令がシリアルデータとして送られ
てくると、先ず、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路
２２が、これらのデータをパラレルデータに変換して、
書き込み命令を制御部２５に供給するとともに、制御部
２５の制御に基づいて、アプリケーションデータをレジ
スタ２３に書き込む。

【００３４】ここで、レジスタ２３に書き込まれたアプ
リケーションデータには、ＥＣＣ回路２４により、エラ
ー訂正符号が付加される。

【００３５】そして、制御部２５が、Ｓ／Ｐ・Ｐ／Ｓイ
ンターフェース回路２２から供給された書き込み命令に
基づいて、レジスタ２３からアプリケーションデータを
読み出して、フラッシュメモリ２１に書き込む処理を行
う。

【００３６】また、このメモリカード２０は、データ処
理装置１０から読み出し命令が送られてくると、Ｓ／Ｐ
・Ｐ／Ｓインターフェース回路２２が、この読み出し命
令を制御部２５に供給する。

【００３７】そして、制御部２５が、Ｓ／Ｐ・Ｐ／Ｓイ
ンターフェース回路２２から供給された読み出し命令に
基づいて、フラッシュメモリ２１からアプリケーション
データを読み出して、レジスタ２３に書き込む。レジス
タ２３に書き込まれたアプリケーションデータにエラー
がある場合は、このレジスタ２３に接続されたＥＣＣ回
路２４にてエラー訂正符号に基づいてエラー訂正が行わ
れる。

【００３８】そして、Ｓ／Ｐ・Ｐ／Ｓインターフェース
回路２２が、制御部２５の制御に基づいてレジスタ２３
からこのアプリケーションデータを読み出してシリアル
データに変換し、データ処理装置１０に送出する。

【００３９】なお、以上はメモリカード２０にＥＣＣ回
路２４が設けられ、メモリカード２０内でアプリケーシ
ョンデータのエラー訂正を行うシステムについて説明し
たが、処理装置１０側にＥＣＣ回路２４を設け、データ
処理装置１０側でアプリケーションデータのエラー訂正
を行うようにしてもよい。この場合、アプリケーション
データにエラー訂正符号が付加された状態で、データ処
理装置１０とメモリカード２０との間のデータのやり取
りが行われる。

【００４０】（アプリケーションデータの構造、フラッ
シュメモリの構造）ところで、以上のデータ処理システ
ム１において、所定のプログラムを実行するためのアプ
リケーションデータは、図３に示すように、データの消
去単位である複数の論理ブロックに区切られた状態で取
り扱われる。そして、アプリケーションデータは、この
論理ブロックを単位としてメモリカード２０上で管理さ
れる。これらアプリケーションデータを構成する各論理
ブロックには、それぞれデータとしての論理番号である
論理アドレスが付されている。

【００４１】このアプリケーションデータは、メモリカ
ード２０のフラッシュメモリ２１に記憶されるときは、
各論理ブロックが必ずしも論理アドレスの順番でフラッ
シュメモリ２１に記憶されない。そして、アプリケーシ
ョンデータをフラッシュメモリ２１から読み出す際に、
各論理ブロックが論理アドレスの順に並べ替えられて元
のアプリケーションデータが再現される。

【００４２】また、アプリケーションデータを構成する
各論理ブロックは、書き込みや読み出しの単位となる複
数のセクターから構成されている。このセクターは、例
えば５１２バイトの実データと１６バイトの冗長データ
とからなりる。そして、これらセクターの冗長データと
して、論理ブロックの論理アドレスが複数のセクターに
分散されたかたちで付加されている。また、これらセク
ターには、それぞれデータの順に固有のセクター番号が
付されており、このセクター番号に基づいてアクセスす
ることができるようになされている。

【００４３】また、フラッシュメモリ２１の記憶領域
は、図４に示すように、複数の物理ブロックに分割され
ている。この物理ブロックは、フラッシュメモリ２１に
記憶されたデータを管理する単位であり、一つの物理ブ
ロックに、アプリケーションデータの一つの論理ブロッ
クが記憶されるようになっている。

【００４４】また、物理ブロックは、複数ブロックで一
つのセグメントを構成している。このセグメントは、後
述するように、フラッシュメモリ２１からデータを読み
出し、又はフラッシュメモリ２１にデータを書き込む際
にフラッシュメモリ２１の物理ブロックの物理アドレス
とアプリケーションデータの論理ブロックの論理アドレ
スとの対応関係を示すテーブルを作成する単位である。
すなわち、フラッシュメモリ２１からデータを読み出
し、又はフラッシュメモリ２１にデータを書き込む際
は、セグメント単位でテーブルが作成される。

【００４５】なお、このセグメントと、このセグメント
を構成する各物理ブロックに記憶される論理ブロックと
の対応関係は、予め決められている。すなわち、例え
ば、物理アドレス０の物理ブロックから物理アドレスｎ
の物理ブロックにより構成されるセグメント０には、論
理番号０から論理番号ｓまでの論理ブロックだけが記憶
され、論理番号がｓ＋１以後の論理ブロックがセグメン
ト０を構成する物理ブロックに記憶されることはない。
そして、論理番号０から論理番号ｓまでの論理ブロック
が、セグメント０内において、物理アドレス０の物理ブ
ロックから物理アドレスｎの物理ブロックに、順不同に
記憶されることになる。

【００４６】（データ読み出し処理の一例）ここで、以
上のようなデータ処理システム１において、メモリカー
ド２０のフラッシュメモリ２１からデータを読み出す処
理の一例について説明する。

【００４７】フラッシュメモリ２１からデータを読み出
す際は、先ず、データ処理装置１０のデータ処理部１１
からの読み出し命令が、シリアルインターフェース回路
１２、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２を介し
て、メモリカード２０の制御部２５に送られる。

【００４８】そして、メモリカード２０の制御部２５
は、この読み出し命令に従って、図５にフローチャート
で示す手順に従って、フラッシュメモリ２１から所望の
データを読み出す。

【００４９】すなわち、制御部２５は、先ずＳＴＥＰ１
において、読み出すデータのセクター番号から、当該デ
ータが属する論理ブロックの論理アドレスを計算する。
例えば、一つの論理ブロックが（ｔ＋１）のセクターか
ら構成される場合、セクター番号が１００のセクターが
属する論理ブロックの論理アドレスを求めるには、１０
０／（ｔ＋１）の演算を行うことにより、読み出すデー
タが属する論理ブロックの論理アドレスが求まる。

【００５０】ここで、上述したように、フラッシュメモ
リ２１のセグメントと、このセグメントを構成する各物
理ブロックに記憶される論理ブロックとの対応関係は、
予め決められている。したがって、読み出すデータが属
する論理ブロックの論理アドレスが求まれば、当該デー
タがフラッシュメモリ２１のどのセグメントに記憶され
ているかが分かることになる。

【００５１】次に、制御部２５は、ＳＴＥＰ２におい
て、例えば図６に示すような、当該データが記憶された
セグメントを構成する各物理ブロックの物理アドレス
と、この各物理ブロックに記憶された論理ブロックの論
理アドレスとの対応関係を示すテーブルを内部メモリ上
に作成する。このとき、内部メモリに他のセグメントに
ついてのテーブルが作成されているときは、制御部２５
は、このテーブルを、読み出すデータが記憶されたセグ
メントについてのテーブルに書き換える処理を行う。

【００５２】次に、制御部２５は、ＳＴＥＰ３におい
て、作成したテーブルを参照して、読み出すデータが属
する論理ブロックが記憶された物理ブロックを求める。

【００５３】次に、制御部２５は、ＳＴＥＰ４におい
て、読み出すデータが当該物理ブロック内のどこに記憶
されているかを求める。ここで、物理ブロックには、デ
ータがセクター番号順に記憶されている。したがって、
読み出すデータが、物理ブロック内の何番目に記憶され
ているかを求めるには、例えば、一つの論理ブロックが
ｔ＋１のセクターから構成される場合、セクター番号が
１００のデータが記憶されているのは、当該データの属
する論理ブロックの論理アドレスをＢとすると、１００
−Ｂ×（ｔ＋１）の演算を行うことにより、読み出すデ
ータが、物理ブロック内の何番目に記憶されているかが
求められる。

【００５４】次に、制御部２５は、ＳＴＥＰ５におい
て、物理ブロック内の読み出すデータが記憶されている
箇所にアクセスして、この物理ブロックから所望のデー
タを読み出す。

【００５５】制御部２５は、以上のようにしてフラッシ
ュメモリ２１から読み出したデータを、レジスタ２３に
書き込む。そして、レジスタ２３に書き込まれたデータ
にエラーがある場合は、このレジスタ２３に接続された
ＥＣＣ回路２４にてエラー訂正符号に基づいてエラー訂
正が行われる。

【００５６】そして、エラー訂正が行われたデータは、
Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２、シリアルイ
ンターフェース回路１２を介して、データ処理装置１０
のデータ処理部１１に送られる。

【００５７】（データ書き込み処理の一例）次に、以上
のようなデータ処理システム１において、メモリカード
２０のフラッシュメモリ２１にデータを書き込む処理の
一例について説明する。

【００５８】フラッシュメモリ２１からデータを読み出
す際は、先ず、データ処理装置１０のデータ処理部１１
からの書き込み命令が、シリアルインターフェース回路
１２、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２を介し
て、メモリカード２０の制御部２５に送られるととも
に、書き込むべきデータが、シリアルインターフェース
回路１２、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２を
介して、メモリカード２０のレジスタ２３に書き込まれ
る。

【００５９】そして、メモリカード２０の制御部２５
は、この読み出し命令に従って、図７にフローチャート
で示す手順に従って、フラッシュメモリ２１に当該デー
タを書き込む。

【００６０】すなわち、制御部２５は、先ずＳＴＥＰ１
において、読み出すデータのセクター番号から、当該デ
ータが属する論理ブロックの論理アドレスを計算する。
例えば、一つの論理ブロックがｔ＋１のセクターから構
成される場合、セクター番号が１００のセクターが属す
る論理ブロックの論理アドレスを求めるには、１００／
（ｔ＋１）の演算を行うことにより、読み出すデータが
属する論理ブロックの論理アドレスが求まる。

【００６１】ここで、上述したように、フラッシュメモ
リ２１のセグメントと、このセグメントを構成する各物
理ブロックに記憶される論理ブロックとの対応関係は、
予め決められている。したがって、読み出すデータが属
する論理ブロックの論理アドレスが求まれば、フラッシ
ュメモリ２１の当該データを書き込むべきセグメントが
分かることになる。

【００６２】次に、制御部２５は、ＳＴＥＰ２におい
て、先に図６で示したような、当該データを書き込むべ
きセグメントを構成する各物理ブロックの物理アドレス
と、この各物理ブロックに記憶された論理ブロックの論
理アドレスとの対応関係を示すテーブルを内部メモリ上
に作成する。このとき、内部メモリに他のセグメントに
ついてのテーブルが作成されているときは、制御部２５
は、このテーブルを、データを書き込むべきセグメント
についてのテーブルに書き換える処理を行う。

【００６３】次に、制御部２５は、ＳＴＥＰ３におい
て、作成したテーブルを参照して、セグメントを構成す
る各物理ブロックのうちで未使用の物理ブロックを求め
る。

【００６４】次に、制御部２５は、ＳＴＥＰ４におい
て、フラッシュメモリ２１に書き込むべきデータをレジ
スタ２３から読み出して、未使用の物理ブロックに書き
込む。

【００６５】次に、制御部２５は、上記テーブルのデー
タを書き込んだ物理ブロックに対応した論理アドレスに
ついての記載を、「未使用」から書き込んだデータの属
する論理ブロックの論理アドレスに書き換える処理を行
う。

【００６６】（データを更新する処理の一例）次に、以
上のようなデータ処理システム１において、メモリカー
ド２０のフラッシュメモリ２１に書き込まれたデータを
更新する処理の一例について説明する。

【００６７】フラッシュメモリ２１に書き込まれたデー
タを更新する際は、先ず、データ処理装置１０のデータ
処理部１１からの読み出し命令が、シリアルインターフ
ェース回路１２、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路
２２を介して、メモリカード２０の制御部２５に送られ
る。

【００６８】そして、メモリカード２０の制御部２５
は、この読み出し命令に従って、先に図５に示したフロ
ーチャートで示す手順に従って、フラッシュメモリ２１
から所望のデータを読み出す。

【００６９】フラッシュメモリ２１から読み出されたデ
ータは、制御部２５の制御により、レジスタ２３に書き
込まれる。そして、レジスタ２３に書き込まれたデータ
にエラーがある場合は、このレジスタ２３に接続された
ＥＣＣ回路２４にてエラー訂正符号に基づいてエラー訂
正が行われる。

【００７０】エラー訂正が行われたデータは、Ｓ／Ｐ・
Ｐ／Ｓインターフェース回路２２、シリアルインターフ
ェース回路１２を介して、データ処理装置１０のデータ
処理部１１に送られる。そして、データ処理部１１にお
いて、データを更新する処理が行われる。このとき、デ
ータの更新はブロック単位で行われ、更新するデータの
属する論理ブロックが全て書き換えられる。

【００７１】データ処理部１１において更新されたデー
タは、書き込み命令とともに、シリアルインターフェー
ス回路１２、Ｓ／Ｐ・Ｐ／Ｓインターフェース回路２２
を介して、メモリカード２０側に送られる。

【００７２】そして、メモリカード２０の制御部２５
が、データ処理装置１０から送られてきた読み出し命令
に従って、先に図７に示したフローチャートで示す手順
に従って、更新されたデータをフラッシュメモリ２１に
書き込む処理を行う。すなわち、更新されたデータは、
当該データが書き込まれるべきセグメントを構成する各
物理ブロックのうちで未使用の物理ブロックに書き込ま
れることになる。

【００７３】そして、データの更新を行う場合について
は、図８に示すように、更新したデータを未使用の物理
ブロックに書き込んだ後に、制御部２５が、内部メモリ
に作成されたテーブルの中で、更新したデータを書き込
んだ物理ブロックに対応した論理アドレスについての記
載を、「未使用」から更新したデータの属する論理ブロ
ックの論理アドレスに書き換える処理を行うとともに、
更新したデータが更新前に書き込まれていた物理ブロッ
クに対応した論理アドレスの記載を、更新したデータの
属する論理ブロックの論理アドレスから「使用済み」に
書き換える処理を行う。

【００７４】そして、最後に、制御部２５が、更新前の
データをブロック単位で消去する処理を行う。

【００７５】（その他）なお、以上は、フラッシュメモ
リ２１からデータ読み出す処理やフラッシュメモリ２１
にデータを書き込みむ処理をメモリカード２０の制御部
２５が行うようにした例について説明したが、データの
読み出し処理や書き込み処理は、データ処理装置１０の
制御部１４が行うようにしてもよい。この場合は、デー
タ処理装置１０の制御部１４の内部メモリに、物理ブロ
ックの物理アドレスと、この物理ブロックに記憶された
論理ブロックの論理アドレスとの対応関係を示すテーブ
ルがセグメント単位で作成される。

【００７６】以上説明したように、本発明を適用したデ
ータ処理システム１は、メモリカード２０のフラッシュ
メモリ２１からデータを読み出し、又はメモリカード２
０のフラッシュメモリ２１にデータを書き込む処理を行
う際に、フラッシュメモリ２１の記憶領域を構成する物
理ブロックの物理アドレスとこの物理ブロックに書き込
まれた論理ブロックの論理アドレスとの対応関係を示す
テーブルが、セグメント単位で作成される。したがっ
て、このデータ処理システム１においては、フラッシュ
メモリ２１の容量を大きくして物理ブロックのブロック
数を多くした場合であっても、メモリカード２０の制御
部２５或いはデータ処理装置１０の制御部１４の内部メ
モリは、セグメント毎のテーブルを作成するのに必要な
だけの容量で足りる。

【００７７】このように、本発明を適用すれば、メモリ
カード２０の制御部２５の内部メモリやデータ処理装置
１０の制御部１４の内部メモリの容量を大きくすること
に起因するコストの上昇を招くことなく、メモリカード
２０の記憶容量を増大させたデータ処理システム１を実
現することができる。

【００７８】また、本発明を適用したメモリカード２０
は、フラッシュメモリ２１からデータを読み出し、又は
フラッシュメモリ２１にデータを書き込む処理を行う際
に、フラッシュメモリ２１の記憶領域を構成する物理ブ
ロックの物理アドレスとこの物理ブロックに書き込まれ
た論理ブロックの論理アドレスとの対応関係を示すテー
ブルが、セグメント単位で作成される。したがって、こ
のメモリカード２０においては、フラッシュメモリ２１
の容量を大きくして物理ブロックのブロック数を多くし
た場合であっても、制御部２５の内部メモリは、セグメ
ント毎のテーブルを作成するのに必要なだけの容量で足
り、制御部２５の内部メモリの容量を大きくすることに
起因するコストの上昇を招くことなく、記憶容量の増大
化を図ることができる。

【００７９】

【発明の効果】本発明に係る記憶装置は、記憶手段から
データを読み出し、又は記憶手段にデータを書き込む際
に、複数のブロックから構成されるセグメント単位で、
このセグメントを構成するブロックに書き込まれたデー
タの論理アドレスとこのセグメントを構成するブロック
の物理アドレスとの対応関係を示すテーブルが作成され
るようにしているので、記憶手段の容量を大きくしてブ
ロック数を多くした場合であっても、内部メモリの容量
をセグメント毎のテーブルを作成するのに必要なだけ確
保すればよい。

【００８０】したがって、この記憶装置は、内部メモリ
の容量を大きくすることに起因するコストの上昇を招く
ことなく、記憶容量の増大化を図ることができる。

【００８１】また、本発明に係るデータ処理装置は、記
憶装置の記憶手段からデータを読み出し、又は記憶装置
の記憶手段にデータを書き込む際に、記憶手段の複数の
ブロックから構成されるセグメント単位で、このセグメ
ントを構成するブロックに書き込まれたデータの論理ア
ドレスとこのセグメントを構成するブロックの物理アド
レスとの対応関係を示すテーブルを作成するようにして
いるので、記憶装置が記憶手段の容量を大きくしてブロ
ック数を多くした場合であっても、内部メモリの容量を
セグメント毎のテーブルを作成するのに必要なだけ確保
すればよい。

【００８２】したがって、このデータ処理装置は、内部
メモリの容量を大きくすることに起因するコストの上昇
を招くことなく、膨大な量のデータの処理を行うことが
できる。

【００８３】また、本発明に係るデータ処理方法は、記
憶手段からデータを読み出し、又は記憶手段にデータを
書き込む際に、複数のブロックから構成されるセグメン
ト単位で、このセグメントを構成するブロックに書き込
まれたデータの論理アドレスとこのセグメントを構成す
るブロックの物理アドレスとの対応関係を示すテーブル
が作成されるようにしているので、記憶手段の容量を大
きくしてブロック数を多くした場合であっても、内部メ
モリの容量をセグメント毎のテーブルを作成するのに必
要なだけ確保すればよい。

【００８４】したがって、このデータ処理方法によれ
ば、内部メモリの容量を大きくすることに起因するコス
トの上昇を招くことなく、膨大な量のデータ処理を行う
ことができる。

【図面の簡単な説明】

【図１】データ処理装置の構成を示すブロック図であ
る。

【図２】メモリカードの構成を示すブロック図である。

【図３】アプリケーションデータの構造を示す模式図で
ある。

【図４】フラッシュメモリの記憶領域の構造を示す模式
図である。

【図５】フラッシュメモリからデータを読み出す処理の
一例を説明するフローチャートである。

【図６】物理アドレスと論理アドレスとの対応関係を示
すテーブルの模式図である。

【図７】フラッシュメモリにデータを書き込む処理の一
例を説明するフローチャートである。

【図８】フラッシュメモリに書き込まれたデータを更新
する処理の一例を説明するフローチャートである。

【符号の説明】

１ データ処理システム、１０ データ処理装置、１１
データ処理部、１４制御部、２０ メモリカード、２
１ フラッシュメモリ、２５ 制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データが記憶される記憶領域が複数のブ
   ロックに分割されており、上記記憶領域に書き込まれた
   データが上記ブロック毎に管理される記憶手段を備えた
   記憶装置において、 上記ブロックは複数で一つのセグメントを構成してお
   り、 上記記憶手段からデータを読み出し、又は上記記憶手段
   にデータを書き込む際は、上記セグメント単位で当該セ
   グメントを構成するブロックに書き込まれたデータの論
   理アドレスと上記セグメントを構成するブロックの物理
   アドレスとの対応関係を示すテーブルが作成され、この
   テーブルを参照して上記データが読み出され、又は書き
   込まれることを特徴とする記憶装置。
2. 【請求項２】 データが記憶される記憶領域が複数のブ
   ロックに分割されており、上記記憶領域に書き込まれた
   データが上記ブロック毎に管理される記憶手段を備えた
   記憶装置にデータを書き込み又は上記記憶装置からデー
   タを読み出す処理を行うデータ処理装置であって、 上記記憶装置の備える記憶手段のブロックは複数で一つ
   のセグメントを構成しており、 上記記憶装置からデータを読み出し、又は上記記憶装置
   にデータを書き込む際に、上記セグメント単位で当該セ
   グメントを構成するブロックに書き込まれたデータの論
   理アドレスと上記セグメントを構成するブロックの物理
   アドレスとの対応関係を示すテーブルを作成し、このテ
   ーブルを参照して上記データを読み出し、又は書き込む
   ことを特徴とするデータ処理装置。
3. 【請求項３】 データが記憶される記憶領域が複数のブ
   ロックに分割されており、上記記憶領域に書き込まれた
   データが上記ブロック毎に管理されるとともに複数のブ
   ロック毎にセグメントが構成された記憶手段からデータ
   を読み出し、又は上記記憶手段にデータを書き込む際
   に、上記セグメント単位で当該セグメントを構成するブ
   ロックに書き込まれたデータの論理アドレスと上記セグ
   メントを構成するブロックの物理アドレスとの対応関係
   を示すテーブルを作成し、このテーブルを参照して上記
   データを読み出し、又は書き込むことを特徴とするデー
   タ処理方法。