JP2007109352A - 不揮発性半導体記憶装置およびその駆動方法。 - Google Patents
不揮発性半導体記憶装置およびその駆動方法。 Download PDFInfo
- Publication number
- JP2007109352A JP2007109352A JP2005301534A JP2005301534A JP2007109352A JP 2007109352 A JP2007109352 A JP 2007109352A JP 2005301534 A JP2005301534 A JP 2005301534A JP 2005301534 A JP2005301534 A JP 2005301534A JP 2007109352 A JP2007109352 A JP 2007109352A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- area
- read
- reading
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【課題】高速読み出しが要求される領域と大容量が要求される領域をメモリセルアレイの使用効率を低下させることなく1つのメモリセルアレイで実現することが可能な不揮発性半導体記憶装置を提供する。
【解決手段】メモリセルアレイが読み出し速度の異なる複数の領域に論理的に分割され、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を格納する領域情報格納領域を具備しており、読み出し制御回路が、領域情報格納領域に記憶された領域情報に基づいて、最適な読み出し方式を選択し、前記読み出し回路を制御することで読み出し動作を行うように構成されるもので、1つのメモリセル内に格納された多値の情報の内の短時間で読み出しが可能なアドレスを高速読み出し領域とし、その他の読み出し速度の領域と区別することで、書き込み、読み出しを効率よく実行することができる。
【選択図】図1
【解決手段】メモリセルアレイが読み出し速度の異なる複数の領域に論理的に分割され、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を格納する領域情報格納領域を具備しており、読み出し制御回路が、領域情報格納領域に記憶された領域情報に基づいて、最適な読み出し方式を選択し、前記読み出し回路を制御することで読み出し動作を行うように構成されるもので、1つのメモリセル内に格納された多値の情報の内の短時間で読み出しが可能なアドレスを高速読み出し領域とし、その他の読み出し速度の領域と区別することで、書き込み、読み出しを効率よく実行することができる。
【選択図】図1
Description
本発明は、不揮発性半導体記憶装置およびその駆動方法に係り、特に1つのメモリセル内に2ビット以上の情報を格納することができる電気的に書き込み/消去が可能な不揮発性半導体記憶装置の駆動に関する。
電気的に書き込み/消去が可能な不揮発性半導体記憶装置(フラッシュメモリ)は、プログラムコード格納用として普及したものであるが、近年では、前記の用途に加え、画像データ、音声データ、動画データなどの大容量のデータを格納する用途が要望され、更なる大容量化が要求されている。
また、携帯電話などのシステムにおいては、部品点数の削減による実装面積、コスト削減を目的として、読み出し速度の高速化が要求されるプログラムコードと大容量性が要求される各種のデータの格納を1つのチップで実現することができるフラッシュメモリが要望されている。
また、携帯電話などのシステムにおいては、部品点数の削減による実装面積、コスト削減を目的として、読み出し速度の高速化が要求されるプログラムコードと大容量性が要求される各種のデータの格納を1つのチップで実現することができるフラッシュメモリが要望されている。
ここで、フラッシュメモリの更なる大容量化を実現する技術として、半導体加工技術の微細化と並んで多値化の技術が注目されている。
通常の2値のフラッシュメモリの場合、メモリセルの閾値を2つの状態に設定し、高い状態を“0”(または“1”)に対応させ、低い状態を“1”(または“0”)に対応させている。
一方、多値技術を用いたフラッシュメモリの例として、4値のフラッシュメモリを考え、1つのメモリセルに2ビットの情報を格納するフラッシュメモリについて、以下、多値技術を用いたフラッシュメモリの従来の読み出し方法について図10、図11、12、図13を参照しながら説明する。
通常の2値のフラッシュメモリの場合、メモリセルの閾値を2つの状態に設定し、高い状態を“0”(または“1”)に対応させ、低い状態を“1”(または“0”)に対応させている。
一方、多値技術を用いたフラッシュメモリの例として、4値のフラッシュメモリを考え、1つのメモリセルに2ビットの情報を格納するフラッシュメモリについて、以下、多値技術を用いたフラッシュメモリの従来の読み出し方法について図10、図11、12、図13を参照しながら説明する。
通常、読み出しに際しては、図10にフローチャートを示すように、電源投入がなされると(ステップ1001)、読み出しアドレスが入力されると(ステップ1002)、この読み出しアドレスに応じた、メモリセルの選択がなされ(ステップ1003)、読み出しがなされる(ステップ1004)。
図11において、特性曲線1101、1102、1103、1104はメモリセルの各閾値におけるIds−Vgs特性を示している。
4値のフラッシュメモリではアドレスA1に“1”、アドレスA2に“1”が格納された状態を特性曲線1101に示す最も低い閾値の状態に設定する。
以下、閾値の低い順にアドレスA1に“1”、アドレスA2に“0”を格納した状態を特性曲線Id1102、アドレスA1に“0”、アドレスA2に“0”を格納した状態を特性曲線1103、アドレスA1に“0”、アドレスA2に“1”を格納した状態を特性曲線1104の各閾値に設定する。
このように設定された多値のフラッシュメモリの読み出し動作は、たとえば図12のVgs−tの電圧遷移1201に示すように、メモリセルのゲート−ソース間電圧をVgs1、Vgs2、Vgs3と段階的に上昇させ、各Vgsが入力された時にメモリセルに流れるドレイン−ソース間の電流Idsがあらかじめ設定された電流に比較して、多いか少ないかを判定し読み出す。この様にして読み出した場合に、各Vgsが入力された時に電流が流れる状態(ON状態)と流れない状態(OFF状態)の判定結果とアドレスA1およびアドレスA2に格納されている情報の対応は1202の表の様になる。
図11において、特性曲線1101、1102、1103、1104はメモリセルの各閾値におけるIds−Vgs特性を示している。
4値のフラッシュメモリではアドレスA1に“1”、アドレスA2に“1”が格納された状態を特性曲線1101に示す最も低い閾値の状態に設定する。
以下、閾値の低い順にアドレスA1に“1”、アドレスA2に“0”を格納した状態を特性曲線Id1102、アドレスA1に“0”、アドレスA2に“0”を格納した状態を特性曲線1103、アドレスA1に“0”、アドレスA2に“1”を格納した状態を特性曲線1104の各閾値に設定する。
このように設定された多値のフラッシュメモリの読み出し動作は、たとえば図12のVgs−tの電圧遷移1201に示すように、メモリセルのゲート−ソース間電圧をVgs1、Vgs2、Vgs3と段階的に上昇させ、各Vgsが入力された時にメモリセルに流れるドレイン−ソース間の電流Idsがあらかじめ設定された電流に比較して、多いか少ないかを判定し読み出す。この様にして読み出した場合に、各Vgsが入力された時に電流が流れる状態(ON状態)と流れない状態(OFF状態)の判定結果とアドレスA1およびアドレスA2に格納されている情報の対応は1202の表の様になる。
また、多値のフラッシュメモリの読み出し動作の他の手段として、たとえば図13のVgs−tの電圧遷移1301に示すように、遷移させることで、各Vgsを入力された時にON状態とOFF状態の判定結果とアドレスA1およびアドレスA2に格納されている情報の対応は表1302の様に、図12の表1202と同じであるが、Vgs2が入力された時の電流を判定することで、アドレスA1のデータが“1”であるか“0”であるかを判定でき、その後、Vgs3、Vgs1が入力されたときの電流を判定することで、アドレスA2のデータが“1”であるか“0”であるかを判定する読み出し方法がある。
以上、述べた様に、多値のフラッシュメモリに対する読み出し動作は各種の方式が考えられるが、アドレスA1およびA2の2ビットの情報を読み出す場合に、図12を用いて説明した方法では3回の電圧Vgsの変更および電流の判定が必要であり、後者の図13を用いて説明した方法では、最大2回の電圧Vgsの変更および電流の判定が必要となることから、読み出し速度が制限され、たとえば、高速な読み出しが要求されるプログラムコードと大容量が要求される各種のデータの格納を1つのメモリセルアレイで実現する場合に課題となる。
また、読み出し性能および読み出しの信頼性を向上するために、情報を格納している各閾値の電圧差を大きく設定することで、性能向上をはかることはできるが、多値のフラッシュメモリでは2値のフラッシュメモリに比較して、設定した閾値の電圧差を確保することは困難である。
これらの課題を解決する手段として、特許文献1には、高速読み出し性能が要求される領域のメモリセルについては、2値のフラッシュメモリとして使用し、大容量が要求される領域は多値のフラッシュメモリとして使用することで、高速な読み出し速度が要求されるプログラムコードと大容量が要求される各種のデータを1つのメモリセルアレイで実現する方法が開示されている。
多値フラッシュメモリを使用する場合、1つのメモリセルに格納された多数のビットを読み出すために、メモリセルのVgs電圧を複数回変更し、さらに電流判定を行う必要があるため、読み出し速度が低下してしまう。
一方、高速読み出しが要求される領域は2値のフラッシュメモリとして使用し、大容量が要求される領域は多値のフラッシュメモリとして使用する方法では、読み出し速度の低下は抑制できるが、2値のフラッシュメモリとして使用する領域は、1ビットの情報の格納となるため、メモリセルアレイの使用効率が低下し、チップ面積の増大が免れ得ないことになる。
一方、高速読み出しが要求される領域は2値のフラッシュメモリとして使用し、大容量が要求される領域は多値のフラッシュメモリとして使用する方法では、読み出し速度の低下は抑制できるが、2値のフラッシュメモリとして使用する領域は、1ビットの情報の格納となるため、メモリセルアレイの使用効率が低下し、チップ面積の増大が免れ得ないことになる。
本発明は、前記実情に鑑みてなされたもので、高速読み出しが要求される領域と大容量が要求される領域をメモリセルアレイの使用効率を低下させることなく1つのメモリセルアレイで実現することが可能な不揮発性半導体記憶装置を提供することを目的とする。
また、本発明は、読み出し性能の異なる領域を自由に設定できるようにしたことを目的としている。
また、本発明は、読み出し性能の異なる領域を自由に設定できるようにしたことを目的としている。
そこで本発明の不揮発性半導体記憶装置では、1つのメモリセルに2ビット以上の情報を記憶することが可能なメモリセルに対して、同一のメモリセルに2つ以上存在するアドレスのそれぞれを異なる読み出し速度をもつ領域であるとして扱う。
すなわち本発明は、1つのメモリセルに2ビット以上の情報を記憶することが可能な複数のメモリセルを含むメモリセルアレイと、前記メモリセルアレイへの書き込み動作を制御する書き込み制御回路と、消去動作を制御する消去制御回路と、読み出し動作を制御する読み出し制御回路と、複数の読み出し方式を適用可能な読み出し回路とを備えた不揮発性半導体記憶装置であって、前記メモリセルアレイは読み出し速度の異なる複数の領域に論理的に分割され、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を格納する領域情報格納領域を具備しており、前記読み出し制御回路は、前記領域情報格納領域に記憶された領域情報に基づいて、分割された領域の内のどの領域を読み出すかを決定し、最適な読み出し方式を選択し、前記読み出し回路を制御することで読み出し動作を行うように構成される。
すなわち本発明は、1つのメモリセルに2ビット以上の情報を記憶することが可能な複数のメモリセルを含むメモリセルアレイと、前記メモリセルアレイへの書き込み動作を制御する書き込み制御回路と、消去動作を制御する消去制御回路と、読み出し動作を制御する読み出し制御回路と、複数の読み出し方式を適用可能な読み出し回路とを備えた不揮発性半導体記憶装置であって、前記メモリセルアレイは読み出し速度の異なる複数の領域に論理的に分割され、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を格納する領域情報格納領域を具備しており、前記読み出し制御回路は、前記領域情報格納領域に記憶された領域情報に基づいて、分割された領域の内のどの領域を読み出すかを決定し、最適な読み出し方式を選択し、前記読み出し回路を制御することで読み出し動作を行うように構成される。
上記構成によれば、1つのメモリセル内に格納された多値の情報の内の短時間で読み出しが可能なアドレスを高速読み出し領域とし、その他の読み出し速度の領域と区別することで、メモリセルアレイの使用効率を低下させることなく、1つのメモリセルアレイで2ビット以上の情報の書き込み、読み出しを効率よく実行することができる。
上記のメモリセルの読み出し動作は要求された読み出しアドレスが高速読み出し領域かそのほかの読み出し速度の領域であるかを別途用意した領域情報格納領域に格納された情報を用いて判定し、その領域に適した読み出し方法を選択することで、読み出し動作を実行する。
また、消去、書込み動作を行う場合、メモリセル内の消去、書込み動作が不要な情報については、別途用意したデータ退避用メモリに転送することで、任意の領域に対する消去、書込み動作が可能となる。
さらに、1つのメモリセル内にある複数の読み出し領域の内、高速読み出しの領域を読出す時に使用される閾値の電圧差をその他の読み出し速度の領域を読出す時に使用される閾値の電圧差に対して、大きく設定することで、従来の多値のフラッシュメモリに対して同様のことを行うのに比較して、電圧差を、より大きく設定することができることから、高速読み出し性能および信頼性を向上することが可能となる。
また、領域情報格納領域を、電気的に書込み/消去が可能な構成とすることで、製品出荷後に、各領域の容量を変更することが可能となる。
また、各領域を、消去単位毎あるいはワード線毎とするなど、複数設けることで、領域設定の自由度が上がり、さらに、1つのメモリセルに3ビット以上の情報を格納している場合で、読み出し速度が3種類以上に切り替えられる場合には、複数の組み合わせの読み出し速度の設定が可能となる。
さらに、各領域を消去単位毎やワード線毎など、複数設ける場合に、領域情報格納領域として、メモリセルアレイ内の該当する領域中の一部のメモリセルを用いることで、領域情報格納領域への格納効率を向上することが可能となる。
また、本発明は、1つのメモリセルに2ビット以上の情報を記憶することが可能な複数のメモリセルを含むメモリセルアレイを備えた不揮発性半導体記憶装置の駆動方法であって、前記メモリセルアレイを、読み出し速度の異なる複数の領域に論理的に分割し、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を領域情報格納領域格納する工程と、前記領域情報格納領域に記憶された領域情報に基づいて、分割された領域の内のどの領域を読み出すかを決定する工程と、前記決定する工程で決定された領域に対し、最適な読み出し方式を選択し、読み出し動作を行う読み出し工程とを含む。
本発明によれば、次のような効果を得ることができる。
同一のメモリセルに2つ以上存在するアドレスのそれぞれを異なる読み出し速度の領域であるとして扱い、短時間で読み出しが可能なアドレスを高速読み出し領域とし、その他の読み出し速度の領域と区別し、読出すことで、メモリセルアレイの使用効率を低下させることなく、1つのメモリセルアレイで実現することができる。
一部の情報に対して消去、書込み動作を行う場合、メモリセル内の消去、書込み動作が不要な情報を、別途用意したデータ退避用メモリにあらかじめ転送することで、任意の領域に対する消去、書込み動作が可能となる。
同一のメモリセルに2つ以上存在するアドレスのそれぞれを異なる読み出し速度の領域であるとして扱い、短時間で読み出しが可能なアドレスを高速読み出し領域とし、その他の読み出し速度の領域と区別し、読出すことで、メモリセルアレイの使用効率を低下させることなく、1つのメモリセルアレイで実現することができる。
一部の情報に対して消去、書込み動作を行う場合、メモリセル内の消去、書込み動作が不要な情報を、別途用意したデータ退避用メモリにあらかじめ転送することで、任意の領域に対する消去、書込み動作が可能となる。
1つのメモリセル内にある複数の読み出し領域の内、高速読み出しの領域を読出す時に使用される閾値の電圧差をその他の読み出し速度の領域を読出す時に使用される閾値の電圧差に対して、大きく設定することで、高速読み出し性能および信頼性を向上することが可能となる。
領域情報格納領域を電気的に書込み/消去が可能な構成とすることで、製品出荷後に、各領域の容量を変更することができる。
また、各領域を消去単位毎やワード線毎など、複数設けることで、領域設定の自由度が上がり、さらに、1つのメモリセルに3ビット以上の情報を格納している場合で、読み出し速度が3種類以上に切り替えられる場合には、複数の組み合わせの読み出し速度の設定が可能となる。
さらに、各領域を消去単位毎やワード線毎など、複数設ける場合に、領域情報格納領域として、メモリセルアレイ内の該当する領域中の一部のメモリセルを用いることで、領域情報格納領域の格納効率を向上でき、チップ面積を低減できる。
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
図1は本発明に係るところの、多値のフラッシュメモリのメモリセルの閾値の設定を表した図である。
図1は本発明に係るところの、多値のフラッシュメモリのメモリセルの閾値の設定を表した図である。
図1は4値を記憶するフラッシュメモリであり、アドレスA1に“1”、アドレスB1に“1”が格納された状態を図1に示すIds−Vgs特性101に示される最も低い閾値の状態に設定し、以下閾値の低い順にアドレスA1に“1”、アドレスB1に“0”を格納した状態をIds−Vgs特性102、アドレスA1に“0”、アドレスB1に“0”を格納した状態をIds−Vgs特性103、アドレスA1に“0”、アドレスB1に“1”を格納した状態をIds−Vgs特性104の各閾値に設定する。
ここで、読み出し動作時にメモリセルに印加するゲート−ソース電圧VgsをVgs2の1電圧のみの入力で“0”、“1”の判定が可能なアドレスA1を高速読み出しが可能な領域とし、VgsをVgs1、Vgs3の2電圧の入力で初めて“0”、“1”の判定が可能となるアドレスB1を通常の読み出し速度の領域とする。
ここで、読み出し動作時にメモリセルに印加するゲート−ソース電圧VgsをVgs2の1電圧のみの入力で“0”、“1”の判定が可能なアドレスA1を高速読み出しが可能な領域とし、VgsをVgs1、Vgs3の2電圧の入力で初めて“0”、“1”の判定が可能となるアドレスB1を通常の読み出し速度の領域とする。
図2において、アドレスA1を読み出す場合は201に示されるVgs−tの遷移で読み出しを行い、Vgs2を入力した場合に電流が流れる状態(“ON”状態)の場合、アドレスA1は“1”であり、電流が流れない状態(“OFF”状態)の場合、アドレスA1は“0”であることが決定される。202は、上記で説明した対応を示すものである。
一方アドレスB1を読み出す場合は203に示されるVgs−tの遷移で読み出しを行い、Vgs3を入力した時に、“ON”状態、かつ、Vgs1を入力した時に、“OFF”状態の場合は“1”であり、Vgs3を入力した時に、“OFF”状態、かつ、Vgs1を入力した時に、“ON”状態の場合は“0”であることが決定される。
204は、上記で説明した対応を示すものである。
204は、上記で説明した対応を示すものである。
上記で説明した通り、アドレスB1を読み出すためには、2回のVgsの変更および電流の判定が必要であるのに対して、アドレスA1を読み出すためには、1回のVgsの変更および電流の判定で読み出しが可能であり、アドレスA1を高速読み出しが可能な領域に設定し、アドレスB1を通常の読み出し速度の領域に設定することで、読み出し速度の異なる領域を1つのメモリセルアレイで実現することができる。
図3は本実施の形態におけるフラッシュメモリの構成を示す図である。
本実施の形態のフラッシュメモリは、図3に示すように、フラッシュメモリチップ301と、書換え時にデータをいったん退避するためのデータ退避用メモリ302とで構成されており、ここでは、フラッシュメモリチップ301とデータ退避用メモリ302とは別のメモリチップで構成される。
本実施の形態のフラッシュメモリは、図3に示すように、フラッシュメモリチップ301と、書換え時にデータをいったん退避するためのデータ退避用メモリ302とで構成されており、ここでは、フラッシュメモリチップ301とデータ退避用メモリ302とは別のメモリチップで構成される。
フラッシュメモリチップ301は、メモリセルアレイ303を具備しており、1つのメモリセルに、2ビットの情報の格納が可能な多値のメモリセルを複数含むメモリセルアレイで構成されており、メモリセルアレイ303内には、高速読み出し領域と通常の読み出し速度の領域が混在した混在領域304を具備しており、前記の図1で説明したメモリセルの閾値設定および領域の設定がなされている。
さらにメモリセルアレイ303は、通常の読み出し速度である通常読み出し動作領域305を表している。
そしてさらに、フラッシュメモリチップ301は、メモリセルアレイ303を消去する消去制御回路306と、メモリセルアレイに書込みを行う書込み制御回路307と、メモリセルアレイ303に対して読み出し動作を行う読み出し制御回路308とを具備しており、読み出し回路309の制御方法の選択がなされる。
そしてさらに、フラッシュメモリチップ301は、メモリセルアレイ303を消去する消去制御回路306と、メモリセルアレイに書込みを行う書込み制御回路307と、メモリセルアレイ303に対して読み出し動作を行う読み出し制御回路308とを具備しており、読み出し回路309の制御方法の選択がなされる。
領域情報格納領域310は、メモリセルアレイ303内の混在領域304と通常読み出し領域305を判別するための情報を格納している。
また、Rowデコーダ311は、メモリセルアレイ303のワード線を選択するものであり、Columnデコーダ312は、ビット線を選択するものである。
また、Rowデコーダ311は、メモリセルアレイ303のワード線を選択するものであり、Columnデコーダ312は、ビット線を選択するものである。
また、アドレス信号313は、フラッシュメモリチップ301に対して読み出し、消去、書込みの各動作を行うアドレスを指定するものである。
具体的な動作について以下に説明する。図6は、本実施の形態のフローチャートである。
図4は、メモリセルアレイ303内の読み出し速度の異なる各領域を模式的に表しており、電源投入(ステップ601)がなされるとまず、領域情報の読み出しがなされる(ステップ602)。ここでは、混在領域304の内の高速読み出し領域401と、混在領域304の内の通常読み出し領域402とを表している。また、通常読み出し領域403は、通常読み出し動作領域305に相当し、メモリセルアレイ303は401、402、403の合計である。
図4は、メモリセルアレイ303内の読み出し速度の異なる各領域を模式的に表しており、電源投入(ステップ601)がなされるとまず、領域情報の読み出しがなされる(ステップ602)。ここでは、混在領域304の内の高速読み出し領域401と、混在領域304の内の通常読み出し領域402とを表している。また、通常読み出し領域403は、通常読み出し動作領域305に相当し、メモリセルアレイ303は401、402、403の合計である。
このような構成に対して、読み出し動作は、アドレス信号313によって、読み出し対象のアドレスが指定され、読み出し制御回路308に入力される(読み出しアドレスの入力:ステップ603)。
次に、メモリセルアレイ303内で分割された通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403の各読み出し領域の境界となるアドレスが格納された領域情報格納領域310の情報と前記アドレス信号313を読み出し制御回路308で比較し(領域情報と読み出しアドレスの比較:ステップ604)、アドレス信号313が示すアドレスが通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403のどの領域を示しているかを判断し、読み出し回路309の読み出し方式を設定し、具体的な読み出し動作を以下に説明するような方式で行う(比較結果に応じたメモリセル選択と読み出し動作方式の選択:ステップ605)。アドレス信号313で示された通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403の各領域に対する読み出し方式については図5に示す。
図5において、混在領域の内の高速読み出し領域403に対して読み出しを行う場合は、Vgs−t遷移501に示すVgs電圧を入力し、読み出し動作を行う。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスA1に格納されている情報の対応は502の様になる。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスA1に格納されている情報の対応は502の様になる。
また、混在領域内の通常読み出し領域402に対して読み出しを行う場合は、Vgs−t遷移503に示すVgs電圧を入力し、読み出し動作を行う(読み出し動作:ステップ606)。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスB1に格納されている情報の対応は504の様になる。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスB1に格納されている情報の対応は504の様になる。
また、通常読み出し領域401に対して読み出しを行う場合は、Vgs−t遷移505に示すVgs電圧を入力し、読み出し動作を行う。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスA1、アドレスB1に格納されている情報の対応は506の様になる。
このとき、各Vgsが入力された時のメモリセルの電流の判定結果とアドレスA1、アドレスB1に格納されている情報の対応は506の様になる。
上記の読み出しを行うことで、メモリセルアレイ303に格納された情報に対して高速読み出し領域は、1回のVgs入力、電流判定により、読み出しが可能であり、さらに、前記の高速読み出しの情報が格納されている同一のメモリセルに通常の読み出し速度の領域をさらに格納することが可能であるため、メモリセルアレイの使用効率を損なわずに、読み出し速度の異なる領域を1つのフラッシュメモリ内に設けることができる。
なお、本実施形態では、領域情報として、分割された通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403の各読み出し領域の境界となるアドレスが格納されているものとしたが、領域情報として、メモリセルアレイ303の消去単位毎、ワード線毎の情報としても、同様の効果が得られる。
また、消去および書込み動作は、まず、アドレス信号313が消去制御回路306に入力され、領域情報格納領域310の情報と前記アドレス信号313を消去制御回路306で比較し、アドレス信号313が示すアドレスが通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403のどの領域を示しているかを判断し、消去対象の領域が通常読み出し領域401の場合は混在領域(通常読み出し領域)402の情報を、消去対象の領域が混在領域(通常読み出し領域)402の場合は、通常読み出し領域401の情報をデータ退避用メモリ302に転送したのち、消去動作を行う。
なお、本実施形態では、領域情報として、分割された通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403の各読み出し領域の境界となるアドレスが格納されているものとしたが、領域情報として、メモリセルアレイ303の消去単位毎、ワード線毎の情報としても、同様の効果が得られる。
また、消去および書込み動作は、まず、アドレス信号313が消去制御回路306に入力され、領域情報格納領域310の情報と前記アドレス信号313を消去制御回路306で比較し、アドレス信号313が示すアドレスが通常読み出し領域401、混在領域(通常読み出し領域)402、混在領域(高速読み出し領域)403のどの領域を示しているかを判断し、消去対象の領域が通常読み出し領域401の場合は混在領域(通常読み出し領域)402の情報を、消去対象の領域が混在領域(通常読み出し領域)402の場合は、通常読み出し領域401の情報をデータ退避用メモリ302に転送したのち、消去動作を行う。
その後、書込み動作時に、アドレス信号313で入力された書込み対象のアドレスに前記の退避したデータと対応する情報と書き込むべき情報とを書込み制御回路307で合成し、書込み動作を行う。
このような消去、書込み動作を行うことで、任意の領域について、情報を損なわずに消去、書込みを行うことができる。
このような消去、書込み動作を行うことで、任意の領域について、情報を損なわずに消去、書込みを行うことができる。
なお、ここでは、1つのメモリセルに2ビットの情報が格納される多値のフラッシュメモリについて説明したが、3ビット以上の情報が格納されるフラッシュメモリについても同様の構成が実現可能であり、この場合、3種類の読み出し速度の領域の設定が可能である。
なお、ここでは、消去、書込み時に使用するデータ退避用メモリ302を別のチップであるとしたが、無論、同一チップ内の別のメモリ領域を使用しても同様の効果を得ることができる。
(実施の形態2)
本発明の実施の形態2について説明する。
図7は本発明の実施の形態2に係るところの多値のフラッシュメモリのメモリセルの閾値の設定を表している。
図7は、図1と同様に4値を記憶するフラッシュメモリであり、アドレスA1に“1”、アドレスB1に“1”が格納された状態を図7に示すIds−Vgs特性701に示される最も低い閾値の状態に設定し、以下閾値の低い順にアドレスA1に“1”、アドレスB1に“0”を格納した状態をIds−Vgs特性702、アドレスA1に“0”、アドレスB1に“0”を格納した状態をIds−Vgs特性703、アドレスA1に“0”、アドレスB1に“1”を格納した状態をIds−Vgs特性704の各閾値に設定する。
このとき、アドレスA1を読出す時のIds−Vgs特性702と703の間の閾値の差ΔVtA1を、アドレスB1を読出す時のIds−Vgs特性701と702の間の閾値の差および703と704の間の閾値の差ΔVtB1に比較して大きく設定する。
本構成は、図3の混在領域304のみではなく、通常領域305も同様の設定とすることが望ましい。
本発明の実施の形態2について説明する。
図7は本発明の実施の形態2に係るところの多値のフラッシュメモリのメモリセルの閾値の設定を表している。
図7は、図1と同様に4値を記憶するフラッシュメモリであり、アドレスA1に“1”、アドレスB1に“1”が格納された状態を図7に示すIds−Vgs特性701に示される最も低い閾値の状態に設定し、以下閾値の低い順にアドレスA1に“1”、アドレスB1に“0”を格納した状態をIds−Vgs特性702、アドレスA1に“0”、アドレスB1に“0”を格納した状態をIds−Vgs特性703、アドレスA1に“0”、アドレスB1に“1”を格納した状態をIds−Vgs特性704の各閾値に設定する。
このとき、アドレスA1を読出す時のIds−Vgs特性702と703の間の閾値の差ΔVtA1を、アドレスB1を読出す時のIds−Vgs特性701と702の間の閾値の差および703と704の間の閾値の差ΔVtB1に比較して大きく設定する。
本構成は、図3の混在領域304のみではなく、通常領域305も同様の設定とすることが望ましい。
その他の構成については、実施の形態1と同様であるため説明を省略する。
本構成を用いることにより、高速読み出し領域については、より高速に読出すことが可能となり、さらに、放置や各種のディスターブによる影響が低減でき、信頼性を向上することができる。
本構成を用いることにより、高速読み出し領域については、より高速に読出すことが可能となり、さらに、放置や各種のディスターブによる影響が低減でき、信頼性を向上することができる。
(実施の形態3)
本発明の実施の形態3について説明する。
図8は本発明の実施の形態3に係るフラッシュメモリの構成を示す図である。
本実施の形態のフラッシュメモリは、図8に示すように、フラッシュメモリチップ801と、書換え時にデータをいったん退避するためのデータ退避用メモリ802とで構成され、ここでは、フラッシュメモリチップ801と別のメモリチップである。
本実施の形態では、図3で説明した実施の形態1で説明した構成に対して、領域情報格納領域310に代えて電気的に書込み/消去が可能な構成の領域情報格納領域810を採用しており、メモリセルアレイ803と同様の構成とすることが望ましい。
その他の動作は実施の形態1と同様である。
本発明の実施の形態3について説明する。
図8は本発明の実施の形態3に係るフラッシュメモリの構成を示す図である。
本実施の形態のフラッシュメモリは、図8に示すように、フラッシュメモリチップ801と、書換え時にデータをいったん退避するためのデータ退避用メモリ802とで構成され、ここでは、フラッシュメモリチップ801と別のメモリチップである。
本実施の形態では、図3で説明した実施の形態1で説明した構成に対して、領域情報格納領域310に代えて電気的に書込み/消去が可能な構成の領域情報格納領域810を採用しており、メモリセルアレイ803と同様の構成とすることが望ましい。
その他の動作は実施の形態1と同様である。
このような構成とすることで、領域情報格納領域810内の混在領域内の高速読み出しの領域と混在領域内の通常読み出し動作領域、通常読み出し領域をアドレス信号813と比較し、読み出し、消去、書込みの各動作を行うための領域情報を製品出荷後、ユーザーにより設定することができ、各領域の容量を決定することが可能となる。
すなわち、1つのメモリセルに、2ビットの情報の格納が可能な多値のメモリセルを複数含むメモリセルアレイ803は、メモリセルアレイ内で、高速読み出しの領域と通常の読み出し速度の領域が混在した混在領域804と、通常の読み出し速度である通常読み出し動作領域805とを有している。ここで混在領域804では、前記の図1で説明したメモリセルの閾値設定および領域の設定がなされている。
すなわち、1つのメモリセルに、2ビットの情報の格納が可能な多値のメモリセルを複数含むメモリセルアレイ803は、メモリセルアレイ内で、高速読み出しの領域と通常の読み出し速度の領域が混在した混在領域804と、通常の読み出し速度である通常読み出し動作領域805とを有している。ここで混在領域804では、前記の図1で説明したメモリセルの閾値設定および領域の設定がなされている。
さらに、メモリセルアレイ803を消去する消去制御回路806と、メモリセルアレイ803に書込みを行う書込み制御回路807と、メモリセルアレイ803に対して読み出し動作を行う読み出し制御回路808とを備え、読み出し回路809の制御がなされる。
領域情報格納領域810は、メモリセルアレイ803の内の混在領域804と通常読み出し領域803とを判別するための情報を格納しているおり、メモリセルアレイ803と同様の構成を有した電気的に書込み/消去が可能である。
そして、メモリセルアレイ803のワード線を選択するRowデコーダ811と、ビット線を選択するColumnデコーダ812とを具備している。
また、アドレス信号813によってフラッシュメモリチップ801に対して読み出し、消去、書込みの各動作を行うアドレスが指定される。
そして、メモリセルアレイ803のワード線を選択するRowデコーダ811と、ビット線を選択するColumnデコーダ812とを具備している。
また、アドレス信号813によってフラッシュメモリチップ801に対して読み出し、消去、書込みの各動作を行うアドレスが指定される。
本実施の形態では、図3で説明した実施の形態1で説明した構成に対して、領域情報格納領域310を電気的に書込み/消去が可能な構成の領域情報格納領域810を採用しているだけで、他はメモリセルアレイ803と同じ構成とすることが望ましい。
その他の動作は第一の実施形態と同様である。
その他の動作は第一の実施形態と同様である。
このような構成とすることで、領域情報格納領域810内の混在領域内の高速読み出しの領域と混在領域内の通常読み出し動作領域、通常読み出し領域をアドレス信号813と比較し、読み出し、消去、書込みの各動作を行うための領域情報を製品出荷後、ユーザーにより設定することができ、各領域の容量を決定することが可能となる。
(実施の形態4)
本発明の実施の形態4について説明する。
図9は本実施の形態のフラッシュメモリの構成を表した図である。
本実施の形態のフラッシュメモリは、図9に示すように、フラッシュメモリチップ901と、書換え時にデータをいったん退避するためのデータ退避用メモリ902とを備え、このデータ退避用メモリ902は、フラッシュメモリチップ901と別のメモリチップである。
メモリセルアレイ903は、2ビットの情報の格納が可能な多値のメモリセルを複数含み、メモリセルアレイ903内で、高速読み出しの領域と通常の読み出し速度の領域が混在した混在領域904と、通常の読み出し速度である通常読み出し動作領域905とを表しており、本実施の形態では、離散的に配置され、前記の図1で説明したメモリセルの閾値設定および領域の設定となっている。
本発明の実施の形態4について説明する。
図9は本実施の形態のフラッシュメモリの構成を表した図である。
本実施の形態のフラッシュメモリは、図9に示すように、フラッシュメモリチップ901と、書換え時にデータをいったん退避するためのデータ退避用メモリ902とを備え、このデータ退避用メモリ902は、フラッシュメモリチップ901と別のメモリチップである。
メモリセルアレイ903は、2ビットの情報の格納が可能な多値のメモリセルを複数含み、メモリセルアレイ903内で、高速読み出しの領域と通常の読み出し速度の領域が混在した混在領域904と、通常の読み出し速度である通常読み出し動作領域905とを表しており、本実施の形態では、離散的に配置され、前記の図1で説明したメモリセルの閾値設定および領域の設定となっている。
さらに、メモリセルアレイ903を消去する消去制御回路906と、メモリセルアレイに書込みを行う書込み制御回路907と、メモリセルアレイ903に対して読み出し動作を行う読み出し制御回路908とを備え、読み出し回路909の制御を達成する。
本実施の形態では、メモリセルアレイ903の混在領域904と通常読み出し領域905を判別するための情報を格納している領域情報格納領域であり、メモリセルアレイ903内の各ワード線につき、1ビットを割り当てている。
さらに、メモリセルアレイ903のワード線を選択するRowデコーダ911であり、は、ビット線を選択するColumnデコーダ912を表している。
また、アドレス信号913はフラッシュメモリチップ901に対して読み出し、消去、書込みの各動作を行うアドレスを指定するアドレス信号を表している。
また、アドレス信号913はフラッシュメモリチップ901に対して読み出し、消去、書込みの各動作を行うアドレスを指定するアドレス信号を表している。
本実施の形態では、図8で説明した実施の形態3で説明した構成に対して、領域情報格納領域810をメモリセルアレイ903と同じ構成とし、さらに、ワード線毎の1ビットに領域情報を格納し、領域情報格納領域とする。
その他の動作は第一の実施形態と同様である。
本実施の形態では、領域情報格納領域910内の混在領域内の高速読み出しの領域と混在領域内の通常読み出し動作領域、通常読み出し領域をアドレス信号913と比較し、読み出し、消去、書込みの各動作を行うための情報を製品出荷後、ユーザーにより自由に設定することができ、領域情報格納領域への情報の格納を無駄なく行うことが可能となる。
特に、1つのメモリセルに3ビット以上の情報を格納し、読み出し速度が3種類以上あるフラッシュメモリチップの場合には、複数の組み合わせでの領域の設定が可能となる。
その他の動作は第一の実施形態と同様である。
本実施の形態では、領域情報格納領域910内の混在領域内の高速読み出しの領域と混在領域内の通常読み出し動作領域、通常読み出し領域をアドレス信号913と比較し、読み出し、消去、書込みの各動作を行うための情報を製品出荷後、ユーザーにより自由に設定することができ、領域情報格納領域への情報の格納を無駄なく行うことが可能となる。
特に、1つのメモリセルに3ビット以上の情報を格納し、読み出し速度が3種類以上あるフラッシュメモリチップの場合には、複数の組み合わせでの領域の設定が可能となる。
本発明にかかる不揮発性メモリは、プログラム格納用途とデータ格納用途を1つのチップで実現することができるため、両方の用途で不揮発性メモリが必要なセット機器への組み込みに適用可能である。
101、102、103、104、701、702、703、704、1101、1102、1103、1104、・・・多値のフラッシュメモリのメモリセルで設定された各閾値に対するIds−Vgs特性。
201、203、501、503、505、1201、1301・・・読み出し動作時のメモリセルに印加されるVgs−t遷移
201、203、501、503、505、1201、1301・・・読み出し動作時のメモリセルに印加されるVgs−t遷移
Claims (9)
- 1つのメモリセルに2ビット以上の情報を記憶することが可能な複数のメモリセルを含むメモリセルアレイと、前記メモリセルアレイへの書き込み動作を制御する書き込み制御回路と、消去動作を制御する消去制御回路と、読み出し動作を制御する読み出し制御回路と、複数の読み出し方式を適用可能な読み出し回路とを備えた不揮発性半導体記憶装置であって、
前記メモリセルアレイは読み出し速度の異なる複数の領域に論理的に分割され、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を格納する領域情報格納領域を具備しており、
前記読み出し制御回路は、前記領域情報格納領域に記憶された領域情報に基づいて、分割された領域の内のどの領域を読み出すかを決定し、最適な読み出し方式を選択し、前記読み出し回路を制御することで読み出し動作を行うように構成された不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置であって、
さらにデータ退避用メモリを具備し、
前記消去制御回路は、書き換え要求のあった領域のメモリセル内に書き換えが不要な情報が格納されている場合には、前記データ退避用メモリに、書き換え不要な情報を一旦退避した後、消去動作を行うように構成され、
前記書き込み制御回路は、退避した前記情報と新たに書き込む情報とを併せて、書き込み対象となるメモリセルへの書き込むべき閾値を決定し、書き込み動作を行うように構成された不揮発性半導体記憶装置。 - 請求項2に記載の不揮発性半導体記憶装置であって、
前記メモリセルの前記閾値の設定は、高速に読み出すアドレスに対応する閾値の差分を低速に読み出すアドレスに対応する閾値の差分に比べて、大きくなるように設定される不揮発性半導体記憶装置。 - 請求項1乃至3のいずれかに記載の不揮発性半導体記憶装置であって、
前記領域情報は、電気的に書込み/消去が可能な不揮発性半導体メモリで構成されている不揮発性半導体記憶装置。 - 請求項1乃至4のいずれかに記載の不揮発性半導体記憶装置であって、
前記読み出し速度の異なる複数の領域は、それぞれの読み出し速度に対して、1つの連続したアドレス領域として分割されており、前記領域情報格納領域は、分割された領域の境界となるアドレスが前記領域情報として格納される不揮発性半導体記憶装置。 - 請求項1乃至4のいずれかに記載の不揮発性半導体記憶装置であって、
前記読み出し速度の異なる複数の領域は、メモリセルアレイ内の消去単位毎に分割されており、前記領域情報は、前記消去単位毎に格納される不揮発性半導体記憶装置。 - 請求項1乃至4のいずれかに記載の不揮発性半導体記憶装置であって、
前記読み出し速度の異なる複数の領域はメモリセルアレイ内のワード線毎に分割されており、前記領域情報は、ワード線毎に格納される不揮発性半導体記憶装置。 - 請求項7に記載の不揮発性半導体記憶装置であって、
前記領域情報は、分割された領域のメモリセルと同一のワード線内に存在するメモリセルに格納される不揮発性半導体記憶装置。 - 1つのメモリセルに2ビット以上の情報を記憶することが可能な複数のメモリセルを含むメモリセルアレイを備えた不揮発性半導体記憶装置の駆動方法であって、
前記メモリセルアレイを、読み出し速度の異なる複数の領域に論理的に分割し、読み出し速度の異なるそれぞれの領域は前記メモリセル内に同時に存在する2つ以上のアドレスを異なる領域とする領域情報を領域情報格納領域格納する工程と、
前記領域情報格納領域に記憶された領域情報に基づいて、分割された領域の内のどの領域を読み出すかを決定する工程と、
前記決定する工程で決定された領域に対し、最適な読み出し方式を選択し、読み出し動作を行う読み出し工程とを含む不揮発性半導体記憶装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301534A JP2007109352A (ja) | 2005-10-17 | 2005-10-17 | 不揮発性半導体記憶装置およびその駆動方法。 |
US11/544,608 US7339823B2 (en) | 2005-10-17 | 2006-10-10 | Nonvolatile semiconductor storage apparatus and method of driving the same |
CNA2006101359572A CN1953100A (zh) | 2005-10-17 | 2006-10-17 | 非易失性半导体存储装置和驱动该存储装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005301534A JP2007109352A (ja) | 2005-10-17 | 2005-10-17 | 不揮発性半導体記憶装置およびその駆動方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109352A true JP2007109352A (ja) | 2007-04-26 |
Family
ID=37947989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005301534A Withdrawn JP2007109352A (ja) | 2005-10-17 | 2005-10-17 | 不揮発性半導体記憶装置およびその駆動方法。 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7339823B2 (ja) |
JP (1) | JP2007109352A (ja) |
CN (1) | CN1953100A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008544345A (ja) * | 2005-05-12 | 2008-12-04 | サンディスク アイエル リミテッド | 電源喪失によるデータ破損に強いフラッシュメモリ管理方法 |
JP2009252255A (ja) * | 2008-04-01 | 2009-10-29 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2010044822A (ja) * | 2008-08-12 | 2010-02-25 | Toppan Printing Co Ltd | 半導体メモリ |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110066792A1 (en) * | 2008-02-10 | 2011-03-17 | Rambus Inc. | Segmentation Of Flash Memory For Partial Volatile Storage |
US9229854B1 (en) | 2013-01-28 | 2016-01-05 | Radian Memory Systems, LLC | Multi-array operation support and related devices, systems and software |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
CN106201347B (zh) * | 2016-07-04 | 2019-07-26 | 联想(北京)有限公司 | 信息处理方法及固态硬盘 |
KR20210024269A (ko) | 2019-08-21 | 2021-03-05 | 삼성전자주식회사 | 빠른 읽기 페이지를 포함하는 불휘발성 메모리 장치 및 이를 포함하는 스토리지 장치 |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6421754B1 (en) * | 1994-12-22 | 2002-07-16 | Texas Instruments Incorporated | System management mode circuits, systems and methods |
US5528173A (en) * | 1995-05-10 | 1996-06-18 | Micron Technology, Inc. | Low power, high speed level shifter |
US6335878B1 (en) * | 1998-07-28 | 2002-01-01 | Hitachi, Ltd. | Non-volatile multi-level semiconductor flash memory device and method of driving same |
JP4282197B2 (ja) | 2000-01-24 | 2009-06-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6442076B1 (en) * | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6870774B2 (en) * | 2002-12-10 | 2005-03-22 | Micron, Technology, Inc. | Flash memory architecture for optimizing performance of memory having multi-level memory cells |
-
2005
- 2005-10-17 JP JP2005301534A patent/JP2007109352A/ja not_active Withdrawn
-
2006
- 2006-10-10 US US11/544,608 patent/US7339823B2/en not_active Expired - Fee Related
- 2006-10-17 CN CNA2006101359572A patent/CN1953100A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008544345A (ja) * | 2005-05-12 | 2008-12-04 | サンディスク アイエル リミテッド | 電源喪失によるデータ破損に強いフラッシュメモリ管理方法 |
JP2009252255A (ja) * | 2008-04-01 | 2009-10-29 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
JP2010044822A (ja) * | 2008-08-12 | 2010-02-25 | Toppan Printing Co Ltd | 半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
CN1953100A (zh) | 2007-04-25 |
US20070086245A1 (en) | 2007-04-19 |
US7339823B2 (en) | 2008-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007109352A (ja) | 不揮発性半導体記憶装置およびその駆動方法。 | |
KR100888113B1 (ko) | 사용자 구성가능 밀도/성능을 구비한 메모리 장치 | |
US6724682B2 (en) | Nonvolatile semiconductor memory device having selective multiple-speed operation mode | |
JP5361158B2 (ja) | フラッシュメモリ装置及びメモリシステム | |
KR101391356B1 (ko) | 플래시 메모리 장치 및 그것의 읽기 동작 방법 | |
US20070047300A1 (en) | Flash memory device with improved read speed | |
US20060140001A1 (en) | NAND flash memory device capable of changing a block size | |
US20070153574A1 (en) | Nonvolatile semiconductor memory for storing multivalued data | |
US7372747B2 (en) | Flash memory device and voltage generating circuit for the same | |
JP3204119B2 (ja) | 不揮発性半導体メモリおよびそのデータ書込方法 | |
US7388780B2 (en) | Semiconductor memory device and control method for the semiconductor memory device | |
KR101213982B1 (ko) | 다중 레벨 일회 기록 메모리 셀들을 가지는 재기록 가능한 메모리 장치 | |
JP2007157234A (ja) | メモリシステム | |
US5982661A (en) | Memory device | |
JP2008310900A (ja) | 不揮発性半導体記憶装置 | |
US7668015B2 (en) | Nonvolatile memory devices capable of reducing data programming time and methods of driving the same | |
JP4118623B2 (ja) | 不揮発性半導体記憶装置 | |
JPWO2006067839A1 (ja) | 記憶装置及びコントローラ | |
KR20100022229A (ko) | 불휘발성 메모리 소자 및 그 동작 방법 | |
JP2008108299A (ja) | 不揮発性半導体メモリ、及びメモリカード | |
JP2007149138A (ja) | 不揮発性メモリ装置 | |
JP6953148B2 (ja) | 半導体記憶装置及びデータ読出方法 | |
JP4443340B2 (ja) | フラッシュメモリ素子 | |
KR100657148B1 (ko) | 플래시 메모리 및 그 레퍼런스 셀 제어 방법 | |
JP2003051193A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |