TW544933B - Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell - Google Patents

Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell Download PDF

Info

Publication number
TW544933B
TW544933B TW091103610A TW91103610A TW544933B TW 544933 B TW544933 B TW 544933B TW 091103610 A TW091103610 A TW 091103610A TW 91103610 A TW91103610 A TW 91103610A TW 544933 B TW544933 B TW 544933B
Authority
TW
Taiwan
Prior art keywords
memory cell
data
write
writing
voltage
Prior art date
Application number
TW091103610A
Other languages
English (en)
Inventor
Tomoharu Tanaka
Jian Chen
Original Assignee
Toshiba Kk
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk, Sandisk Corp filed Critical Toshiba Kk
Application granted granted Critical
Publication of TW544933B publication Critical patent/TW544933B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562Multilevel memory programming aspects
    • G11C2211/5621Multilevel programming verification

Description

544933
五、發明説明(1 發明背景 發明範圍 本發明為一種可實施電性資斜瑨含、 貝针覆窝 < 非揮發性半導體記 憶裝置,特別為關於能以一記悻权々千导扭c 己隐袼兄憶2值以上之多值資料 之多值快閃記憶體。 相關技藝描述 快閃記憶體中,由於資料的冊彳哈堂 7蜊除及寫入,致使記憶格電 晶體的漂浮閘極(floating gate、的萝接+ # S gate)的累積電荷量改變,而藉由 改變其臨限值來記憶資料。例如,i你名女 W如’可使負臨限值對應於資 料"1 ",正臨限值對應於資料"〇,,。 近年,因為每位元的單價持續下滑,或為了增加記憶容 量,目前已開發出能夠以一記憶格記憶複數位元資料之多 值快閃記憶體。在能夠使一個記憶格記憶2位元資料的記憶 體中,該記憶格具有4個臨限值域,用以對應儲存之資料。 藉由精確地控制記憶格的臨限值,可得到高可靠性的裝 置。為了精確地控制臨限值,已有例如"Fast and Accurate
Programming Method for Multi-level NAND EEPROMs, pp 1 29- 1 30, Digest of 1995 Symposium on VLSI Techn〇1〇gy,•提 案之以一疋比例提咼寫入電壓Vpgm來寫入資料的方法。 依上述ό己載之方法,如藉由Q · 2 V / 1 〇 y秒的比例提高寫入 電壓Vpgrn以進行寫入時,原理上每一臨限值的分佈寬度可 控刮在0.2V。一般,寫入電壓vpgm係分割成複數個寫入脈 衝,且各脈衝的電壓Vpgm係以一定的比例施以增壓,藉此 可得到相同的效果。將各脈衝施加於記憶格後確認其臨限 -4 - 本洗張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A7
值,如達到指定的驗證電壓時,結束寫入作♦。 另一方面,加工尺寸上也朝微細化發* 間的距離縮短,即使在多值快閃記憶體中,也同樣引 许多問題。亦即,隨著微細化的& 距離縮短,導致以下問題發生/發&由於以閘極間的 以2個相鄰的,己憶格八及3為例,首先同時對2個記憶格進 行刪除處⑨,使兩者分別具有^的臨限值。接著,先對 記憶格A寫入某-資料,藉此其臨限值會變成例如介於 0.5VMV之間。接著,對記憶格㈣入不同的資料,而使 得記憶格B的臨限值介於例如丨5 v至2 v之間時,由於落π 問極相互間的電容量結纟,使得記憶格Α的漂浮閘極= 下降,且其臨限值上升至例如1 V至丨.5 V。 在本射,原本記憶格八及8間的臨限值差距(讀取邊際) 最小有0.5 V。唯,由於漂浮閘極相互間電容量結合,反而 使兩記憶格的臨限值差距縮小至〇ν。亦即,用別相異 資料的臨限值差縮小,讀取邊際因而消失。 在此依圖1 Α至圖1 C ,說明上述預先寫入資料之記憶格的 臨限值,如何受到其他記憶格寫入處理的影響而變化的情 形。
圖1 A為對某一施以刪除處理後之記憶格進行寫入處理後 之漂洋閘極F G 1上之電荷累積情形。在施以寫入處理的記 憶格之漂浮閘極F G 1上,有電子累積。圖中係的電子以「_ 」記號來表示。隨後,對位於上述記憶格兩側之分別具有 漂洋閘極F G 2及F G 3的記憶格進行寫入處理。結果如圖i B 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933
AT —___B7 __ 五、發明説明(3 ) 所示一般,最先施以寫入處理的記憶格的漂浮閘極FG1會 發生變化。由於與相鄰之漂浮閘極FG2、FG3間的靜電容量 結合,最先施以寫入處理的記憶格的電位下降,且其臨限 值會如圖1 c所示一般地上升。結果,具有漂浮閘極FG1之 記憶格的臨限值的分布會變得相當廣。此外,圖1 A及圖 1 B中的WL,係對分別具有漂浮閘極fgi、FG2及FG3之記 憶格設置的字元線(控制閘)。 對於上述問題,有關將臨限值分布寬度控制在窄範圍内 的技術,今後將變得非常地重要。 為了避免上述問題,可考慮降低寫入電壓vpgin的增壓量
Dvpgm。例如,將增壓量Dvpgm*〇.5v降低至〇.ιν,使得 臨限值分布寬度由〇.5V減至〇lv,讀取邊際增加〇·4ν。 唯,由於將增壓量縮小成原來的五分之一,所需的寫入 脈衝數將成為原來的5倍,而產生寫入時間為原來5倍的新 問題》 如此一般,利用以先前技藝時,如欲確保讀取邊際以提 高可靠性時,將會產生寫入時間增加的問題。 發明概述 本發月為考量到上述情形者,其目的在於提供一種能夠 抑制寫入時間的同時,縮短臨限值分布寬度之高可靠性非 揮發性半導體記憶裝置。 發月之¥ 1争徵在於為一種非揮發性半等禮記憶裝 其係G含.可進行電性資料覆寫之非揮發性半導體記-憶格;及-種用以將資料寫入上述記憶格之寫入電路,其
544933 發明説明(4 ) 係藉由對上述記憶格施加穹 ,^ 馬入电壓及寫入控制電壓,以進 仃罘一階段的寫入處理,冬上 & & 田上述罘一階段寫入處理社 後,藉由改變上述寫入控制# ^ " 佼剜私壓的供應狀態,對上述記憤 格進行第二階段的寫入處理,a 心 恩理自上逑第二階段寫入處理結 束,再度改變上述窝入控制電壓的供應狀態,以禁止對 上述記憶格進行寫入處理者。 本發明足弟二特徵在於為一種非揮發性半導體記憶裝 置,其係包含:複數個可個別進行電性資料覆寫之非揮發 性半導體記憶格;複數條字元線,其係用以共通連接上述 複數個記憶格;及一種用以將資料寫入記憶格之寫入電 路;上述寫入電路係對應於上述複數條位元線而設置,具 有用以記憶第-及第二控制資料之資料記憶電路,且依應 寫入相對應記憶格之資料,在上述資料記憶電路上設定第 一控制資料,藉由對上述字元線施加寫入電壓的同時,對 於與記憶有寫入做為上述第一控制資料之上述資料記憶電 路相對應的位兀線,施加寫入控制電壓,對相對應的記憶 格進行寫入處理,且對施以寫入處理之上述記憶格中達到 第一寫入狀態之記憶格對應之上述資料記憶電路,設定表 不已結束第一寫入狀態之資料做為上述第二控制資料後, 改變上述寫入控制電壓的供應狀態,對達到上述第一寫入 狀態之上述記憶格進行寫入處理,且對施以寫入處理之記 6格中達到第一寫入狀恐之記憶格對應之上述資料記憶電 路’設定表示已結束第二寫入狀態之資料做為上述第一控 制資料後,再度改變上述寫入控制電壓的供應狀態,以禁 本故張&度通用中國國家標準(CNS) A4規格(210 X 297公釐) 544933
AT ----------B7 五、發明説明(5 ) 止對達到上述第二寫入狀態 者。 〜 之上述記憶格進行寫入處理 本發明(第二特徵在於為一種非揮發性半導體記惊裝 置,其係包含:丨個可進行電性資料覆寫之非揮發性半導體 冗憶及一種用以將資料寫入上述記憶格之寫入電路^ 其^藉由對i述?己憶格施加其值能夠依序增加纟電壓及具
:第-有效電壓之寫人控制電|,以對上述記憶格進行第 一階段寫入處理,且在上述第一階段寫入處理結束後,將 上述寫入控制電壓變更為與上述第一有效電壓不同之第二 f效電壓,對上述記憶格進行第二階段寫入處理,當上述 裝 第二階段寫入處理結束後,禁止對上述記憶格進行寫入處 理者。 本發明足其他目的及優點將如以下内容之說明,且部份 目的及優點可明顯地由本發明之描述或實施型態中得知。 玎
此外,相關目的及優點也可經由在此指出之機構及其組合 看出。 圖式之簡要說明 本文之圖式為說明内容之一部份,用以圖示本發明之較 佳之實施型態,且藉由一併參照上下文中對較佳實施型態 的一般性說明及詳述,能夠顯示本發明的旨義。 圖1 A至圖1 c為用以說明先前技藝問題之剖面圖及臨限值 分佈圖® 圖2為本發明之第一實施型態之快閃記憶體整體構造之區 塊圖。 -8- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7
544933 五、發明説明(6 圖3 A為顯示圖2中之記憶格陣列内部構造之區塊圖。 圖3B為設置於圖3A中之各區塊内之NAND型記憶元件之 電路圖。 圖4為圖2中之記憶格陣列之行方向上的元件構造之剖面 圖5 A及圖5 B為圖2中之記憶格陣列之列方向上的元件 造之剖面圖。 圖6為截取圖2之行控制電路之主要部份構造之區塊圖。 圖7為第一實施型態之多值快閃記憶體之多值資料與記憶 格臨限值間之關係圖。 〜 圖8為先前技藝之寫入方法與臨限值變化狀態之顯示圖。 圖9為第一實施型態之多值快閃記憶體之資料寫入方法與 記憶格臨限值變化狀態之顯示圖β ^ 圖1 〇為第一實施型態中對同一記憶格之高階頁資料寫入 方法與臨限值變化狀態之顯示圖。 圖1 1為第一實施型態中對一記憶格之低階頁進行資料寫 入時各部信號之時序圖。 圖1 2為第一實施型態中對一記憶格施以低階頁資料寫入 時之控制演算圖。 圖1 3為第一實施型態中對記憶格施以高階頁資料寫入時 之控制演算圖。 圖1 4為第一實施型態中用以控制區塊内寫入順序之控制 演算圖。 圖1 5為第一實施型態中對記憶格之低階頁進行資料讀取 •9- 本故張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 訂
544933 A7
時之控制演算圖。 圖16為第一實施型態中對記憶格之高 時之控制演算圖。 丁貝料印取 圖17A為第一實施型態適 - 圖17B為第二實施型態適用之足信號時序圖》 圖18為第三實施型能中考A 増壓,時序圖。 圖。 〜、中“-資料時之各部信號的時序 發明詳述 以下參照圖式,說明本發明之實施型態。 圖2為本發明之第一實施刑能 塊圖。 、土心<快閃記憶體整體構造之區 圮憶格陣列1内設有複數個快閃. ^ ^ Κ Π无隐格、複數條位元線及 子7L線:上述複數個快閃記憶格係配置成陣列狀。 行控制電路2及列控制電路3係與記憶格陣m相鄰設置。 上述行控制電路2係用以控制記憶格陣列μ的位元線,並 執行對記憶格的資料刪除、對記憶格的資料寫入、及由記 憶格的資料讀取之處理。 ’ 上述列控制電路3係用以對記憶格陣列丨内之字元線進行 選擇,並供應刪除、寫入及讀取處理上所需之電壓。 此外,也設置有用以控制記憶格陣列丨之源J線之源極線 控制電路4,也設置有用以對形成記憶格丨之^型井進行控 制之P井控制電路5。 / 資料輸出入缓衝器6,係經由外部1/〇線,而與太機連 接。該資料輸出入緩衝器6,係用以接收寫入資輸出讀 -10- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 544933 A7
發明説明 取;貝料及接收位址資料與指令資料。資料輸出入缓衝器6 ,收的寫人資料將傳送至行控制電路2。此外,資料輸出入 緩衝益6會择收由行事制電路2讀取之資料。 、為了對C憶格陣列1内的記憶格進行選擇,由外部傳送之 f止;貝料將經由狀態器8,傳送至行控制電路2及列控制電 路3 〇 此外,主機發出之指令資料會傳送至指令介面7。指令介 面7,係用以接收來自主機的控制信號,判斷輸入至資料輸 出入緩衝器6内之資料為寫入資料、指令資料、或位址資 料,且如判定為指令資料時,便將該資料做為接收指令信 號轉傳至狀態器8。 狀態器8係對快閃記憶體施以整體性的管理,用以對來自 主機之指令進行接收、讀取、寫入 '及刪除等之動作,且 對;貝料進行輸出入管理。此外,狀態器8内設置有計數 p C ’用以計算對各記憶格的資料寫入次數。 圖3 A為顯π圖2中之記憶格陣列i内部構造之區塊圖。記 隐格陣列1内之複數個記憶格係分割成複數個區塊BLOCKO 芏BLOCK1023。區塊為最小的刪除單位。各區塊BL〇cKi (卜〇至1023 )内,分別設置有如圖3B所示之MiMgjNAND 型記憶元件。 在本例中,各N A N D型記憶元件上,設有4個串聯的記憶 格Μ,其一端係經由共通連接於選擇閘極線sgd i之選擇閘 極S 1 ’而與位元線BLe或BLo連接;另一端係經由共通連一 接於選擇閘極線SGS i之選擇閘極S2 ,而與共通源極線C. -11 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 544933
source連接。 各1己憶格M具有控制閘極、漂浮閘極、源極及汲極,各4 個1己憶格Μ之控制閘極係與字元線WL〇 土至WL3 土中之相對 應者共通連接" 對於由零算起的第偶數條位元線BLe及第奇數條位元線 BLo,將進行相互獨亙之資料讀窝β控制閘極連接於工條字 元線WL的8512個記憶格中,與第偶數個位元線BLe連接之 4 2 5 6個έ己憶格將同時進行資料的讀窝。 當各記憶格分別記憶1位元的資料時,由4256個記憶格記 憶之4256位元的資料將構成所謂,,頁,,單位。如一記憶格能 夠記憶2位元的資料時,4256個記憶格將能夠記憶2頁份的 '貝料與第奇數個位元線BLo連接之4256個記憶格,將構 成其他2頁,且對同一頁内之記憶格同時進行資料的讀寫。 圖4為圖2中ci己憶格陣列i之行方向上的元件構造之剖面 圖。P型基板10上形成型井n ,n型井丨〗内形成有p型 井12 11。各記憶格M包含:源極,其係由n型擴散層1 3形 成;汲極,其係由n型擴散層形成;漂浮閘極F(3 ,其係經 由隧道氧化膜而設置於源極與汲極間之通道域上;控制閘 極CG ,其係做為字元線界乙,經由絕緣膜而設置於漂浮閘 極FG上。 各選擇閘極S 1及S 2係分別包含由n型擴散層丨3形成之源 極與汲極及具有層合之雙層構造之選擇閘極線sg。字元線 WL與選擇閘極線S G均與圖2中之列控制電路3連接,且由 列控制電路3傳來之輸出信號而控制。
-12 - 本故張尺度適財圏國冢標準(CNS) A4規格(210 X 297/i^T 544933
AT _____B7 五、發明説明(10 )
具有4個記憶格μ與選擇閘極s 1及S 2之N AND型記憶元件 之一端,經由接觸孔CB1而與第一層之金屬配線層連 接。該金屬配線層Μ 0,經由盲孔V 1,而與做為位元線BL 之第二層金屬配線層Μ 1連接。位元線BL係與圖2中之行控 制電路2連接。 NAND型記憶元件之另一端係經由接觸孔c β 2,與做為 共通源極C-source之第一層金屬配線層M2連接。共通源極 線C - source係與圖2中之源極線控制電路4連接β η型井11的表面形成有η型擴散層14,ρ型井12的表面上 形成有ρ型擴散層15,且η型擴散層14及ρ型擴散層15經由 接觸孔CB3及CB4,而共同與做為井線c_p-weU之第一層 金屬配線層Μ 3連接。井線c - p - well係與圖2中之ρ井控制 電路5連接。 圖5 A及圖5 B為圖2中之記憶格陣列!之列方向上的元件 構造之剖面圖《如圖5A及圖5B所示,各記憶格係以元件 分隔STI來相互分隔。 如圖5A所示,各記憶格中,漂浮閘極係經由隧道氧化膜 16而層合於通道區域上。漂浮閘極]?(}上,則有字元線 經由0N〇膜構成之絕緣膜1 7而形成。 如圖5B所示,選擇閘極線SG具有雙重構造。且,在記憶 格陣列1之一端或每一定數量之位元線上,連接有上下之選 擇閘極線S G。 圖6為由圖2之行控制電路2’摘錄其中之主要部份構造之一 區塊圖。 -13-
544933 A7 B7 五、發明説明(11 ) 行控制電路2上,每對由具有相同行編號之罘偶數條位元 線BLe及第奇數條位元線BLo構成之2條位元線,均個別設 有資料記憶電路2 0。此外,在行控制電路2上,對應於上 述各資料記憶電路2 0,設置有放大器,用以將資料寫入記 憶格及由記憶格讀取資料。 上述資料記憶電路2 0與第偶數條位元線BLe之間,連接 有行選擇用η通道MOS電晶體Qnl,與第奇數條位元線BLo 之間,連接有行選擇用η通道MOS電晶體Qn2。 由與各資料記憶電路2 0連接之第偶數條及奇數條的位元 線BLe及BLo中,將選出一方與資料記憶電路20相連,用 以進行資料寫入或讀取處理的控制。亦即,當信號 EVENBL為Η(高)電位且信號ODDBL為L(低)電位時,MOS 電晶體Qn 1導通而選擇為第偶數條之位元線BLe,而該位 元線BLe將與資料記憶電路20相連接。當信號EVENBL為L 電位且信號ODDBL為Η電位時,MOS電晶體Qn2導通而選 擇為第奇數條之位元線BLo,而該位元線BLo將與資料記憶 電路20相連接。此外,上述信號EVENBL係共通供應至所 有與第偶數條位元線BLe連接之行選擇用η通道M〇S電晶 體,信號ODDBL係共通供應至所有與第奇數條位元線BLo 連接之行選擇用η通道MOS電晶體。此外,未選擇之位元 線BL,則係由未圖示之其他電路所控制。 上述各資料記憶電路2 0内,設置有3個雙位元資料記憶部 DS1、DS2及DS3。資料記憶部DS1係經由内部之資料輸出 入線(I/O線)而與資料輸出入緩衝器6相連接,用以記憶外 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A 7 B7 五、發明説明(12 ) 部輸入之窝入資料及輸出至外部之讀取資料。資料記憶部 DS2 ’係用以記憶在寫入處理後確認記憶格之臨限值時的 檢測結果。資料記憶部DS3 ,係在對記憶格進行資料寫入 及讀取時,用以暫時記憶該資料。 圖7為第一貫施型態之多值快閃記憶體之多值資料與記憶 格臨限值間之關係圖。 ^ 接下來,參照圖7,說明具有上述構造之多值快閃記憶體 的動作。此外,在本例中,將以一記憶格記憶2位元,即記 憶4值資料的情況為例進行說明。此2位元的資料,分別為 1 1 、 1 0 ” 0 1 ’’及’’ 0 0 ’’。這2個位元將配置於不同的列 位址(不同的頁)。 此外,上述4值資料將以臨限值差異,記憶於記憶格内, 如圖7所不一般,例如以臨限值最低的狀態(例如臨限值電 愿為負的狀態)為資料”u",以臨限值第二低的狀態(例如 ;臨限值電壓為正的狀態)為資料"10”,以臨限值第三低的狀 =(例如&臨限值電壓為正的狀態)為資科"〇1”,以臨限值最 南的狀態(例如臨限值電壓為正的狀態)為資料"〇 〇"。 刪除後:記憶格的資料為"1Γ,β如窝入該記憶格之低階 ,,的資料為時,藉由寫入處理’將由"u"的狀態變為 1 0 。如寫入資料為"}"時,則保持在"1 1 ”狀態。 接下來將資料寫入高階頁。如窝入資科為,,了,,時, "1 〇的狀態狀繼續保持。如寫資 从 付 π馬八賞枓為丨丨〇丨丨時,"1 1丨丨將 3又 0 1 ’丨’ ·· 1 〇 ·’將態狀變成,f 〇 〇,丨。 •”,動作的過心中,將讀取欲進行窝入之記憶格的資 i纸張尺錢 X 297公釐) 裝 線 544933 A7 -------------B7 五、發明説明(13 ) 料,驗證是否確實充份地完成寫人,即將執行寫人驗證處 理。 ”精由放大器讀取之資料方面,如臨限值在〇v以下時視為 ’’ 11 ’’,如臨限值為〇 v以上i V以下時為,,丨〇,,。此外,臨限 值為iv以上2V以下時為,,01”,臨限值為2¥以上時為 ,,00,,。 如此一般,為了使一記憶格記憶2位元的資料,將使用4 值的臨限值。實際的裝置中,由於記憶格的特性會產生差 異,因此該臨限值也會有所差異。當此差異過大時,將無 法區分資料而讀取錯誤的資料。 在本實施型態之多值快閃記憶體中,如圖7之虛線所示, 能夠將以往多值快閃記憶體產生之較大臨限值差異,抑制 成如實線所示的水準。關於這一點,隨後將加以說明。 表1為第一貫施型態之多值快閃記憶體進行刪除、寫入、 碩取、寫入驗證過程中之各部電壓值例。此外,在表丨中, 係以寫入及讀取時選擇字元線WL2及第偶數條位元線BLe 的情況為例。 -16 - 544933 A7 B7 五 發明説明(14 ) 表1 - ,,10',第一 階段寫入 驗證 ”10” 第二 階段寫入 驗證 ’ΌΓ 第一 階段寫入 驗證 ,ΌΓ 第二 階段寫入 驗證 丨,00',第一 階段寫入 驗證 "00"第二 階段寫入 驗證 BLe Η或L 電位 ML 電位 Η或L 電位 Η或L 電位 Η或L 電位 Η或L 電位 BLo ον OV OV 0V 0V 0V SGD 4.5V 4.5V 4.5V 4.5V 4.5V 4,5V WL3 4.5V 4.5V 4.5V 4.5V 4.5V 4.5V WL2 0.2V 0.4V 1.2V 1.4V 2.2V 2.4V WL1 4.5V 4.5V 4.5V 4.5V 4.5V 4.5V WLO 4.5V 4.5V 4.5V 4.5V 4.5V 4.5V SGS 4.5V 4.5V 4.5V 4.5V 4.5V 4.5V C-source OV OV OV 0V 0V 0V C-p-w e 11 OV OV OV 0V 0V ον -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(15 ) 表1
刪除 第一階 段寫入 第二階 段寫入 禁止寫 入 ,,10’· 讀取 ,ΌΓ 讀取 ,·00,, 讀取 BLe 浮動 ον 0.4V Vdd H或L 電位 H或L 電位 H或L 電位 BLo 浮動 Vdd Vdd Vdd OV ον OV SGD 浮動 Vdd Vdd Vdd 4.5V 4,5V 4.5V WL3 ον 10V 10V 10V 4.5V 4.5V 4.5V WL2 ον Vpgm Vpgm Vpgm OV IV 2V WL1 ον OV OV OV 4.5V 4.5V 4.5V WLO ον 10V 10V 10V 4.5V 4.5V 4.5V SGS 浮動 OV OV OV 4.5V 4,5V 4.5V C- source 浮動 OV OV OV OV OV OV C-p- well 20V OV OV OV OV OV OV (接續) 刪除過程中,對p型井12(井線C-p-well)將施以20V的電 壓,對選擇區塊内之所有字元線WLO則是施加Ο V的電壓。 藉此,將釋放區塊内所有記憶格Μ之漂浮閘極FG上的電 子,使臨限值為負,成為” 1 1 ”狀態。此時,雖然未選擇區 塊之字元線及位元線BL等之電位會處理浮動狀態,唯藉由 與ρ型井12間之電容量結合,將會達到20V左右。 寫入過程中,請依序實施第一階段、第二階段及禁止寫 -18- 本纸張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933
入之處理。首先,對選擇之字元線WL2施加具有丨4 v至 2〇V之程式電壓(寫入電壓)Vpgm。在未選擇之字元線中, 相較於選擇之記憶格側,配置於較靠近位元線側之記憶格 的各字元線上,例如在字元線WL3上,將施以能夠使與該 夺元線WL 3連接之記憶格導通之例如1 〇 v的高電壓。另一 瑞’未選擇之字元線中,相較於選擇之記憶格側,配置於 罪近井線C - p - well側之記憶格的各字元線上,例如字元線 WL1上’將施加不會使與該字元線WL1連接之記憶格導通 又例如0V的低電壓。此外,選擇之位元線BLe上,則掩加 0V的電壓。如此一來,施加於位元線BLe之〇 v電壓,使傳 送至選擇之記憶格的汲極,且藉由控制閘極C 〇與漂浮問極 FG間的電容量結合,使得漂浮閘極F(}的電位上升,經由隨 這氧化膜(圖5A中之隧道氧化膜16),藉由隧道現象使電子 由沒極注入漂浮閘極FG,使得臨限值快速上升(第一階段寫 入)。寫入過程中,如欲抑制臨限值的上升速度,可將位元 、’泉BLe ό周升至〇·4ν(第二階段寫入)。如欲禁止臨限值上 升,則可將位元線BLe調高至例如電源電壓Vdd(〜3V)的充 份高電壓(禁止寫入)。 漬取過程中,將對選擇字元線WL2依序施加電壓值相異 之讀取電壓(〇V、IV、2V)。未選擇之其他字元線上,則 施加能夠使未選擇記憶格導通之電壓,例如4.5 ν。如選擇 之記憶格的臨限值低於讀取電壓時,位元線BLe與共通源 極線C-s〇urce間會導通而有電流流過,使得位元線BLe的 電位會變成比較低之L電位。如選擇之記憶格的臨限值高於 -19-
544933
讀取電壓時,位元線BLe與共 ^ ^ ^ ^ ^ 、你检綠c-source間不合壤 通使仵位疋線BLe的電位會變成比較高u 曰導 測出記憶格是否高於”丨〇 Μ # μ、 ^ 如欲檢 疋各冋於1 0狀怨〈臨限值時,將以 ον的讀取電壓進行讀取(讀 正,如 :高:=狀態之臨限值時,將以調整例如-的讀二 "取”G1”)e如欲檢測出記憶格是否高於"〇〇,,狀 κ臨限值時,將以調整例W2V的讀取電錢 取” 〇 〇丨丨)。 肖π、备貝 由士於”10”狀態的記憶格,相對於讀取電壓〇ν,具有〇 W 的讀取邊際,因此當臨限值為〇·4ν以上時,㉟會進行寫 入。為此,在欲寫入” 10”時,如藉由寫入驗證處理檢測出 記憶格:臨:值達到㈣時,將禁止寫入該記憶格。 在先則技蟄中’由於僅檢測該臨限值是否達到〇·4ν,因 此如圖7所示一般,臨限值的分布寬度較大。 在本貫知土感中,係藉由臨限值是否達到比目標臨限值 略低之电位,並以第一階段寫入動作來抑制臨限值的上升 速度。為此,臨限值的分布寬度會如圖7中之實線所示一 般,比先前技藝的情況來得窄。其他” 〇丨"及"〇 〇 "狀態方面 也會得到同樣的效果β 寫入驗證過程中,將對選擇之字元線WL2依序施加電壓 值相異的驗證電壓,例如依序施加〇.2V、〇.4V、1.2V、 1.4V、2.2V及2.4V。如記憶格的臨限值低於驗證電壓時, 位元線BLe與共通源極線C-s〇urce間會導通,使得位元線 BLe的電位會變成比較低之[電位。如記憶格的臨限值高於 _ -20- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(18 ) 驗證電壓時,位元線BLe與共通源極線C-source間不會導 通,使得位元線BLe的電位會變成比較高之Η電位。 記憶格的目標臨限值為0.4V的情況中,如欲檢測該記憶 格臨限值是否略低於該目標臨限值時,即在本例中如欲檢 t 測出是否高於0.2V時,驗證電壓將設定為0.2V以進行寫入 驗證(π 1 0 π第一階段寫入驗證)。如欲檢測出記憶格之臨限 值是否高於目標臨限值0.4V時,驗證電壓將設定成0.4V以 進行窝入驗證(” 10”第二階段寫入驗證)。 記憶格的目標臨限值為1.4 V的情況中,如欲檢測該記憶 格臨限值是否略低於該目標臨限值時,即在本例中如欲檢 測出是否高於1.2V時,驗證電壓將設定為1.2V以進行寫入 驗證("0 1 π第一階段寫入驗證)。如欲檢測出記憶格之臨限 值是否高於目標臨限值1.4V時,驗證電壓將設定成1.4V 以進行寫入驗證("0 1 ’’第二階段寫入驗證)。 記憶格的目標臨限值為2.4V的情況中,如欲檢測該記憶 格臨限值是否略低於該目標臨限值時,即在本例中如欲檢 測出是否高於2.2V時,驗證電壓將設定為2.2V以進行寫入 驗證(π 0 0 π第一階段寫入驗證)。如欲檢測出記憶格之臨限 值是否高於目標臨限值2.4V時,驗證電壓將設定成2,4V以 進行寫入驗證(”00’|第二階段寫入驗證)。 圖8為先前技藝之寫入方法與臨限值變化狀態之顯示圖。 圖中,空白的四角形為易於寫入之記憶格的臨限值及施加 在該記憶格上之寫入控制電壓(位元線BL的電壓),黑色四 角形為難以寫入之記憶格的臨限值及施加在該記憶格上之 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(19 ) 寫入控制電壓(位元線BL的電壓)。上述2個記憶格係記憶 同一頁的資料。且,兩者均在初始狀態時施以删除處理, 具有負的臨限值。 寫入電塵:Vpgm分割成受複數個脈衝,每一脈衝會增壓例 如0.2V。亦即,寫入電| Vpgm之每一脈衝的增加量Dvpgm 為 0.2V。 做為寫入控制電壓之位元線BL電壓設定為0V時,在數脈 衝後,臨限值會以與寫入電壓Vpgm之增壓量相同的0.2 V/ 脈衝的速度上升。施加各寫入脈衝後,將進行寫入驗證, 且臨限值檢測出達到寫入驗證電壓界值之記憶格的位元線 電壓將設定為Vdd,逐一禁止對記憶格進行寫入。因此, 臨限值具有0.2V的分布寬度。 圖9為第一實施型態之多值快閃記憶體之資料寫入方法與 記憶格臨限值變化狀態圖。如圖8所示的情況一般,空白的 四角形為易於寫入之記憶格的臨限值及施加在該記憶格上 之寫入控制電壓(位元線BL的電壓),黑色四角形為難以寫 入之記憶格的臨限值及施加在該記憶格上之寫入控制電壓 (位元線BL的電壓)。上述2個記憶格係用以記憶同一頁中 之分屬不同行的資料。兩者均在初始狀態時施以刪除處 理,具有負的臨限值。 寫入電壓Vpgm分割成受複數個脈衝,每一脈衝會增壓例 如0.2V。亦即,寫入電壓:Vpgm之每一脈衝的增加量D vpgm 為 0.2V。 做為寫入控制電壓之位元線BL電壓設定為0V後,施以第 -22- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 A7 _____ B7 五、發明説明(20 ) 一階段寫入。且,在第一階段寫入過程中,在數脈衝之寫 入電壓vPgm後,臨限值會以與寫入電壓Vpgm之增壓量相 同的0.2V/脈衝的速度上升。每當施加一次寫入脈衝後,將 進行第一階段寫入驗證或第二階段寫入驗證。 ik後,臨限值檢測出達到第一階段寫入驗證電壓界值之 記憶格的位元線電壓將設定為〇·4ν ,而逐一對每一記憶格 進仃第二陰段寫入。臨限值檢測出達到第二階段寫入驗證 電壓界值之記憶格的位元線電壓將設定為Vdd,逐一禁止 對每一記憶格進行寫入。 在第二階段寫入過程中,在數個脈衝期間,臨限值的上 升率會受到抑制而低於第一階段寫入時的〇·2ν/脈衝。亦 即,位元線BL的電壓,即寫入控制電壓,雖然在第一寫入 1¾ &時為〇 v ,唯在第二階段時會增加至〇·4ν。為此,相較 於第一階段寫入,第二階段寫入時會更難以進行寫入。第 二階段寫入時的臨限值的上升率,例如會抑制在大約〇 ν/ 脈衝至0.05V /脈衝的範圍内。亦即,第二階段寫入的過程 中,臨限值具有僅為0.05V的相當高水平分布寬度。 如寫入脈衝寬度為20 Α秒,寫入驗證所需時間為5 #秒 時,以往所需的寫入時間將為(20#秒+ 5 #秒)>< ι8脈衝二 450 // 秒。 以往為了實現0.05V的臨限值分布,有必要將寫入電歷 Vpgm的增壓量Dvpgm設定成0.05V,即設定成〇·2ν的四分 之一 ’因此寫入所需時間會成為4 5 0 //秒X 4 = 1 8 〇 〇以秒。 另一方® ’依本貫施型怨’如圖9所示一般,能夠以 _ -23, 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(~21 ) ~^ 0.2V/秒的電壓增壓量Dvpgm,實現〇.〇5V的臨限值分布寬 度,且其寫入所需時間為(20 #秒+ 5 //秒+ 5 //秒)X 2 0脈衝 =600 // 秒。 亦即,相較於以往,如欲實現相同的0.05V臨限值分布 時,所需的寫入時間可縮短至三分之一。 藉由將第一階段寫入驗證電壓設定為π 10"第一階段寫入 驗證電壓,第二階段寫入驗證電壓設定為"10"第二階段寫 入驗證電壓,以實施"1 〇 "寫入動作。 圖1 0為本實施型態中對同一記憶格之高階頁資料寫入方 法與臨限值變化狀態之顯示圖。如圖8及9的情況,空白的 四角形為易於寫入之記憶格的臨限值及施加在該記憶格上 之寫入控制電壓(位元線BL的電壓),黑色四角形為難以寫 入之記憶格的臨限值及施加在該記憶格上之寫入控制電壓 (位元線BL的電壓)。上述2個記憶格係用以記憶同一頁中 之分屬不同行的資料。 空白四角形表示之記憶格,在初始狀態時施以刪除處 理,具有負的臨限值,且將對該記憶格寫入"〇丨”狀態。黑 色四角形表示之記憶格,在初始狀態時已預先寫入,,1 0 ”狀 態,且將對該記憶格寫入” 〇 〇,,狀態。 寫入電壓Vpgm分割成受複數個脈衝,每一脈衝會增壓例 如0.2V。亦即,寫入電壓Vpgm之每一脈衝的增加量Dvpgm 為 0.2V。 做為寫入控制電壓之位元線BL電壓設定為0V後,施以第 一階段寫入。且,在數脈衝之後,臨限值會以與寫入電壓 __ -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933
AT ___B7 五、發明説明(22 )
Vpgm之增壓量相同的〇.2V/脈衝的速度上升。每一次施加 寫入脈衝後,將進行”〇1”第一階段寫入驗證。在寫入略低 於目標臨限值之臨限值後,每當施加寫入脈衝後,將實施 "01”第二階段寫入驗證。接著,將實施”〇〇,,第一階段寫入 驗證及”00”第二階段寫入驗證。 當空白四角形表示之記憶格寫入的臨限值檢測出達到 〇 1第一階段寫入驗證電塵界值時,隨後將該記憶格的位 元線電壓設定為0.4V ,而進行第二階段寫入。當黑色四角 形表示之記憶格的臨限值檢測出達到” 〇 〇 ”第一階段寫入驗 證電壓界值時,隨後將該記憶格的位元線電壓設定為 0.4V,而進行第二階段寫入。 當空白四角形表示之記憶格的臨限值檢測出達到"〇丨,,第 二階段寫入驗證電壓界值時,隨後將該記憶格的位元線電 壓設定為Vdd,而禁止寫入。且,當黑色四角形表示之記 憶格的臨限值檢測出達到” 〇 0,,第二階段寫入驗證電壓界值 時’隨後將該記憶格的位元線電壓設定為Vdd,而禁止寫 入。 有關資料’’ 0 1 π及π 0 0 π方面,進入第二階段寫入過程時, 在寫入電壓的數個脈衝期間,由於臨限值的增壓量抑制在 例如0 V/脈衝至0·05ν/脈衝的範圍之間,因此其臨限值具 有僅0.05V的分布寬度。 圖1 1為本實施型態中,對一記憶格之低階頁進行資料寫 入時各部信號之時序圖。 由時間tpO至tp7為寫入階段,在此過程中,將對記憶格 ___^ -25- 本紙張尺心國國家標準A4規格(21〇巧7公爱〉 544933 A7 _______ B7 五、發明說明(23 ) 施加寫入脈衝。時間1~〇至丨卜6止為〃 1〇,,第一階段寫入驗 證期間,日寺間tsv〇hsv6止為"1〇"第二階段窝入驗證期 間。本例巾’將以選擇字元線wl2及第偶數條之位元線 B L e的情況為例來加以說明。 在寫入階段中,做為寫入控制電壓之位元線I ,如在第 一階段寫人時為QV,如為第二階段寫人時為Q.4V,如禁止 寫^時則設定為Vdd(例如2,5V)。各寫入驗證期間,首先 位元線BLe將充電至例如〇·7ν。接|,當選擇之字元線 WL2達到各寫入驗證電壓時,若記憶格之臨限值達到寫入 驗證電壓時,位元線BLe會保持在〇·7ν。如記憶格的臨限 值未達到寫入驗證電壓時,位元線BLe會下降至〇乂。在時 間tfv4或tsV4的時機,如以放大器檢測出位元線BLe的電 壓便可板測出δ己憶袼的臨限值是否達到寫入驗證電壓。 如記憶㈣臨限值達到寫入驗證電壓時,m則結果為" 通過"(pass )。 圖12為第-實施型態中,_一記憶格施以低階頁資料寫 入時之控制演算内容。 首先,接收到來自主機的資料輸入指令,將資料輸入指 令設足於狀惡器8 ( S 1 )。接收來自主機的位址資料,將用 以選擇寫入頁之位址,設定於狀態器8 ( s 2 ”接著,接收i 頁份的寫入資料,且將寫入資料分別設定於相對應之資料 圮憶部DS 1 ( S 3 )。接收主機發行之寫入指令,將寫入指令 古又毛於狀恐為8 ( S 4 )。在設定寫入指令後,内部將自動藉 由狀態器8,啟動S 5至S 1 6步驟的執行。 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933 五 發明説明(24 ) A7 B7
各資料記憶部DS1之資料,將複製於相對應的資料記憶 部DS2 (S5)。接著,將寫入電壓Vpgm的初始值設定為 12V ,且將寫入計數器pc設定為〇(S6)。當資料記憶部 DS1的資料為” 〇 ”,且資料記憶部DS2的資料為,,〇 π時,則 為第一階段寫入處理,因此做為寫入控制電壓之位元線 的電壓會設定為〇 V。當資料記憶部DS丨的資料為,,〇 ",且 資料記憶部DS2的資料為,,丨,,時,則為第二喈段寫入處毋, 因此做為寫入控制電壓之位元線BLw電壓會設定為〇 。 當資料記憶部DS1的資料為,,丨,,,且資料記憶部DS2的資料 為"1”時,則為禁止寫入處理,因此做為寫入控制電壓之位 元線BL的電壓會設定為vdd(S7)。 利用设定之寫入電壓Vpgm及寫入控制電壓,對}頁份之 1己憶格施以寫入脈衝,以執行寫入步驟(s 8 )。檢測所有之 資料記憶部DS2的資料是否為"厂,,如全部為”丨"時,則判 斷第隖#又之狀怨通過檢測’如非的話,則判斷a去搞, 州。雖於隨後詳述,如果所有的資料記憶部 為”1”時,在前段之寫入步驟(S8)中,不會有施以第一階 段寫入處理之記憶格。 第一階段狀態未通過檢測時,將啟動”丨〇 ”第一階段寫入 驗證(S10),且由1頁份之記憶格中,針對與通過檢測之記 憶格相對應之資料記憶部DS2,將其資料由” 〇 n改變為 ”1”。在此過程中,對資料為"i,,之資料記憶部DS2 ,=維 持該π 1 π的狀態。 第一階段狀態通過檢測時,當"10”第一階段窝入驗證結 -27- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933 A7 _____B7 五、發明説明(~^7) '~ - 束時,將啟動,,1〇”第二階段寫入驗證處理(sn)。由工頁份 之兄憶格中,針對與通過檢測之記憶格相對應之資料記憶 部DS1,將其資料由,,〇 ”改變為"Γ,。在此過程中,對資料 為"1 ”之資料記憶部DS丨,將維持該"丨,,的狀態。 在1 0第二階段寫入驗證後,檢測所有之資料記憶部 DS1的資料是否為””,如全部為”丨,,時,則判斷第二階段 之狀態通過檢測,如非的話,則判斷為未通過(s丨2 )。如 第二階段狀態通過檢測時,寫入處理將視為正常結束,在 將寫入狀態設定為”通過,,後,結束寫入處理(Sl3)。 第二階段狀態未通過檢測時,將檢查寫入計數器 PC(S14),如計數器PC的值大於2〇時,則視為無法正常完 成寫入處理,在將寫入狀態設定為”未通過,,後,結束寫入 處理(S 1 5 )。如寫入計數器p c的值低於2 〇時,則在使寫入 計數器pc的值增加丨,且使寫入電壓Vpgm的設定值增加 〇.2V(S16).後,再度經由步驟37,執行步驟“的寫入處 理。此外,上述寫入次數並不限於2 〇次,可依需要隨意缢 更。 〜又 表2為圖1 2之寫入演算中,資料記憶部Ds丨及DS2在” 1 ” 第一階段寫入驗證處理前後的資料與相對應記憶格之臨限 值(Vt)間的關係。 -28-
544933 A7 B7 五、發明説明(26 ) 表2 DS1/DS2 資料 DS1/DS2 在第 η 次”10” 第一階段寫入驗證處理後 記憶格的臨限值Vt 低於0.2V時 高於0.2V時 DS1/DS2 資料 DS1/DS2 0/0 0/0 0/1 在第η次"10”第一階段 0/1 0/1 0/1 寫入驗證處理之前 1/1 1/1 1/1 第η次之π 1 0 ”第一階段寫入驗證前的資料記憶部DS 1及 DS2,其值為0/0、0/1 ' 1/1之其中一項。〇/〇表示至第η-1次寫入步驟為止,記憶格之臨限值未達” 1 0 π第一階段寫 入驗證電壓。0/1表示至第η-1次寫入步驟為止,雖然記憶 格之臨限值達到Μ 1 0 π第一階段寫入驗證電壓,唯未達π 1 0 " 第二階段寫入驗證電壓。1/1表示至第η-1次寫入步驟為 止,記憶格之臨限值達到’’ 1 0 "第二階段寫入驗證電壓。由 於至第η-1次寫入步騾為止,不可能發生記憶格之臨限值達 到π 1 0 π第二階段寫入驗證電壓,唯未達” 1 0 ”第一階段寫入 驗證電壓的情形,因此在本實施型態中,並不存在有1/0的 狀態。 第1次之π 1 0 η第一階段寫入驗證前的資料記憶部DS 1及 DS2,其值為0/0或1/1。 如記憶格的臨限值未能在第η次寫入步驟,達到π 1 0 ”第 -一階段寫入驗證電壓之0.2V時,將無法通過"10”第一階段 -29- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(27 ) 寫入驗證的檢測,因此不會變更資料記憶部DS2的資料。 如記憶格的臨限值在第η次寫入步驟,達到π 1 0 ’’第一階段 寫入驗證電壓之0.2V時,由於能夠通過π 1 Οπ第一階段寫入 驗證的檢測,因此資料記憶部DS2的資料將變更為"1”。資 料已經為π 1 "之資料記憶部DS2的資料,將不會隨此記憶格 的臨限值而變更。 表3為圖12之寫入演算中,資料記憶部DS1及DS2在”10" 第二階段窝入驗證處理前後的資料與相對應記憶格之臨限 值(Vt)間的關係。 表3 DS1/DS2 資料 DS1/DS2 在第 η 次”10” 第二階段寫入驗證處理後 記憶格的臨限值Vt 低於0.4V時 高於0.4V時 DS1/DS2 資料 DS1/DS2 0/0 0/0 —— 在第η次"10”第二階段 0/1 0/1 1/1 寫入驗證處理之前 1/1 1/1 1/1 第η次之π 1 0 π第二階段寫入驗證前的資料記憶部DS 1及 DS2,其值為0/0、0/1、1/1之其中一項。〇/〇表示在第η 次寫入步騾後,記憶格之臨限值未達"1 0 ”第一階段寫入驗 證電壓。0/1表示在第η次寫入步騾為止,雖然記憶格之臨-限值達到π 1 0 π第一階段寫入驗證電壓,唯在第η - 1次寫入 -30- 本纸展尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933 A7 ^--一_ —__B7_ 五、發明説明(+ 28 )~ -- 步驟為止’未達” 1〇,,第二階段寫入驗證電壓。W1表示至 第π - 1次寫入步驟為止,記憶格之臨限值達到,,1 〇,,第二階 段窝入驗證電壓。 由於至第n-1次寫入步騾為止,不可能發生記憶格之臨限 值達到1 〇 ”第二階段寫入驗證電壓,唯在第η次寫入步驟 為止未達’’ 1 0 ”第一階段寫入驗證電壓的情形,因此在本實 施型態中,並不存在有丨/ 〇的狀態。 如記憶格的臨限值未能在第n次寫入步驟,達到,,丨〇,,第 一階段寫入驗證電壓之〇.4V時,將無法通過”丨〇,,第二階段 寫入驗證的檢測,因此不會變更資料記憶部Ds丨的資料。 如記憶格的臨限值在第n次寫入步驟,達到"1〇”第二階段 寫入驗證電壓之0.4V時,由於能夠通過” 1 〇 ”第二階段寫入 驗證的檢測,因此資料記憶部Ds丨的資料將變更為”丨,,。資 料已經為”1”之資料記憶部DS1的資料,將不會隨此記憶格 的臨限值而變更。〇/〇方面,不會隨”丨〇,,第二階段寫入驗 證的結果而變更。 圖13為上述貫施型態中對記憶格施以高階頁資料寫入時 之控制演算内容β 首先,接收到來自主機的資料輸入指令,將資料輸入指 令設定於狀態器8(S1)。接收來自主機的位址資料,將用3 以選擇寫入頁之位址,設定於狀態器8(S2)。接著,接收i 頁份的寫入資料’且將寫入資料分別設定於相對應之資料 記憶部DS1 (S3)。接收主機發行之寫入指令,將寫入指令 設定於狀態器8(S4)。在設定寫入指令後,内部將自動藉 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐j " ----— --- 544933 A7 B7 五、發明説明(29
由狀態器8,啟動S5至S20步驟的執行。 首先,將啟動,,10”讀取處理(S5),如通過檢測(記憶格 的資料為,,10")時,將對應之資料記憶部DS3設定為,,。 如未通過檢測時,則將對應之資料記憶部DS3設定為”·,◊ 接#,將各資料記憶部DS1之資料,複製於相對應的資料 記憶部DS2(S6)。然後,將寫入電壓Vpgm&初始值設定為 14V,且將寫入計數器pc設定為〇(S7)。當資料記憶部 DS1的資料為”〇,,,且資料記憶部DS2的資料為”〇"時:則 為第一階段寫入處理,因此做為寫入控制電壓之位元線 的電壓會設定為〇 V ;當資料記憶部ds 1的資料為"〇 ”,且 資料記憶部DS2的資料為”1,,時,則為第二階段寫入處理, 因此做為寫入控制電壓之位元線電壓會設定為〇·4ν ; 田資料記憶部DS1的資料為” 1,,,且資料記憶部DS2的資料 為"1”時,則為禁止寫入處理,因此做為寫入控制電壓之位 几線BL的電壓會設定為vdd(S8)。接下來的步驟,係利用 攻疋 < 寫入電壓Vpgm及寫入控制電壓,對1頁份之記憶格 施以寫入酿衝以進行寫入(S9)。 在資料記憶部DS3之記憶内容為” 〇 ”之所有資料記憶電路 2 0中’檢測其所有之資料記憶部DS2的資料是否為” 1,,,如 全部為” 1 ’’時,則判斷通過” 〇 〇,,第一階段狀態之檢測,如 非的話,則判斷為未通過(S 1 0)。雖於隨後詳述,如果所 有的資料記憶部DS2的資料為,,1 "時,在前段之寫入步驟 (S 9 )中’不會有施以” 〇 〇,,第一階段寫入處理之記憶格。 未通過” 0 〇,,第一階段狀態之檢測時,將啟動” 〇 〇 ’,第一階 _______ -32· 本紙張尺度適用中g國木標準(CNS) A视格(2聊撕公爱)
裝 訂 線 544933 A7 ___ B7 五、發明説明(3〇 ) 段寫入驗證(S11),且由1頁份之記憶格中,針對與通過檢 測之記憶格相對應且位於資料記憶部DS3之資料為” 〇 "之資 料δ己憶電路2 0内之資料記憶部D S 2,將其資料由,,q "改變為 π 1" ^在此過程中,對於資料已經為”丨”之資料記憶部 DS2,將維持該”1”的狀態。 通過”〇〇,,第一階段狀態之檢測時,或完成"〇〇”第一階段 寫入驗證時,將啟動”〇〇"第二階段寫入驗證處理(si2)。 由1頁份之記憶格中,針對與通過檢測之記憶格相對應且位 於資料記憶部DS3之資料為”〇”之資料記憶電路2〇内之資料 1己憶部DS 1,將其資料由” 〇,,改變為”丨”。在此過程中,對 '貝料為π 1 π之資料記憶部ds 1,將維持該” 1 ”的狀態。 接著,在資料記憶部DS3之資料為"丨,,之資料記憶電路 内,檢測所有之資料記憶部DS2的資料是否為"丨,,,如全部 為’’ 1 ”時,則判斷通過” 〇丨”第一階段狀態之檢測,如非的 話,則判断為未通過(S13)。雖於隨後詳述,如果所有的 資料記憶部DS2的資料為,時,在前段之寫入步驟(s9) 中,不會有施以第一階段窝入處理之記憶格。 未通過” 0 1 ”第一階段狀態之檢測時,將啟動fl 〇 1"第一階 段寫入驗證(S14),且由1頁份之記憶格中,針對與通過檢 測之記憶格相對應且位於資料記憶部DS3之資料為,”之資 料記憶電路20内之資料記憶部DS2,將其資料由"〇,,改變為 ”1’’。在此過程中,對於資料已經為"1”之資料記憶部 DS2,將維持該”丨,•的狀態。 通過0 1第一階段狀.邊之檢測時,或完成,,〇 1 "第一階段 -33 - 本氣張尺度適用中國國豕標準(CNS) A4規格(210 X 297公登) 544933 五 A7
寫入驗證時,將啟動,·0 1”第二階段寫入驗證處理(S15)。 由1頁Y/7之a 格巾’針對與通過檢測之記憶格相對鹿且位 於資料記憶部DS3之資料為M ”之資料記憶電路2〇内^資料 記憶部DS1,將其資料由”〇"改變為,,丨,,。在此過程中,對 ;貝料已I為1之資料記憶部DS丨,將維持該” 1 "的狀態。 在’’ 0 1 "第二階段窝入驗證處理後,檢測所有之資料記憶 部DS 1的:貝料疋否為"丨”,如全部為,,i,,時,則判斷通過第 一階段狀怨之檢測,如非的話,則判斷為未通過(s丨6)。 如通過第二階段寫入驗證時,寫入處理將視為正常結束, 在將寫入狀怨設定為”通過"後,結束寫入處理(s丨7)。如 未通過第二階段狀態之檢測時,將檢查寫入計數器 P C ( S 1 8 ) ’如計數器p C的值大於2 0時,則視為無法正常完 成寫入處理,在將寫入狀態設定為”失敗(fail)"後,結束 寫入處理(S 1 9)。如寫入計數器p c的值低於2 〇時,則在使 寫入計數器PC的值增加1,且使寫入電壓vpgm的設定值增 加0.2乂(32 0)後,再度經由步騾58,執行步騾39的寫入處 理。此外,上述寫入次數並不限於20次,可依需要隨意變 更0 表4為圖1 3之寫入演算中,資料記憶部DS1、DS2及DS3 在” 0 1 n第一階段寫入驗證處理前後之資料與相對應記憶格 之臨限值(Vt)間的關係。 -34- 本紙張尺度適财_家標準(CNS) A4規格(21(P<297公I)
裝 訂
線 544933 A7 B7 五、發明説明(32 ) 表4 DS1/DS2/DS3 資料 DS1/DS2/DS3 在 第η次’ΌΓ第一階段寫入驗證處理後 記憶格的臨限值Vt 低於1.2V時 高於1.2V時 DS1/DS2/DS3 資料 0/0/1 0/0/1 0/1/1 DS1/DS2/DS3 在第 0/1/1 0/1/1 0/1/1 η次’ΌΓ第一階段 1/1/1 1/1/1 1/1/1 寫入驗證處理之前 0/0/0 0/0/0 0/0/0 0/1/0 0/1/0 0/1/0 1/1/0 1/1/0 1/1/0 第η次之” 0 1 ’’第一階段寫入驗證前的資料記憶部DS 1、 DS2 及 DS3,其值為 0/0/1、0/1/1、1/1/1、0/0/0、 0/1/0、或1/1/0之其中一項。0/0/1表示至第η-1次寫入步 驟為止,記憶格之臨限值未達” 0 Γ'第一階段寫入驗證電 壓。0/1/1表示至第η-1次寫入步騾為止,雖然記憶格之臨 限值達到’’ 0 1 "第一階段寫入驗證電壓,唯未達π 0 1 π第二階 段寫入驗證電壓。1/1/1表示至第η-1次寫入步驟為止,記 憶格之臨限值達到” 0 1 π第二階段寫入驗證電壓。由於至第 η-1次寫入步驟為止,不可能發生記憶格之臨限值達到 "0 1 ”第二階段寫入驗證電壓,唯未達"〇 1 ”第一喈段寫入驗 證電壓的情形,因此在本實施型態中,並不存在有1/0/1的一 狀態。 -35- 本紙浪尺度適用中國國家標準(CNS) Α4規格(21〇x 297公釐) 544933 A7 ____ B7 五、發明説明(33 ) 如記憶格的臨限值未能在第η次寫入步驟,達到π 〇丨"第一 1¾段寫入驗證電壓之1.2V時’將無法通過"qi"第一階段 寫入驗證的檢測,因此不會變更資料記憶部DS2的資料。 如記憶格的臨限值在第n次寫入步驟,達到” 〇丨,,第一階段 寫入驗證電壓之1 ·2 V時,由於能夠通過"〇 1 "第一階段寫 入驗證的檢測,因此資料記憶部DS2的資料將變更為 π 1π。資料已經為,,1 ”之資料記憶部DS2的資料,將不會隨 此記憶格的臨限值而變更。此外,〇/〇/〇、〇/1/〇及1/1/〇 並不為”01”第一階段寫入驗證對象,因此不會進行變更。 表5為圖13之演算中,資料記憶部DSl、DS2及DS3在 ”〇1”第二階段寫入驗證處理前後之資料與相對應記憶格之 臨限值(Vt)間的關係。 表5 DS1/DS2/DS3 資料 DS1/DS2/OS3 在第 η次,,〇 1 ”第二階秤寫入驗證處理後 的臨限信 低於1.4V時 高時 一· DS1/DS2/DS3 資料 DS1/DS2/DS3 在第 η次”0Γ第二階段 寫入驗證處理之前 0/0/1 0/0/1 - 0/1/1 0/1/1 J/l/i_-- 1/1/1 — 1/1/1 - 0/0/0 〇/〇/〇 0/0/0^-- 0/1/0 ——— 0/1/0 0/1/0^- 1/1/0 1/1/0 - -36 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544933
發明説明( 第η次之”01"第二階段寫入驗證前的資料記憶部叫、 DS2 及 DS3 ,其值為 〇/〇n、〇/1/1、1/;1/丨、、 0^0、或1/W0之其中。〇/〇/1表示在^次寫入步驟 後’記憶格之臨限值未達"〇1"第一階段寫入驗證電壓。 0/1/1表示至第„次寫人步驟為止’雖然記憶格之臨限值達 到:〇1"第-階段寫入驗證電m,唯未能在第W次寫入步 驟為止達到"01”第二階段寫入驗證電壓。表示至第 n-1次寫入步驟為止,記憶格之臨限值達到”01,,第二階段 寫入驗證由於至第η]次寫入步驟為止,不可能發生 1己憶格之臨限值達到”〇1,,第二階段寫入驗證電壓,唯未能 在第η次寫入步驟為止達到”〇1 •,第一階段寫入驗證電壓的 情形,因此在本實施型態中,並不存在有1/〇/1的狀態。 如記憶格的臨限值未能在第η次窝入步驟,達到"〇1"第 二階段寫入驗證電壓之1·4V時,將無法通過,·〇1 "第二階段 寫入驗證妁檢測,因此不會變更資料記憶部dsi的資料。 如α己隐格的臨限值在第n次寫入步驟,達到"〇 1 "第二階段 寫入联也黾壓之1.4V時,由於能夠通過,,〇1 "第二階段寫入 驗證的檢則,因此資料記憶部DS1的資料將變更為,,厂。資 料已經為"1”之資料記憶部DS1的資料,將不會隨此記憶格 的臨限值而變更^ 〇/〇/1並不為,,〇1,,第二階段寫入驗證而 •受更。此外,〇/〇/〇、〇/1 / 〇及w 1/〇並不為"〇丨,•第二階段 寫入驗證對象,因此不會進行變更。 表6為圖1 3之演算中,資料記憶部DS1、DS2及DS3在 '’ 〇〇 M第一階段寫入驗證處理前後之資料與相對應記憶格之 _____ -37- 本紙張尺_ _家標A4規格(摩撕公⑹ 裝 訂 線 544933
AT B7 五、發明説明(35 ) 臨限值(Vt)間的關係。 表6 DS1/DS2/DS3 資料 DS1/DS2/DS3 在第 η次”00”第一階段寫入驗證處理後 記憶格的臨限值Vt 低於2.2V時 高於2.2V時 DS1/DS2/DS3 資料 DS1/DS2/DS3 在第 η次"00"第一階段 寫入驗證處理之前 0/0/1 0/0/1 • 0/1/1 0/1/1 1/1/1 1/1/1 0/0/0 0/0/0 0/1/0 0/1/0 0/1/0 0/1/0 1/1/0 1/1/0 1/1/0 第η次之’’ 0 0 "第一階段寫入驗證前的資料記憶部DS1、 DS2 及 DS3,其值為 0/0/1、0/1/1、1/1/1、0/0/0、 0/1/0、或1/1/0之其中一項。0/0/0表示至第η-1次寫入步 騾為止,記憶格之臨限值未達"0 0 π第一階段寫入驗證電 壓。0/1/0表示至第η-1次寫入步驟為止,雖然記憶格之臨 限值達到π 0 0 π第一階段寫入驗證電壓,唯未達” 0 0 π第二階 段寫入驗證電壓。1/1/0表示至第η-1次窝入步驟為止,記 憶格之臨限值達到π 0 0 π第二階段寫入驗證電壓。由於至第 η-1次寫入步騾為止,不可能發生記憶格之臨限值達到 一 ·· 〇 〇 ”第二階段寫入驗證電壓,唯未達” 〇 〇 ”第一階段寫入驗 -38- 本紈張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 544933
證電壓的情形,因此在本實施型態中,並不存在有ι/〇 狀態。 如1己憶格的臨限值未能在第n次寫入步驟,達到,,〇 〇"第 一階段寫入驗證電壓之2.2V時,將無法通過”〇〇”第一階段 寫入驗證的檢測,因此不會變更資料記憶部DS2的資料。 如記憶格的臨限值在第n次寫入步驟,達到” 〇 〇 "第一階段 寫入驗證電壓之2.2V時,由於能夠通過” 〇〇”第一階段寫入 驗證的檢測,因此資料記憶部DS2的資料將變更為,,1Π。資 料已經為”1,,之資料記憶部DS2的資料,將不會隨此記憶格 的臨限值而變更。此外,〇/〇/1、〇/1/1及1/ιη並不為 π 〇 1 ”第一階段窝入驗證對象,因此不會進行變更。 表7為圖1 3之演算中,資料記憶部dsi、DS2及DS3在 π 0 0 ”第二階段寫入驗證處理前後之資料與相對應記憶格之 臨限值(Vt)間的關係。 -39- 本紙張尺度適财國S家標準(⑽)A4規格(21G X 297公爱) 544933 A7 B7 五、發明説明(37 ) 表7 DS1/DS2/DS3 資料 DS1/DS2/DS3 在 第η次'Ό0”第二階段寫入驗證處理後 記憶格的臨限值Vt 低於2.4V時 高於2.4V時 DS1/DS2/DS3 資料 0/0/1 0/0/1 義 DS1/DS2/DS3 在第 0/1/1 0/1/1 義 η次”00”第二階段 1/1/1 1/1/1 祕 寫入驗證處理之前 0/0/0 0/0/0 • 0/1/0 0/1/0 0/1/0 1/1/0 1/1/0 1/1/0
裝 第η次之π 0 0 ”第二階段寫入驗證前的資料記憶部DS1、 DS2 及 DS3,其值為 0/0/1、0/1/1、1/1/1、0/0/0、 0/1/0、或1/1/0之其中一項。0/0/0表示在第η次寫入步騾 後,記憶格之臨限值未達’’ 0 0 π第一階段寫入驗證電壓。 0/1/0表示至第η次寫入步驟為止,雖然記憶格之臨限值達 到第一階段寫入驗證電壓,唯未能在第η - 1次寫入步 騾為止達到”00”第二階段寫入驗證電壓^ 1/1/0表示至第 η -1次寫入步驟為止,記憶格之臨限值達到” 〇 〇 "第二階段 寫入驗證電壓。由於至第η-1次寫入步騾為止,不可能發生 記憶格之臨限值達到π 0 0 "第二階段寫入驗證電壓,唯未能 在第η次寫入步驟為止達到"00”第一階段寫入驗證電壓的一 情形,因此在本實施型態中,並不存在有1 / 0 / 0的狀態。 -40- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 訂
線 544933 A7 _____ B7 五、發明説明(洸) 如1己憶格的臨限值未能在第η次寫入步驟,達到” 〇 〇 ”第 二階段寫入驗證電壓之2·4ν時,將無法通過"00”第二階段 寫入驗證的檢測,因此不會變更資料記憶部DS丨的資料。 如记憶格的臨限值在第η次寫入步驟,達到” 〇 〇 ”第二階段 寫入驗證電壓之2.4V時,由於能夠通過”〇〇”第二階段寫入 驗證的檢測,因此資料記憶部DS 1的資料將變更為”丨,,。資 料已經為” 1 ”之資料記憶部DS1的資料,將不會隨此記憶格 的臨限值而變更^ 〇/〇/〇並不為,,〇〇"第二階段寫入驗證而 變更。此外,〇 / 〇 /1、〇 / 1 / i及丨/丨/ i並不為"〇 〇 ”第二階段 寫入驗證對象,因此不會進行變更。 圖1 4為用以控制區塊内寫入順序之控制演算内容。 首先選擇字元線WL0,對第偶數條位元線連接之複數個 記憶格構成之一頁,窝入低階資料。接著,對第奇數條位 兀線連接之複數個記憶格構成之一頁,寫入低階資料。第 3,則係對第偶數條位元線連接之複數個記憶格構成之一 頁,寫入高階資料,最後對第奇數條位元線連接之複數個 圮憶格構成足一頁,寫入高階資料。之後,同樣地對其他 的芋兀線WL1、WL2、WL3…♦,以上述同樣的順序寫入資 料。 如此一來,相鄰記憶格之漂浮閘極間的干擾能夠抑制到 最小程度。亦即,對於後來施以寫入處理的記憶格,如其 狀態由”11”轉變成”1〇”、由” U”轉變成"〇1”、或由"1〇" 轉變成”00”時’不會由"n,,轉變成”〇〇”。由”11Π轉變成 "0 0 ”時,相鄰記憶格的臨限值最容易上升。 -41 - 本紙展尺度適用中國國家標準(CMS) Α4規格(210 X 297公釐) 544933
AT ______B7 五、發明說明(39 ) 圖U為對記憶格之低階頁進行資料讀取時之控制演算内 容。 、 首先,矣收到來自主機的資料輸入指令,將資料輸入指 令設定於狀態器8(S1)。接收來自主機的位址資料,將用9 以選擇寫入頁之位址,設定於狀態器8(32)。設定位址 後,内部將自動藉由狀態器8,啟動53至55的步騾。 首先,>將啟動”01”讀取處理㈡3) ^ ”〇Γ,讀取處理的過程 中:將施加1 V於字元線WL。如記憶格的臨限值低於"〇玉,, 資料時,藉由放大器讀取的結果將為τ ,如高於"〇1"資 料時,讀取結果將為”〇”。讀取之結果係記憶於相對應之資 料記憶部DS3。接下來,啟動”1G”讀取處理(S4)。讀 取處理的過程中,將施加〇ν於字元線肌。如記憶格的= 限值低於”10”資料時,藉由放大器讀取的結果將為”1", 如高於”10”資料時,讀取結果將為"〇,,。讀取之結果係記 憶於相對應之資料記憶部DS2。最S ,將啟動讀取處 理(S5)。”00”讀取處理的過程中,將施加2乂於字元線 WL。如記憶格的臨限值低於,,〇〇π資料時,藉由放大器讀取 =結果將為,Μ”,如高於”〇〇”資料時,讀取結果將為。 藉由對”00”讀取處理之結果、及相對應之資料記憶部腦 及DS3之資料,進行邏輯演算,得到下低階頁之資料,且 將所得的資料記憶於相對應之資料記憶部DS1。接著,記 憶於資料記憶部DS1的資料,將輸出至外部,做為低階頁 的資料。 例如,當資料記憶部DS3記憶之” 〇1 ”讀取結果為,,丨,,,且 —______ -42- 尺度適用中國國家標準釐)-------- 544933 A7 _________ B7 五、發明説明(4〇 ) 資料記憶部DS2記憶之,,1 〇,,讀取結果也為,,丨,,時,低階頁之 資料的邏輯演算結果將為,,厂,。當資料記憶部DS3記憶之 ,’ 〇 Γ’謂取結果為” 1,,,且資料記憶部DS2記憶之”丨〇 "讀取 結果也為π 0 ’’時,低階頁之資料的邏輯演算結果將為,,〇 ” ^ 當資料記憶部DS3記憶之”〇1”讀取結果為”〇”,且” 〇〇,,讀 取結不也為時,低階頁之資料的邏輯演算結果將為 ”0"。當資料記憶部DS3記憶之,,0 1 ”讀取結果為”〇”,且 ’’ 0 0 ’’渭取結果為” 1 ”時,低階頁之資料的邏輯演算結果將 為丨丨1丨,。 亦即,執行上述邏輯演算之演算電路,只要能夠在DS3 為"1 π時,將DS2的值做為低階頁之資料而記憶於資料記憶 部DS1,且在DS3為”〇,,時,將”〇1,,讀取結果做為低階頁之 資料而記憶於資料記憶部DS 1即可。 圖1 6為對記憶格之高階頁進行資料讀取時之控制演算内 容。 .· 首冗’接收到來自主機的資料輸入指令,將資料輸入指 令没疋於狀怨器8(S1)。接收來自主機的位址資料,將用 以選擇寫入頁之位址,設定於狀態器8(S2)。設定位址 後,内部將自動藉由狀態器8,啟動S3的步驟。 步驟S 3中,將啟動” 〇 1 ”讀取處理。讀取結果將做為高階 頁之資料’记憶於相對應之資料記憶部DS丨。亦即,,,〇 i,, 讀取處理之結果,將直接成為高階頁之資料。且,資料記 憶部DS1之資料,將輸出至外部。 如上所述,依第一實施型態之多值快閃記憶體,不僅可 _ _43, 本紙張尺度適用中國國家標準(CMS) A4規格(210X 297公釐) 抑制寫入時間的增加 提高可靠性。 也可縮小臨限值的分布宽度 能夠 接下來說明本發明之第二實施型態。 圖17A為圖11所示之作扶去 之内容…卜,在此之圖中’截取寫入步驟部份 。.m第-二入:線B L e之電壓係設定為例如 又寫入處理時的情沉為例。第-實施型 ·= ’在窝入步驟的過程中,在對字元線低施加指定寫入 :而中例如為18.°V)期㈤’寫入控制電壓之位元線BL 入私3: ir、保持在一定電壓值,例如保持在來進行窝 此,在第二實施型態中,如圖1 7Β所示,在對選 〈予το線WL2施加指定寫人電壓Vpgm過程中之一定期間 (圖17B中的Tw〇,將寫入控制電壓之位元線BL的電壓 係保持在0V後,再施加成Vdd以禁止窝入。 此外’位疋線虹電壓設定為〇乂之上述一定期間hr的長 度上’相較於第-階段寫人處理時,藉由使第二階段寫入 處:時設定成較短的長度,能夠如同第一實施型態一般, 將第二階段寫人處理時之臨限值的增壓量,抑制的比第〜 階段寫入處理時還低。 亦即,位第二實施型態,寫入控制電壓的有效電壓,能 夠叹疋成係將做為寫入控制電壓之位元線BL之電壓在窝入 步驟期間保持一定的第一實施型態時相等,得到與第—备 施型態相同的效果。 只 接下來說明本發明之第三實施型態。
本紙張尺度適州f國國家標準(CNS)— A4規格(210 X 297公釐) 544933 A7 B7 五、發明説明(42 ) 圖1 8為與圖1 1所示信號時序圖相對應之信號時序圖。 如圖11所示一般,在第一實施型態中,當第一階段寫入 驗證處理結束後,即使位元線的電壓維持在充電後電壓, 也仍會將位元線電壓重設成0V,接著為了實施第二階段寫 入驗證處理而再度進行充電。 相對於此,在第三實施型態中,則係以如下方式進行寫 入驗證。 第-階段寫入驗證時,首先將位元線BLe充電至例如 0.7V。接著,當選擇之字元線WL2達到第一階段寫入驗證 電壓時,如記憶格之臨限值達到第一階段寫入驗證電壓的 話,位元緣BLe會保持在0.7V。如記憶格的臨限值未達到 第一階段窝入驗證電壓時,位元線BLe會下降至Ο V。如 在圖1 8中的tfv4時,檢測位元線BLe的電壓,便可檢測 出記憶格的臨限值是否達到寫入驗證電壓。如記憶格的臨 限值達到寫入驗證電壓時,便可視該檢測結果為”通過π。 接著,在時機tfv5或相同時機之tsν3,選擇之字元線WL2 之電壓,將由第一階段寫入驗證電壓切換成第二階段寫入 驗證電壓。例如,如圖1 8所示一般,將選擇之字元線WL2 之電壓,由0.2V上升至0.4V。如記憶格之臨限值達到第二 階段寫入驗證電壓時,位元線BLe將保持在0.7V。如記憶 格的臨限值未達到第二階段寫入驗證電壓時,位元線BLe 會下降至0V。且,如在tfv4時,檢測位元線BLe的電塾, 便可檢測出記憶格的臨限值是否達到寫入驗證雹壓。如記 憶格的臨限值達到寫入驗證電壓時,便可視該檢測結果為" -45- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 544933 A7 B7 五、發明説明(43 ) 通過"。 第三實施型態中,不僅能夠得到與第一實施型雖相同白、 結果,且能夠省略第二階段寫入驗證時之位元線的充哈L 間’得到更高速的寫入效果。此外,對於資料” 〇丨"及^料 "〇〇 π之第一或第二階段寫入驗證方面,僅需改變寫入驗试 電壓便可以同樣方式實施。 此外,上述各實施型態的說明上,雖然係以一記憶格記 憶2位元的資料為例,即各記憶格能夠記憶4值資料的情況 為例加以敘述,唯對於使一記憶格記憶4值資料以上資料時 的情況,也同樣能夠輕易地適用。 對熟悉本技術領域的人而言,其他優點及變形例為顯而 易見。因此,本發明之特徵並不侷限於上述内容或實施型 態。符合本發明之宗旨或申請專利範圍所述之概念的各種 變形例,均屬本發明的範疇。 -46- 本故張尺度適用中國國家標準(CNS) Α4规格(210X297公釐)

Claims (1)

  1. 544933
    • 一種非揮發性半導體記憶裝置,其特徵為包含: 可進行電性資料覆寫之非揮發性半導體記憶格;及 用以將資料寫入記憶格之寫入電路,其係藉由對上述 · 圮憶格施加窝入電壓及寫入控制電壓,以進行第一寫入 . 處理,當上述第一寫入處理結束後,藉由改變上述寫入 =·制^的供應狀態,對上述記憶格進行第二寫入處 理,當上述第二窝入處理結束後,再度改變上述寫入控 制電壓的供應狀態,以禁止對上述記憶格進行寫人^ I 者。 2 ·如申請專利範圍第i項之非揮發性半導體記憶裝置,其中 上述非揮發性半導體記憶格係用以記憶η值(n為4以上之 正整數)資料。 申μ專利範圍第1項之非揮發性半導體記憶裝置,其中 上述寫人f路,在對上述非揮發性半導體記憶體記憶格 進行寫入的過程中,係藉由改變上述寫入電壓值進行窝 入。 申Μ專利範圍第1項之非揮發性半導體記憶裝置,其中 · 上述寫入電路,在對上述非揮發性半導體記憶格進行寫 入的過程中,係藉由依序增加上述寫入電壓值進行寫 入。 5·如申請專利範圍第!項之非揮發性半導體記憶裝置,其中 . 上述非揮發性半導體記憶格係具有漂浮閘極、控制^ 極、源極及汲極之非揮發性電晶體; — 上述窝入電路係將上述寫入電壓供應至上述非揮發性 -47 申請專利範圍 電晶體之控制閘極4將上述寫人控制電壓供應至上述 非揮發性電晶體之汲極。 6·一種非揮發性半導體記憶裝置,其特徵為包含: 1個可進仃電性資料覆寫之非揮發性半導體記憶格;及 用以將資料寫入上述記憶格之寫入電路,其係藉由對 上述記憶格施加電壓1具有第叫直之寫入控制電 太〜以對上逑記憶格進行寫入處理,且在上述記憶格達 到ΐ寫入狀怨時,將上述寫入控制電壓值變更為與上 V第值不同之第二值後,對上述記憶格進行寫入處 理,當上述記憶格達到第二窝入狀態後,將上述寫入控 制电壓值變更為與上述第一值及第二值不同之第三值, 以禁止對上逑記憶格進行窝入處理β 7·如申請專利範1}第6項之非揮發性半㈣記憶裝置,其中 上述第二值大於上述第一值,且上述第三值大於上述第 二值。 8 ·如申請專利範圍第7項之非揮發性半導體記憶裝置,其中 上述第三值為電源電壓值。 9 ·如申凊專利範圍第6項之非揮發性半導體記憶裝置,其中 上述非揮發性半導體記憶格係用以記憶II值(11為3以上之 正整數)資料。 10·如申請專利範圍第ό項之非揮發性半導體記憶裝置,其中 上逑寫入電路,在對上述非揮發性半導體記憶格進行寫 入的過程中,係藉由改變上述寫入電壓值進行寫入。 11.如申請專利範圍第6項之非揮發性半導體記憶裝置,其中 -48 - 本紙張尺度通用中國國家標準(CNS) Α4規格(210 X 297公董) 上述窝入電路在對上述非揮發性半導體記憶格進行窝入 的過心中,係藉由依序增加上述窝人電壓值進行寫入。 12.如申請專利範圍第6項之非揮發性半導體記憶裝置,其中 上述寫人電路’在對上述非揮發性半導體記憶格進行寫 入的過程中,係藉由一定比例依序增加上述 值 而進行寫入。 13’如中請專利範圍“項之非揮發性半導體記憶裝置,其中 j述非揮發性半導體記憶格係具有漂浮閘極、控制閘 極、源極及汲極之非揮發性電晶體; 上述寫入電路係將上述寫入電壓供應至上述非揮發性 電晶體之控制極,且將上述寫人控制電壓供應至上述 非揮發性電晶體之汲極。 H. -種非揮發性半導體記憶裝置,其特徵為包含: 1個可進行電性資料覆寫之非揮發性半導體記憶格;及 用以將資料寫人上述記憶格之寫人電路,其係藉由在 士上述1己憶格施加寫人電壓的狀態下,僅在第_期間内 =應具有第—值之寫人控制電壓’以對上述記憶格進行 入處理’且在上述記憶格達到第一寫入狀態時,在對 上述記憶格施加上述寫人電壓的狀態下,僅在相異於第 -期間之第二期間内供應具有上述第—值之窝入控制電 壓對上,记憶格進行寫入處理,當上述記憶格達到第 -寫入狀怨後’將上述寫入控制電壓值變更為與上述第 -值不同《第二值,以禁止對上述記憶格進行寫入。 &如申請專利_第14項之非揮發性半導體記憶裝置,其 -49- 544933 、申請專利範圍 Λ8 B8 C8 D8 中上述第二期間比上述第一期間 上述第一值。 短’且上述第二值大於 16'^請ί利範圍第14項之非揮發性半導體記憶裝置,其 中上述第二值為電源電壓值。 17· : _請專利範㈣則之非揮發性半導體記憶裝置,並 中上述非揮發性半導社憶㈣用以H值(η為3以上 足正整數)資料。 i申叫專利&圍第! 4項之非揮發性半導體記憶裝置,其 中上述寫入電路在對上述非揮發性半導體記憶格進行寫 入的過教中’係藉由改變上述寫入電壓值進行寫入。 申μ專利範圍第1 4項之非揮發性半導體記憶裝置,其 中上述寫入電路在對上述非揮發性半導體記憶袼進行寫 入的過“中,係藉由依序增加上述寫入電壓值進行寫 入。 20.如申請專利範圍第14項之非揮發性半導體記憶裝置,其 中上述寫入電路在對上述非揮發性半導體記憶袼進行寫 入的過粒中,係耠由一定比例依序增加上述寫入電壓值 進行寫入。 21·如申請專利範圍第丨4項之非揮發性半導體記憶裝置,其 中上述非揮發性半導體記憶格係具有漂浮閘極、控制閘 極、源極及汲極之非揮發性電晶體; 上述寫入電路係將上述寫入電壓供應至上述非揮發性 電晶體之控制閘極,且將上述寫入控制電壓供應至上述 非揮發性電晶體之汲極。 -50- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
    裝 訂
    544933 A8 B8
    22. 一種非揮發性半導體 複數個可個別進行 憶格; 記憶裝置,其特徵為包含: 電性資料覆寫之非揮發性半導體記 複數條字元線 袼; 其係用以共通連接上述複數個記憶
    複數條位元線,其係用 格;及 以分別連接上述複數個記憶 用以將資料寫入複數記憶格之寫入電路, 其係對應於上述複教彳式# 、復數條位兀線而设置,具有用以記憶 罘及罘一控制資料之資料記憶電路,·且, 上述寫入電路, 係依應寫人相對應記憶格之資料,在上述資料記愫 路上設定第一控制資料, 一 措由對上述字元線施加窝人電壓的同時,對於與記 有寫入做為上述第—控制資料之上述資料記憶電路相 應的位元、線’施加窝人控制電以對相對應的記惊格 行寫入處理, " 且對施以窝入處理之上述記憶格中,於對應達到第一 窝入狀態之記憶格之上述資料記憶電路,設定表示已社 束弟-寫入狀態之資料做為上述第二控制資料後,改: 上述寫入控制電壓的供應狀態,對達到上述第_窝入二 態之上述記憶格進行寫入處理, 且對施以寫入處理之記憶格中,於對應達到第二窝入 狀態之記憶格之上述資料記憶電路,於設定表示已結束 -51 - 本紙張尺度適用中國固家標準(CNS) A4規格(210 X 297公釐) 裴 訂 線 544933
    、申請專利範圍 第一寫入狀態之資料做為上述第一控制資料後,再度改 變上述寫入控制電壓的供應狀態,以禁止對達到上述第 二寫入狀態之上述記憶格進行寫入處理。 23·如申請專利範圍第2 2項之非揮發性半導體記憶装置,其 中上述寫入電路在將做為第二控制資料之用以表示第一 寫入狀態結束之資料,設定於上述資料記憶電路後,保 持該資料。 24·如申^專利範圍第2 2項之非揮發性半導體記憶裝置,其 中上述寫入電路在將做為第二控制資料^用以表示第一 寫入狀怨結束之資料,設定於上述資料記憶電路後,變 更上述寫入控制電壓值,對達到上述第一寫入狀態之上 述記憶格進行寫入。 25·如申請專利範圍第22項之非揮發性半導體記憶裝置,其 中上述寫入電路在將做為第二控制資料之用以表示第一 寫入狀態結束之資料,設定於上述資料記憶電路後,變 更上述寫入控制電壓的供應期間,對達到上述第一寫入 狀態之上述記憶格進行寫入。 … !非禪發性半導體記憶裝置,其特徵為包含·· 1個可進行電性資料覆寫之非揮發性半導體記憶格 用以將資料窝入上述記憶格之窝入電路,其係藉 上述記憶格施加其值能夠依序增加之電壓及具有第 效電壓I寫入控制電壓,以對上述記憶格進行寫 理,且在上述記憶格達到第一寫入狀態時,將上述 控制電壓變更為與上述第一有效電壓不同之第二有 -52-
    544933 A8 B8 C8 D8 申請專利範圍 應=上述記憶格以進料人處理,#上述記憶格 理 寫入狀態時,禁止對上述記憶格進行窝入處 ί里。 3 U利範圍第2 6項〈非揮發性半導體記憶裝置,其 中上述非揮發性半導體記憶格係用以記憶上 之正整數)資料。 V θ J1 3令μ專利圍第2 6項〈非揮發性半導體記憶裝置,其 中上述非揮發性半導體記憶格係具有漂浮閘極、控制閘 技源極及沒極之非揮發性電晶體; 裝 ㊉^述寫入電路係將上述寫入電壓供應至上述非揮發性 黾印把之控制閘極,且將上述窝入控制電壓供應至上述 非揮發性電晶體之汲極。 29· -種非揮發性半導體記憶裝置,其特徵為包含·· 1個可進行電性資料覆寫之非揮發性半導體記憶格;及 用以將資料寫入上述記憶格之寫入電路,其係藉由對 上述記憶格施加其值能夠依序每次增加一定值之電壓及 線 具有第一有效電壓之寫入控制電壓,以對上述記憶格進 行寫入處理,且在上述記憶格達到第一寫入狀態時,將 L窝入控剎电壓變更為與上述第一有效電麼不同之第 二有效電壓,供應至上述記憶格以進行寫入處理,當上 I。己隐格達到第二寫入狀態時,禁止對上述記憶格進行 窝入處理;其 上述第二有效電壓與上述第一有效電壓間的差距,係 設定成大於上述寫入電壓增加時之一定值。 -53-
    本故張尺度遑用中國國家標準(CNS) Α4規格(21〇 χ 297公釐) 544933 A8 B8 C8 D8 、申請專利範圍 30.如申請專利範圍第2 9項之非揮發性半導體記憶裝置,其 中上述非揮發性半導體記憶格係用以記憶η值(η為3以上 之正整數)資料。 31·如申請專利範圍第2 9項之非揮發性半導體記憶裝置,其 中上述非揮發性半導體記憶格係具有控制閘極、漂浮閘 極、源極及汲極之非揮發性電晶體; 上述寫入電路係將上述寫入電壓供應至上述非揮發性 電晶體之控制閘極,且將上述寫入控制電壓供應至上述 非揮發性電晶體之汲極。 -54- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
TW091103610A 2001-12-27 2002-02-27 Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell TW544933B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001397446A JP3631463B2 (ja) 2001-12-27 2001-12-27 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
TW544933B true TW544933B (en) 2003-08-01

Family

ID=19189193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103610A TW544933B (en) 2001-12-27 2002-02-27 Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell

Country Status (6)

Country Link
US (18) US6643188B2 (zh)
EP (1) EP1324343B1 (zh)
JP (1) JP3631463B2 (zh)
KR (1) KR100467410B1 (zh)
CN (2) CN100538903C (zh)
TW (1) TW544933B (zh)

Families Citing this family (342)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366020B2 (en) * 1999-07-28 2008-04-29 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof
US6914827B2 (en) * 1999-07-28 2005-07-05 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US7301806B2 (en) 2001-12-27 2007-11-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell
JP3977799B2 (ja) 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
JP4050555B2 (ja) * 2002-05-29 2008-02-20 株式会社東芝 不揮発性半導体記憶装置およびそのデータ書き込み方法
US6894931B2 (en) 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
JP4086583B2 (ja) * 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
US7234036B1 (en) * 2002-10-28 2007-06-19 Sandisk Corporation Method and apparatus for resolving physical blocks associated with a common logical block
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6657891B1 (en) 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7099179B2 (en) * 2003-12-22 2006-08-29 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode write capability
US6888758B1 (en) * 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
JP4170952B2 (ja) 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
JP2008176924A (ja) * 2004-01-30 2008-07-31 Toshiba Corp 半導体記憶装置
US7466590B2 (en) * 2004-02-06 2008-12-16 Sandisk Corporation Self-boosting method for flash memory cells
US7161833B2 (en) 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
US20050213393A1 (en) 2004-03-14 2005-09-29 M-Systems Flash Disk Pioneers, Ltd. States encoding in multi-bit flash cells for optimizing error rate
US7310347B2 (en) * 2004-03-14 2007-12-18 Sandisk, Il Ltd. States encoding in multi-bit flash cells
JP4427361B2 (ja) * 2004-03-16 2010-03-03 株式会社東芝 不揮発性半導体メモリ
KR100847587B1 (ko) 2004-04-06 2008-07-22 샌디스크 코포레이션 비휘발성 메모리의 가변 프로그래밍
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7057939B2 (en) 2004-04-23 2006-06-06 Sandisk Corporation Non-volatile memory and control with improved partial page program capability
US7313649B2 (en) * 2004-04-28 2007-12-25 Matsushita Electric Industrial Co., Ltd. Flash memory and program verify method for flash memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
ATE511187T1 (de) * 2004-05-05 2011-06-15 Sandisk Corp Boosting zur steuerung der programmierung von nichtflüchtigem speicher
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
GB2430522B (en) * 2004-05-11 2008-02-13 Spansion Llc Semiconductor device and writing method
US7307884B2 (en) 2004-06-15 2007-12-11 Sandisk Corporation Concurrent programming of non-volatile memory
US8375146B2 (en) 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
US7493457B2 (en) * 2004-11-08 2009-02-17 Sandisk Il. Ltd States encoding in multi-bit flash cells for optimizing error rate
US7092290B2 (en) * 2004-11-16 2006-08-15 Sandisk Corporation High speed programming system with reduced over programming
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
JP4690713B2 (ja) * 2004-12-08 2011-06-01 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
JP4786171B2 (ja) * 2004-12-10 2011-10-05 株式会社東芝 半導体記憶装置
US7158421B2 (en) * 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
US7450433B2 (en) * 2004-12-29 2008-11-11 Sandisk Corporation Word line compensation in non-volatile memory erase operations
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
WO2006082914A1 (ja) * 2005-02-03 2006-08-10 Kabushiki Kaisha Toshiba 不揮発性半導体記憶装置及びその動作方法
US20060184719A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct data file storage implementation techniques in flash memories
US9104315B2 (en) 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
US7877539B2 (en) 2005-02-16 2011-01-25 Sandisk Corporation Direct data file storage in flash memories
US20060184718A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
US7457166B2 (en) * 2005-03-31 2008-11-25 Sandisk Corporation Erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
US7400537B2 (en) * 2005-03-31 2008-07-15 Sandisk Corporation Systems for erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
US7522457B2 (en) * 2005-03-31 2009-04-21 Sandisk Corporation Systems for erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7196946B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
JP2006302345A (ja) * 2005-04-15 2006-11-02 Sony Corp データ処理装置、データ再生装置、データ処理方法及びプログラム
JP2006331618A (ja) * 2005-04-28 2006-12-07 Toshiba Corp 半導体集積回路装置
US7564713B2 (en) 2005-04-28 2009-07-21 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device wherein during data write a potential transferred to each bit line is changed in accordance with program order of program data
KR100602320B1 (ko) * 2005-05-03 2006-07-18 주식회사 하이닉스반도체 프로그램 속도가 균일한 비휘발성 메모리 소자
ITRM20050310A1 (it) * 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
EP1891644B1 (en) * 2005-06-15 2009-02-11 Micron Technology, Inc. Selective slow programming convergence in a flash memory device
US7958430B1 (en) * 2005-06-20 2011-06-07 Cypress Semiconductor Corporation Flash memory device and method
JP4282636B2 (ja) * 2005-06-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置とそのデータ書き込み方法
US7457910B2 (en) * 2005-06-29 2008-11-25 Sandisk Corproation Method and system for managing partitions in a storage device
JP4711178B2 (ja) * 2005-07-06 2011-06-29 昭栄化学工業株式会社 積層電子部品の製造方法
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
DE602005012625D1 (de) * 2005-07-22 2009-03-19 Hynix Semiconductor Inc Verfahren zum Zugreifen auf eine nichtflüchtige Mehrpegelspeichervorrichtung vom Typ FLASH NAND
US7480766B2 (en) 2005-08-03 2009-01-20 Sandisk Corporation Interfacing systems operating through a logical address space and on a direct data file basis
US7558906B2 (en) 2005-08-03 2009-07-07 Sandisk Corporation Methods of managing blocks in nonvolatile memory
US7409489B2 (en) * 2005-08-03 2008-08-05 Sandisk Corporation Scheduling of reclaim operations in non-volatile memory
US7669003B2 (en) * 2005-08-03 2010-02-23 Sandisk Corporation Reprogrammable non-volatile memory systems with indexing of directly stored data files
US7552271B2 (en) 2005-08-03 2009-06-23 Sandisk Corporation Nonvolatile memory with block management
US7949845B2 (en) * 2005-08-03 2011-05-24 Sandisk Corporation Indexing of file data in reprogrammable non-volatile memories that directly store data files
US7627733B2 (en) 2005-08-03 2009-12-01 Sandisk Corporation Method and system for dual mode access for storage devices
US20070084375A1 (en) * 2005-08-10 2007-04-19 Smith Kyle S High density cartridge and method for reloading
KR100729359B1 (ko) 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
JP2007102865A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 半導体集積回路装置
US7529905B2 (en) * 2005-10-13 2009-05-05 Sandisk Corporation Method of storing transformed units of data in a memory system having fixed sized storage blocks
US7681109B2 (en) 2005-10-13 2010-03-16 Ramot At Tel Aviv University Ltd. Method of error correction in MBC flash memory
US7814262B2 (en) 2005-10-13 2010-10-12 Sandisk Corporation Memory system storing transformed units of data in fixed sized storage blocks
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US7526715B2 (en) * 2005-10-17 2009-04-28 Ramot At Tel Aviv University Ltd. Probabilistic error correction in multi-bit-per-cell flash memory
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
JP4836548B2 (ja) * 2005-11-11 2011-12-14 株式会社東芝 半導体集積回路装置
US8683081B2 (en) * 2005-11-14 2014-03-25 Sandisk Technologies Inc. Methods for displaying advertisement content on host system using application launched from removable memory device
US8683082B2 (en) * 2005-11-14 2014-03-25 Sandisk Technologies Inc. Removable memory devices for displaying advertisement content on host systems using applications launched from removable memory devices
US7353073B2 (en) * 2005-12-01 2008-04-01 Sandisk Corporation Method for managing appliances
US7739078B2 (en) * 2005-12-01 2010-06-15 Sandisk Corporation System for managing appliances
US7349258B2 (en) * 2005-12-06 2008-03-25 Sandisk Corporation Reducing read disturb for non-volatile storage
US7262994B2 (en) * 2005-12-06 2007-08-28 Sandisk Corporation System for reducing read disturb for non-volatile storage
US7877540B2 (en) * 2005-12-13 2011-01-25 Sandisk Corporation Logically-addressed file storage methods
US7355888B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Apparatus for programming non-volatile memory with reduced program disturb using modified pass voltages
US7355889B2 (en) * 2005-12-19 2008-04-08 Sandisk Corporation Method for programming non-volatile memory with reduced program disturb using modified pass voltages
US20070143567A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for data alignment in non-volatile memories with a directly mapped file storage system
US20070143566A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Non-volatile memories with data alignment in a directly mapped file storage system
US7747837B2 (en) 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7793068B2 (en) 2005-12-21 2010-09-07 Sandisk Corporation Dual mode access for non-volatile storage devices
US20070143378A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Non-volatile memories with adaptive file handling in a directly mapped file storage system
US8161289B2 (en) * 2005-12-21 2012-04-17 SanDisk Technologies, Inc. Voice controlled portable memory storage device
US20070143117A1 (en) * 2005-12-21 2007-06-21 Conley Kevin M Voice controlled portable memory storage device
US20070143561A1 (en) * 2005-12-21 2007-06-21 Gorobets Sergey A Methods for adaptive file data handling in non-volatile memories with a directly mapped file storage system
US7769978B2 (en) 2005-12-21 2010-08-03 Sandisk Corporation Method and system for accessing non-volatile storage devices
US20070143111A1 (en) * 2005-12-21 2007-06-21 Conley Kevin M Voice controlled portable memory storage device
US20070156998A1 (en) * 2005-12-21 2007-07-05 Gorobets Sergey A Methods for memory allocation in non-volatile memories with a directly mapped file storage system
US7917949B2 (en) * 2005-12-21 2011-03-29 Sandisk Corporation Voice controlled portable memory storage device
US8484632B2 (en) * 2005-12-22 2013-07-09 Sandisk Technologies Inc. System for program code execution with memory storage controller participation
US8479186B2 (en) * 2005-12-22 2013-07-02 Sandisk Technologies Inc. Method for program code execution with memory storage controller participation
US7436703B2 (en) * 2005-12-27 2008-10-14 Sandisk Corporation Active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices
US7362615B2 (en) * 2005-12-27 2008-04-22 Sandisk Corporation Methods for active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices
US7307887B2 (en) * 2005-12-29 2007-12-11 Sandisk Corporation Continued verification in non-volatile memory write operations
US7352629B2 (en) * 2005-12-29 2008-04-01 Sandisk Corporation Systems for continued verification in non-volatile memory write operations
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
US7349260B2 (en) * 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
US7443726B2 (en) * 2005-12-29 2008-10-28 Sandisk Corporation Systems for alternate row-based reading and writing for non-volatile memory
US7224614B1 (en) 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
JP4157563B2 (ja) 2006-01-31 2008-10-01 株式会社東芝 半導体集積回路装置
US7680041B2 (en) * 2006-01-31 2010-03-16 Zensys A/S Node repair in a mesh network
JP2007213664A (ja) * 2006-02-08 2007-08-23 Nec Electronics Corp 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の書込み方法
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7388781B2 (en) * 2006-03-06 2008-06-17 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US8848442B2 (en) * 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US7397703B2 (en) * 2006-03-21 2008-07-08 Freescale Semiconductor, Inc. Non-volatile memory with controlled program/erase
US7428165B2 (en) 2006-03-30 2008-09-23 Sandisk Corporation Self-boosting method with suppression of high lateral electric fields
US7511995B2 (en) * 2006-03-30 2009-03-31 Sandisk Corporation Self-boosting system with suppression of high lateral electric fields
US7426137B2 (en) 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
US7515463B2 (en) 2006-04-12 2009-04-07 Sandisk Corporation Reducing the impact of program disturb during read
US7499326B2 (en) * 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
US7436713B2 (en) 2006-04-12 2008-10-14 Sandisk Corporation Reducing the impact of program disturb
US7447821B2 (en) * 2006-04-21 2008-11-04 Sandisk Corporation U3 adapter
US7516261B2 (en) * 2006-04-21 2009-04-07 Sandisk Corporation Method for U3 adapter
US7286408B1 (en) 2006-05-05 2007-10-23 Sandisk Corporation Boosting methods for NAND flash memory
US7436709B2 (en) * 2006-05-05 2008-10-14 Sandisk Corporation NAND flash memory with boosting
US7440331B2 (en) * 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
US7457163B2 (en) * 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US7606084B2 (en) * 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
US7352628B2 (en) * 2006-06-19 2008-04-01 Sandisk Corporation Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory
US7349261B2 (en) * 2006-06-19 2008-03-25 Sandisk Corporation Method for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7492633B2 (en) 2006-06-19 2009-02-17 Sandisk Corporation System for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines
US7486561B2 (en) 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7533328B2 (en) * 2006-07-04 2009-05-12 Sandisk Il, Ltd. Method of error correction in a multi-bit-per-cell flash memory
US7400535B2 (en) * 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
EP2047474B1 (en) * 2006-07-20 2010-06-30 Sandisk Corporation Floating gate memory with compensating for coupling during programming
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7495953B2 (en) * 2006-07-20 2009-02-24 Sandisk Corporation System for configuring compensation
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7506113B2 (en) * 2006-07-20 2009-03-17 Sandisk Corporation Method for configuring compensation
JP4886434B2 (ja) * 2006-09-04 2012-02-29 株式会社東芝 不揮発性半導体記憶装置
JP4997882B2 (ja) * 2006-09-05 2012-08-08 ソニー株式会社 不揮発性半導体記憶装置およびその書き込み方法
US7440326B2 (en) 2006-09-06 2008-10-21 Sandisk Corporation Programming non-volatile memory with improved boosting
US8184478B2 (en) * 2006-09-27 2012-05-22 Sandisk Technologies Inc. Apparatus with reduced program disturb in non-volatile storage
US8189378B2 (en) * 2006-09-27 2012-05-29 Sandisk Technologies Inc. Reducing program disturb in non-volatile storage
US7447076B2 (en) * 2006-09-29 2008-11-04 Sandisk Corporation Systems for reverse reading in non-volatile memory with compensation for coupling
KR100769776B1 (ko) * 2006-09-29 2007-10-24 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
US7684247B2 (en) * 2006-09-29 2010-03-23 Sandisk Corporation Reverse reading in non-volatile memory with compensation for coupling
US7474561B2 (en) * 2006-10-10 2009-01-06 Sandisk Corporation Variable program voltage increment values in non-volatile memory program operations
US7450426B2 (en) * 2006-10-10 2008-11-11 Sandisk Corporation Systems utilizing variable program voltage increment values in non-volatile memory program operations
US7535766B2 (en) * 2006-10-13 2009-05-19 Sandisk Corporation Systems for partitioned soft programming in non-volatile memory
US7495954B2 (en) * 2006-10-13 2009-02-24 Sandisk Corporation Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory
US7499317B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling
US7499338B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation Partitioned soft programming in non-volatile memory
JP4818061B2 (ja) * 2006-10-13 2011-11-16 株式会社東芝 不揮発性半導体メモリ
US7372748B2 (en) * 2006-10-16 2008-05-13 Sandisk Corporation Voltage regulator in a non-volatile memory device
US7596031B2 (en) 2006-10-30 2009-09-29 Sandisk Corporation Faster programming of highest multi-level state for non-volatile memory
JP2008117471A (ja) 2006-11-02 2008-05-22 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性メモリシステム
US7904780B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of modulating error correction coding
US8001441B2 (en) * 2006-11-03 2011-08-16 Sandisk Technologies Inc. Nonvolatile memory with modulated error correction coding
US8046522B2 (en) * 2006-12-26 2011-10-25 SanDisk Technologies, Inc. Use of a direct data file system with a continuous logical address space interface and control of file address storage in logical blocks
US8209461B2 (en) 2006-12-26 2012-06-26 Sandisk Technologies Inc. Configuration of host LBA interface with flash memory
US8166267B2 (en) * 2006-12-26 2012-04-24 Sandisk Technologies Inc. Managing a LBA interface in a direct data file memory system
US20080155175A1 (en) * 2006-12-26 2008-06-26 Sinclair Alan W Host System That Manages a LBA Interface With Flash Memory
US7917686B2 (en) 2006-12-26 2011-03-29 Sandisk Corporation Host system with direct data file interface configurability
US7739444B2 (en) 2006-12-26 2010-06-15 Sandisk Corporation System using a direct data file system with a continuous logical address space interface
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7616506B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US7616505B2 (en) * 2006-12-28 2009-11-10 Sandisk Corporation Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
KR100816155B1 (ko) * 2006-12-28 2008-03-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 멀티레벨 셀 프로그램 방법
US7468918B2 (en) * 2006-12-29 2008-12-23 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7463531B2 (en) * 2006-12-29 2008-12-09 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7890724B2 (en) * 2006-12-29 2011-02-15 Sandisk Corporation System for code execution
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7890723B2 (en) * 2006-12-29 2011-02-15 Sandisk Corporation Method for code execution
US7433241B2 (en) * 2006-12-29 2008-10-07 Sandisk Corporation Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7518923B2 (en) * 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US7495962B2 (en) * 2006-12-29 2009-02-24 Sandisk Corporation Alternating read mode
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7440324B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
US7450430B2 (en) * 2006-12-29 2008-11-11 Sandisk Corporation Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7590007B2 (en) 2007-01-11 2009-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7535764B2 (en) * 2007-03-21 2009-05-19 Sandisk Corporation Adjusting resistance of non-volatile memory using dummy memory cells
ITRM20070167A1 (it) * 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US7864584B2 (en) * 2007-05-02 2011-01-04 Micron Technology, Inc. Expanded programming window for non-volatile multilevel memory cells
US7656709B2 (en) * 2007-05-03 2010-02-02 Micron Technology, Inc. NAND step up voltage switching method
US7779217B2 (en) 2007-05-21 2010-08-17 Sandisk Il Ltd. Systems for optimizing page selection in flash-memory devices
US9396103B2 (en) * 2007-06-08 2016-07-19 Sandisk Technologies Llc Method and system for storage address re-mapping for a memory device
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
KR20100057784A (ko) * 2007-07-03 2010-06-01 샌디스크 코포레이션 개선된 감지를 위해 상이한 기준 레벨들을 이용하는 비휘발성 메모리에서의 비정밀/정밀 프로그램 검증
US20090043831A1 (en) * 2007-08-11 2009-02-12 Mcm Portfolio Llc Smart Solid State Drive And Method For Handling Critical Files
JP4444320B2 (ja) 2007-09-07 2010-03-31 株式会社東芝 不揮発性半導体記憶装置
JP4510060B2 (ja) * 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し/書き込み制御方法
US7978520B2 (en) 2007-09-27 2011-07-12 Sandisk Corporation Compensation of non-volatile memory chip non-idealities by program pulse adjustment
US20090088876A1 (en) * 2007-09-28 2009-04-02 Conley Kevin M Portable, digital media player and associated methods
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
US7916544B2 (en) * 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
KR101448851B1 (ko) 2008-02-26 2014-10-13 삼성전자주식회사 비휘발성 메모리 장치에서의 프로그래밍 방법
JP4693859B2 (ja) 2008-03-21 2011-06-01 株式会社東芝 不揮発性半導体記憶装置及びその制御方法
US20090271562A1 (en) * 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device
CA2629960C (en) * 2008-04-28 2009-12-08 Westport Power Inc. Apparatus and method for improving the accuracy of measurements taken with a capacitance-type sensor
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US7848144B2 (en) * 2008-06-16 2010-12-07 Sandisk Corporation Reverse order page writing in flash memories
JP2010009733A (ja) * 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
US8130552B2 (en) * 2008-09-11 2012-03-06 Sandisk Technologies Inc. Multi-pass programming for memory with reduced data storage requirement
DE102008057681B3 (de) * 2008-11-17 2009-12-10 Giesecke & Devrient Gmbh Verfahren zum sicheren Speichern von Daten in einem Speicher eines tragbaren Datenträgers
US8064252B2 (en) * 2008-11-21 2011-11-22 Micron Technology, Inc. Multi-pass programming in a memory device
JP5193830B2 (ja) 2008-12-03 2013-05-08 株式会社東芝 不揮発性半導体メモリ
TWI397071B (zh) * 2008-12-31 2013-05-21 A Data Technology Co Ltd 記憶體儲存裝置及其控制方法
JP2010211883A (ja) 2009-03-11 2010-09-24 Toshiba Corp 不揮発性半導体記憶装置
JP2010218623A (ja) 2009-03-17 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP5363154B2 (ja) * 2009-03-19 2013-12-11 ラピスセミコンダクタ株式会社 半導体不揮発性メモリ、半導体不揮発性メモリの電荷蓄積方法、及び電荷蓄積プログラム
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8199576B2 (en) * 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
CN102449699B (zh) 2009-04-08 2015-09-02 桑迪士克3D有限责任公司 具有垂直位线和单侧字线架构的可重编程非易失性存储器元件的三维阵列
KR101528886B1 (ko) 2009-04-09 2015-06-16 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
JP2011008838A (ja) 2009-06-23 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置およびその書き込み方法
JP2011008857A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置およびその書き込み方法
US8054691B2 (en) 2009-06-26 2011-11-08 Sandisk Technologies Inc. Detecting the completion of programming for non-volatile storage
KR101626548B1 (ko) 2009-07-15 2016-06-01 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
JP5284909B2 (ja) * 2009-08-26 2013-09-11 力晶科技股▲ふん▼有限公司 Nand型フラッシュメモリとその消去方法
US8238166B2 (en) * 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
US8089815B2 (en) * 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US7986573B2 (en) * 2009-11-24 2011-07-26 Sandisk Technologies Inc. Programming memory with direct bit line driving to reduce channel-to-floating gate coupling
US8473669B2 (en) * 2009-12-07 2013-06-25 Sandisk Technologies Inc. Method and system for concurrent background and foreground operations in a non-volatile memory array
JP2011150749A (ja) 2010-01-20 2011-08-04 Toshiba Corp 不揮発性半導体記憶装置
US8631304B2 (en) 2010-01-28 2014-01-14 Sandisk Il Ltd. Overlapping error correction operations
JP2011159351A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
WO2011114866A1 (en) 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2011198419A (ja) 2010-03-19 2011-10-06 Toshiba Corp 不揮発性半導体記憶装置およびその書き込み方法
US8547720B2 (en) 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
JP2012014816A (ja) 2010-07-05 2012-01-19 Toshiba Corp 不揮発性半導体記憶装置
US8274838B2 (en) * 2010-07-19 2012-09-25 Sandisk Technologies Inc. Programming non-volatile memory with bit line voltage step up
US8452911B2 (en) 2010-09-30 2013-05-28 Sandisk Technologies Inc. Synchronized maintenance operations in a multi-bank storage system
JP2012084207A (ja) 2010-10-13 2012-04-26 Toshiba Corp 不揮発性半導体記憶装置
US8737138B2 (en) * 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
EP2731110B1 (en) 2010-12-14 2016-09-07 SanDisk Technologies LLC Architecture for three dimensional non-volatile storage with vertical bit lines
US9227456B2 (en) 2010-12-14 2016-01-05 Sandisk 3D Llc Memories with cylindrical read/write stacks
JP5075992B2 (ja) * 2011-02-02 2012-11-21 株式会社東芝 半導体記憶装置
CN103345936B (zh) * 2011-04-19 2016-08-03 黑龙江大学 任意k值和8值dram的写入电路和读出电路
JP2011204356A (ja) * 2011-07-19 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
US8432740B2 (en) * 2011-07-21 2013-04-30 Sandisk Technologies Inc. Program algorithm with staircase waveform decomposed into multiple passes
KR20130016619A (ko) * 2011-08-08 2013-02-18 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8743615B2 (en) 2011-08-22 2014-06-03 Sandisk Technologies Inc. Read compensation for partially programmed blocks of non-volatile storage
JP2013045478A (ja) 2011-08-23 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置
JP5380506B2 (ja) 2011-09-22 2014-01-08 株式会社東芝 不揮発性半導体記憶装置
JP5296175B2 (ja) * 2011-10-24 2013-09-25 株式会社東芝 半導体記憶装置
JP2013122799A (ja) 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
US8762627B2 (en) 2011-12-21 2014-06-24 Sandisk Technologies Inc. Memory logical defragmentation during garbage collection
US8605507B2 (en) 2012-01-12 2013-12-10 Macronix International Co., Ltd. Flash programming technology for improved margin and inhibiting disturbance
US8582381B2 (en) 2012-02-23 2013-11-12 SanDisk Technologies, Inc. Temperature based compensation during verify operations for non-volatile storage
US9111620B2 (en) 2012-03-30 2015-08-18 Micron Technology, Inc. Memory having memory cell string and coupling components
US9281029B2 (en) 2012-06-15 2016-03-08 Sandisk 3D Llc Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof
US8923050B2 (en) 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
US9053819B2 (en) 2012-07-11 2015-06-09 Sandisk Technologies Inc. Programming method to tighten threshold voltage width with avoiding program disturb
US8902667B2 (en) * 2012-07-25 2014-12-02 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for program/erase operations to reduce performance degradation
US9142315B2 (en) 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US8873316B2 (en) 2012-07-25 2014-10-28 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
US8830760B2 (en) 2012-08-16 2014-09-09 Kabushiki Kaisha Toshiba Semiconductor storage device
US9336133B2 (en) 2012-12-31 2016-05-10 Sandisk Technologies Inc. Method and system for managing program cycles including maintenance programming operations in a multi-layer memory
US9734050B2 (en) 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for managing background operations in a multi-layer memory
US9734911B2 (en) 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for asynchronous die operations in a non-volatile memory
US8873284B2 (en) 2012-12-31 2014-10-28 Sandisk Technologies Inc. Method and system for program scheduling in a multi-layer memory
US9465731B2 (en) 2012-12-31 2016-10-11 Sandisk Technologies Llc Multi-layer non-volatile memory system having multiple partitions in a layer
US9223693B2 (en) 2012-12-31 2015-12-29 Sandisk Technologies Inc. Memory system having an unequal number of memory die on different control channels
US9348746B2 (en) 2012-12-31 2016-05-24 Sandisk Technologies Method and system for managing block reclaim operations in a multi-layer memory
US8885416B2 (en) 2013-01-30 2014-11-11 Sandisk Technologies Inc. Bit line current trip point modulation for reading nonvolatile storage elements
US9064547B2 (en) 2013-03-05 2015-06-23 Sandisk 3D Llc 3D non-volatile memory having low-current cells and methods
US9743987B2 (en) 2013-03-14 2017-08-29 Board Of Regents Of The University Of Nebraska Methods, systems, and devices relating to robotic surgical devices, end effectors, and controllers
JP2014186763A (ja) 2013-03-21 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置
JP2014225310A (ja) * 2013-05-16 2014-12-04 株式会社東芝 不揮発性半導体記憶装置
US9183940B2 (en) 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
US9123430B2 (en) 2013-06-14 2015-09-01 Sandisk 3D Llc Differential current sense amplifier and method for non-volatile memory
US8933516B1 (en) 2013-06-24 2015-01-13 Sandisk 3D Llc High capacity select switches for three-dimensional structures
WO2014210424A2 (en) 2013-06-27 2014-12-31 Aplus Flash Technology, Inc. Novel nand array architecture for multiple simultaneous program and read
KR102125376B1 (ko) * 2013-07-01 2020-06-23 삼성전자주식회사 저장 장치 및 그것의 쓰기 방법
US9230677B2 (en) 2013-07-25 2016-01-05 Aplus Flash Technology, Inc NAND array hiarchical BL structures for multiple-WL and all-BL simultaneous erase, erase-verify, program, program-verify, and read operations
JP5669903B2 (ja) * 2013-09-05 2015-02-18 ラピスセミコンダクタ株式会社 半導体不揮発性メモリ、半導体不揮発性メモリの電荷蓄積方法、及び電荷蓄積プログラム
KR102137075B1 (ko) * 2013-09-10 2020-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US9105343B2 (en) 2013-11-13 2015-08-11 Avalanche Technology, Inc. Multi-level cells and method for using the same
US8724380B1 (en) * 2013-11-13 2014-05-13 Avalanche Technology, Inc. Method for reading and writing multi-level cells
US9613704B2 (en) 2013-12-25 2017-04-04 Aplus Flash Technology, Inc 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify
US9123392B1 (en) 2014-03-28 2015-09-01 Sandisk 3D Llc Non-volatile 3D memory with cell-selectable word line decoding
US9767894B2 (en) 2014-06-09 2017-09-19 Micron Technology, Inc. Programming memories with stepped programming pulses
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
WO2016014731A1 (en) 2014-07-22 2016-01-28 Aplus Flash Technology, Inc. Yukai vsl-based vt-compensation for nand memory
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
US9875805B2 (en) 2015-01-23 2018-01-23 Sandisk Technologies Llc Double lockout in non-volatile memory
US9570179B2 (en) 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
US9633719B2 (en) 2015-05-29 2017-04-25 Micron Technology, Inc. Programming memory cells to be programmed to different levels to an intermediate level from a lowest level
JP2017054567A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体記憶装置
US10157681B2 (en) 2015-09-14 2018-12-18 Sandisk Technologies Llc Programming of nonvolatile memory with verify level dependent on memory state and programming loop count
US9711211B2 (en) 2015-10-29 2017-07-18 Sandisk Technologies Llc Dynamic threshold voltage compaction for non-volatile memory
US9778855B2 (en) 2015-10-30 2017-10-03 Sandisk Technologies Llc System and method for precision interleaving of data writes in a non-volatile memory
US10133490B2 (en) 2015-10-30 2018-11-20 Sandisk Technologies Llc System and method for managing extended maintenance scheduling in a non-volatile memory
US10042553B2 (en) 2015-10-30 2018-08-07 Sandisk Technologies Llc Method and system for programming a multi-layer non-volatile memory having a single fold data path
US10120613B2 (en) 2015-10-30 2018-11-06 Sandisk Technologies Llc System and method for rescheduling host and maintenance operations in a non-volatile memory
US9530513B1 (en) * 2015-11-25 2016-12-27 Intel Corporation Methods and apparatus to read memory cells based on clock pulse counts
KR102429456B1 (ko) * 2016-03-08 2022-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
JP6502880B2 (ja) 2016-03-10 2019-04-17 東芝メモリ株式会社 半導体記憶装置
US10248499B2 (en) 2016-06-24 2019-04-02 Sandisk Technologies Llc Non-volatile storage system using two pass programming with bit error control
WO2018112199A1 (en) 2016-12-14 2018-06-21 Virtual Incision Corporation Releasable attachment device for coupling to medical devices and related systems and methods
US10217515B2 (en) 2017-04-01 2019-02-26 Intel Corporation Programming memory devices
US10438636B2 (en) * 2017-12-07 2019-10-08 Advanced Micro Devices, Inc. Capacitive structure for memory write assist
JP7065637B2 (ja) * 2018-02-22 2022-05-12 ルネサスエレクトロニクス株式会社 半導体装置
US10719248B2 (en) 2018-04-20 2020-07-21 Micron Technology, Inc. Apparatuses and methods for counter update operations
JP2019200826A (ja) 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体記憶装置
JP2020047330A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 半導体記憶装置
US10978145B2 (en) 2019-08-14 2021-04-13 Sandisk Technologies Llc Programming to minimize cross-temperature threshold voltage widening
US11107535B2 (en) 2019-09-10 2021-08-31 Adesto Technologies Corporation Memory device with adaptive noise and voltage suppression during read-while-write operations

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0244394B1 (de) * 1986-04-23 1992-06-17 AVL Medical Instruments AG Sensorelement zur Bestimmung von Stoffkonzentrationen
FR2604554B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5602789A (en) * 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
JPH0526199A (ja) 1991-07-19 1993-02-02 Mitsubishi Electric Corp 軸流送風機
JPH0574182A (ja) * 1991-09-10 1993-03-26 Nec Corp 不揮発性半導体記憶装置
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
JP2001266583A (ja) * 1991-12-19 2001-09-28 Toshiba Corp 不揮発性半導体記憶装置
US5361227A (en) 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP2922116B2 (ja) 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置
JP3512833B2 (ja) 1993-09-17 2004-03-31 株式会社東芝 不揮発性半導体記憶装置
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
US5680347A (en) * 1994-06-29 1997-10-21 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP3199989B2 (ja) 1994-09-30 2001-08-20 株式会社東芝 不揮発性半導体記憶装置とその過書込み救済方法
US5694356A (en) 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US6005805A (en) * 1994-12-27 1999-12-21 Nkk Corporation Nonvolatile semiconductor device with a verify function
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5682346A (en) * 1995-03-29 1997-10-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having suitable writing efficiency
JP3153730B2 (ja) 1995-05-16 2001-04-09 株式会社東芝 不揮発性半導体記憶装置
JPH0945090A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置
US5572462A (en) * 1995-08-02 1996-11-05 Aplus Integrated Circuits, Inc. Multistate prom and decompressor
US5576992A (en) * 1995-08-30 1996-11-19 Texas Instruments Incorporated Extended-life method for soft-programming floating-gate memory cells
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
JP3392604B2 (ja) 1995-11-14 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
KR100199348B1 (ko) * 1995-12-23 1999-06-15 김영환 반도체 소자의 제조방법
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
KR100244864B1 (ko) * 1996-03-18 2000-03-02 니시무로 타이죠 불휘발성 반도체 기억 장치
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3414587B2 (ja) 1996-06-06 2003-06-09 株式会社東芝 不揮発性半導体記憶装置
US5754469A (en) * 1996-06-14 1998-05-19 Macronix International Co., Ltd. Page mode floating gate memory device storing multiple bits per cell
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US5818758A (en) * 1996-12-31 1998-10-06 Intel Corporation Zero voltage drop negative switch for dual well processes
JPH10228786A (ja) 1997-02-17 1998-08-25 Mitsubishi Electric Corp 不揮発性半導体記憶装置及びその閾値制御方法
KR100323554B1 (ko) 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
JP3517081B2 (ja) * 1997-05-22 2004-04-05 株式会社東芝 多値不揮発性半導体記憶装置
JPH1131391A (ja) * 1997-07-10 1999-02-02 Sony Corp 不揮発性半導体記憶装置
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
JP3486079B2 (ja) * 1997-09-18 2004-01-13 株式会社東芝 半導体記憶装置
JP3572179B2 (ja) * 1997-10-07 2004-09-29 シャープ株式会社 不揮発性半導体記憶装置およびその書き込み方法
JP3906545B2 (ja) 1998-02-03 2007-04-18 ソニー株式会社 不揮発性半導体記憶装置
JP3344313B2 (ja) * 1998-03-25 2002-11-11 日本電気株式会社 不揮発性半導体メモリ装置
JP4306042B2 (ja) * 1998-09-16 2009-07-29 ソニー株式会社 不揮発性半導体記憶装置、並びに不揮発性半導体記憶装置のベリファイ方法及び読み出し方法
JP4154771B2 (ja) 1998-11-10 2008-09-24 ソニー株式会社 不揮発性半導体記憶装置およびそのデータ書き込み方法
JP2000163977A (ja) 1998-11-20 2000-06-16 Sony Corp 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP3905990B2 (ja) 1998-12-25 2007-04-18 株式会社東芝 記憶装置とその記憶方法
JP3410036B2 (ja) * 1999-02-03 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置への情報の書き込み方法
US6208506B1 (en) * 1999-05-19 2001-03-27 Gei-Jon Pao Space saving CD-ROM/DVD drive mechanism used with electronic devices
JP2001093288A (ja) 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
KR100319559B1 (ko) 1999-11-01 2002-01-05 윤종용 문턱 전압 분포들 사이의 마진을 일정하게 유지할 수 있는멀티-스테이트 불휘발성 반도체 메모리 장치
US6259627B1 (en) * 2000-01-27 2001-07-10 Multi Level Memory Technology Read and write operations using constant row line voltage and variable column line load
JP3776307B2 (ja) 2000-04-26 2006-05-17 沖電気工業株式会社 不揮発性メモリアナログ電圧書き込み回路
JP3942342B2 (ja) * 2000-06-30 2007-07-11 富士通株式会社 多値データを記録する不揮発性メモリ
JP3922516B2 (ja) * 2000-09-28 2007-05-30 株式会社ルネサステクノロジ 不揮発性メモリと不揮発性メモリの書き込み方法
JP3631463B2 (ja) 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
JP4282248B2 (ja) 2001-03-30 2009-06-17 株式会社東芝 半導体記憶装置
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
JP3977799B2 (ja) 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
US7301806B2 (en) 2001-12-27 2007-11-27 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device adapted to store a multi-valued in a single memory cell
JP4004811B2 (ja) 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
JP2003242787A (ja) 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4086583B2 (ja) 2002-08-08 2008-05-14 シャープ株式会社 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP4270832B2 (ja) 2002-09-26 2009-06-03 株式会社東芝 不揮発性半導体メモリ
US6657891B1 (en) 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
JP4287222B2 (ja) 2003-09-03 2009-07-01 株式会社東芝 不揮発性半導体記憶装置
JP4322686B2 (ja) 2004-01-07 2009-09-02 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US8605511B2 (en) 2013-12-10
US20040066680A1 (en) 2004-04-08
US20040047183A1 (en) 2004-03-11
US7672168B2 (en) 2010-03-02
US6990019B2 (en) 2006-01-24
EP1324343A2 (en) 2003-07-02
US6643188B2 (en) 2003-11-04
US9257189B2 (en) 2016-02-09
US7405970B2 (en) 2008-07-29
US7286404B2 (en) 2007-10-23
US7864591B2 (en) 2011-01-04
US11183235B2 (en) 2021-11-23
US20100118607A1 (en) 2010-05-13
US10706919B2 (en) 2020-07-07
US20080043530A1 (en) 2008-02-21
US20030147278A1 (en) 2003-08-07
US20170040053A1 (en) 2017-02-09
US7088616B2 (en) 2006-08-08
US20080298129A1 (en) 2008-12-04
US20170309329A1 (en) 2017-10-26
EP1324343A3 (en) 2005-08-31
US20150078092A1 (en) 2015-03-19
US9508422B2 (en) 2016-11-29
US9734899B2 (en) 2017-08-15
US20190172530A1 (en) 2019-06-06
US20110090741A1 (en) 2011-04-21
JP3631463B2 (ja) 2005-03-23
US20160111147A1 (en) 2016-04-21
US20140063976A1 (en) 2014-03-06
CN100538903C (zh) 2009-09-09
US9990987B2 (en) 2018-06-05
EP1324343B1 (en) 2014-05-07
JP2003196988A (ja) 2003-07-11
US20200294582A1 (en) 2020-09-17
US20180261283A1 (en) 2018-09-13
US20050135154A1 (en) 2005-06-23
KR100467410B1 (ko) 2005-01-24
US20060203558A1 (en) 2006-09-14
CN100338775C (zh) 2007-09-19
US8208311B2 (en) 2012-06-26
US8929135B2 (en) 2015-01-06
US10236058B2 (en) 2019-03-19
KR20030057259A (ko) 2003-07-04
CN1783344A (zh) 2006-06-07
CN1428867A (zh) 2003-07-09
US20120236657A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
TW544933B (en) Non-volatile semiconductor memory device adapted to store a multi-valued data in a single memory cell
TWI650758B (zh) 半導體記憶裝置及其控制方法
US7061798B2 (en) Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US7450430B2 (en) Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7463531B2 (en) Systems for programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
US7468918B2 (en) Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US7433241B2 (en) Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
TWI248084B (en) Improved self boosting technique
TWI248618B (en) Erase inhibit in non-volatile memories
US8593871B2 (en) Apparatus for reducing the impact of program disturb
US7894263B2 (en) High voltage generation and control in source-side injection programming of non-volatile memory
CN112259149B (zh) 半导体存储装置
US7663932B2 (en) Nonvolatile semiconductor memory device
US7515463B2 (en) Reducing the impact of program disturb during read
JP2010009733A (ja) 不揮発性半導体記憶装置
JP3977799B2 (ja) 不揮発性半導体記憶装置
JP2007087526A (ja) 半導体集積回路装置
JP2007102848A (ja) 半導体集積回路装置
JP2004303399A (ja) フラッシュメモリセルのプログラム方法及びこれを用いたnand型フラッシュメモリのプログラム方法
JP2009301621A (ja) 半導体記憶装置
WO2008083221A2 (en) Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages
KR101141258B1 (ko) 워드 라인 데이터에 대한 사전충전 의존성을 제거함으로써 프로그램 디스터브가 감소된 비휘발성 메모리 프로그래밍

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent