KR100199348B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100199348B1
KR100199348B1 KR1019950055136A KR19950055136A KR100199348B1 KR 100199348 B1 KR100199348 B1 KR 100199348B1 KR 1019950055136 A KR1019950055136 A KR 1019950055136A KR 19950055136 A KR19950055136 A KR 19950055136A KR 100199348 B1 KR100199348 B1 KR 100199348B1
Authority
KR
South Korea
Prior art keywords
metal wiring
interlayer insulating
insulating film
silicon oxide
silicon substrate
Prior art date
Application number
KR1019950055136A
Other languages
English (en)
Other versions
KR970052830A (ko
Inventor
신동선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950055136A priority Critical patent/KR100199348B1/ko
Publication of KR970052830A publication Critical patent/KR970052830A/ko
Application granted granted Critical
Publication of KR100199348B1 publication Critical patent/KR100199348B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/972Stored charge erasure

Abstract

본 발명은 다중 금속배선을 사용하는 고집적 반도체 소자에서 하층 금속배선을 형성한 후, 금속층간 절연막의 표면 펴탄화를 실현하기 위해 사용되는 03-TEOS 실리콘 산화막을 증착하기 전에 실리콘 기판과 접속되지 않은 하층 금속배선의 양전하 상태를 전기적으로 중성화시킨다.
따라서, 본 발명은 양전하가 대전된 하층 금속배선을 전기적으로 중성화시키므로 균일한` 두께의 03-TEOS 실리콘 산화막상에 형성되는 상층 금속배선이 균일한 두께로 형성되어 상층 금속배선의 단선 또는 선이 가늘게 되는 현상을 방지할 수 있어 소자의 신뢰성을 향상시킬 뿐만 아니라, 보다 가는 선폭이 요구되는 초고집적 소자의 실현을 가능하게 한다.

Description

반도체 소자의 제조방법

제1a 내지 1c도는 종래 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도.

제2a 내지 2c도는 본 발명의 제1 실시예에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도.

제3a 내지 3c도는 본 발명의 제2 실시예에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1,11,21 : 실리콘 기판 2,12,22 : 층간 절연막

3A,13A,23A : 제1 하층 금속배선 3B,13B,23B : 제2 하층 금속배선

13C,23C : 제3 하층 금속배선 4,14,24 : 제1 금속층간 절연막

5,15,25 : O3-TEOS 실리콘 산화막 6,16,26 : 상층 금속배선

8,18,28 : 콘택홀 19,29 : 전자빔

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 다중(multi-level) 금속배선을 사용하는 고집적 반도체 소자에서, 금속층간 절연막의 표면 평탄화를 실현하기 위해 사용되는 O3-TEOS 실리콘 산화막((O3가스와 TEOX(Tetra-Ethyl-Ortho-Silicate or Tetra-Ethyl-Oxy-Silane)액화가스를 이용하여 형성됨)의 스텝커버리지(step-coverage)를 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.

다중 금속배선을 사용하는 고집적 반도체 소자에서, 금속층간 절연막의 평탄화를 실현하기 위해 SOG(Spin On Giass)막이나 O3-TEOS 실리콘 산화막이 주로 사용되고 있다. SOG막은 용액을 도포하는 방식으로 형성되기 때문에 갭 필링(gap filling)특성과 표면 평탄화 특성이 우수하다. 그러나 SOG막은 막자체내에 함유된 다량의 수분과 강한 친수성으로 인하여 반도체 소자의 신뢰성을 저하시키는 문제가 있다. 즉, SOG막내에 함유된 수분은 공정이 진행되는 동안 외부확산 되면서 소자의 전기적 특성을 저하시키거나 보호막의 깨짐질 현상을 유발시키는 문제로 인하여 반도체 소자의 신뢰성을 저하시킨다. 한편, O3-TEOS 실리콘 산화막은 막자체내에 수분의 함유량이 현저히 적고, 친수성이 약하기 때문에 수분으로 인한 문제점을 극복할 수 있으나, 스텝커버리지가 나쁜 단점이 있다.

제1a 내지 1c도는 다중 금속배선을 사용하는 반도체 소자에서 금속층간 절연막의 평탄화를 실현하기 위해 종래의 방법으로 O3-TEOS 실리콘 산화막을 형성할 경우에 발생되는 문제점을 설명하기 위해 도시한 소자의 단면도이다.

제2a도를 참조하면, 층간 절연막(2)은 실리콘 기판(1)상에 형성된다. 실리콘 기판(1)의 표면 일부가 노출될 때까지 층간 절연막(2)의 일부분을 식각함에 의해 콘택홀(8)이 형성된다. 콘택홀(8)을 포함한 층간 절연막(2)상에 금속층을 형성한 후, 금속배선 마스크를 사용한 플라즈마 식각방법으로 금속층의 일부분을 식각함에 의해 제1 및 2 하층(bottom level) 금속배선(3A 및 3B)이 형성된다. 제1 하층 금속배선(3A)은 콘택홀(8)을 통해 실리콘 기판(1)과 접속된 경우를 나타내고, 제2 하층 금속배선(3B)은 실리콘 기판(1)과 접속되지 않은 경우를 나타내고 있다. 그런데, 제1 및 2 하층 금속배선(3A 및 3B) 형성을 위한 플라즈마 식각방법은 실리콘 기판(1)을 접지한 상태로 실시되기 때문에, 실리콘 기판(1)에 접속된 제1 하층 금속배선(3A)은 플라즈마 이온에 의해 양전하의 대전이 이루어지지 않으며, 실리콘 기판(1)에 접속되지 않은 제2 하층 금속배선(3B)은 플라즈마 이온에 의해 양전하의 대전이 이루어지며, 이 대전된 양전하는 동전위면 분포를 이루기 위해 제2 하층 금속배선(3B)의 모서리 부분에 집중하게 된다.

제1b도는 참조하면, 제1 금속층간 절연막(4)은 제1 및 2 하층금속배선(3A 및 3B)를 포함한 층간 절열막(2)상에 형성된다. O3-TEOS 실리콘 산화막(5)은 오존(O3)가스와 TEOS액화가스를 반응시켜 생성되는 O3-TEOS 실리콘 산화물이 증착됨에 의해 형성되는데, O3-TEOS 실리콘 산화물의 분자들은 음전하를 띄게 되므로 양전하가 대전된 제2 하층 금속배선(3B)의 모서리 부분으로 보다 많이 끌리게 되어 제2 하층 금속배선(3B)의 모서리 부분이 중심 부분보다 더 두껍게 증착되는 현상이 나타나게 된다. 이러한 현상으로 인하여 제2 하층 금속배선(3B)상에 형성되는 O3-TEOS 실리콘 산화막(5)은 중착 두께의 불균일로 인하여 표면 평탄성이 저하되고 네가티브 기울기(negative slop)가 생기게 된다.

제1c도를 참조하면, 상층(top level) 금속배선(6)은 O3-TEOS 실리콘 산화막(5)상에 형성된다. O3-TEOS 실리콘 산화막(5)이 제2 하층 금속배선(3B)의 모서리 부분에서 다른 부분보다 더 두껍게 형성되므로, 이로인하여 상층 금속배선(6)은 불균일하게 중착되어 단선부분(7A)이나 선이 가늘어지는 부분(7B) 생기게 된다.

상술한 바와같이 종래의 방법으로 O3-TEOS 실리콘 산화막을 형성할 경우 양전하가 대전된 하층 금속배선의 모서리 부분에서 O3-TEOS 실리콘 산화막이 두껍게 형성되는 스텝커버리지 불량으로 인하여 상층 금속배선의 단선이나 선이 가늘어지는 현상이 발생되어 소자의 신뢰성을 저하시키게 된다.

따라서, 본 발명은 금속층간 절연막의 표면 평탄화를 실현하기 위해 사용되는 O3-TEOS 실리콘 산화막의 스텝커버리지를 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명은 금속배선을 형성한 후, 금속층간 절연막의 평탄화막으로 O3-TEOS 실리콘 산화막을 형성하기 전에 전자빔을 조사하여 상기 금속배선 내의 전하 분포를 전기적으로 중성화시키는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제2a 내지 2c도는 본 발명의 제1 실시예에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.

제2a도를 참조하면, 층간 절연막(12)은 실리콘 기판(11)상에 형성된다. 실리콘 기판(11)의 표면 일부가 노출될 때까지 층간 절연막(12)의 일부분을 식각함에 의해 콘택홀(18)이 형성된다. 콘택홀(18)을 포함한 층간 절연막(12)상에 금속층을 형성한 후, 금속배선 마스크를 사용한 플라즈마 식각방법으로 금속층의 일부분을 식각함에 의해 제1 및 2 하층(bottom level) 금속배선(13A 및 13B)이 형성된다.

상기에서, 제1 하층 금속배선(13A)은 콘택홀(18)을 통해 실리콘 기판(11)과 접속되지 않은 경우를 나타내고, 제2하층 금속배선(13B)은 실리콘 기판(11)과 접속되지 않은 경우를 나타내고 있다. 그런데, 제1 및 2 하층 금속배선(13A 및 13B) 형성을 위한 플라즈마 식각방법은 실리콘 기판(11)을 접지한 상태로 실시되기 때문에, 실리콘 기판(11)에 접속된 제1 하층 금속배선(13A)은 플라즈마 이온에 의해 양전하의 대전이 이루어지지 않으며, 실리콘 기판(11)에 접속되지 않은 제2 하층 금속배선(13B)은 플라즈마 이온에 의해 양전하의 대전이 이루어지며, 이 대전된 양전하는 등전위면 분포를 이루기 위해 제2 하층 금속배선(13B)의 모서리 부분에 집중하게 된다.

제2b도를 참조하면, 제1 및 2 하층 금속배선(13A 및 13B)이 형성된 상태네서 전자빔(19)을 조사하므로, 이로 인하여 양전하가 대전된 제2 하층 금속배선(13B)이 전자빔(19)에 의해 전기적으로 중성화된 제3 하층 금속배선(13C)으로 변하게 된다.

상기에서, 전자빔(19)은 원료가스를 방전 이온화 시키고 양의 고전압으로 추출하여 조사하게 되며, 조사시 실리콘 기판(11)은 접지 시킨다. 실리콘 기판(11)의 접지로 실리콘 기판(11)과 접속된 제1 하층 금속배선(13A)에 침투되는 전자는 실리콘 기판(11)을 통해 접지로 방출된다. 한편, 실리콘 기판(11)과 접속되지 않아서 양이온이 대전된 제2 하층 금속배선(13B)에는 전자가 대전되게 된다.

전자빔(19)은 플라즈마 식각방법으로 제1 및 하층 금속배선(13A) 및 13B)을 형성한 후 곧바로 조사하거나, 또는 세척공정후 조사할 수 있다.

제2c도를 참조하면, 제1 금속층간 절연막(14)은 제1 및 3 하층 금속배선(3A 및 3C)을 포함한 층간 절연막(12)상에 형성된다. O3-TEOS 실리콘 산화막(15)은 제1 금속층간 절연막(14)상에 형성된다. 상층(top level) 금속배선(16)은 O3-TEOS 실리콘 산화막(15)상에 형성된다.

상기에서, O3-TEOS 실리콘 산화막(15)은 오존(O3)가스와TEOS액화가스를 반응시켜 생성되는 O3-TEOS 실리콘 산화물이 증착됨에 의해 형성된다. O3-TEOS 실리콘 산화물의 분자들은 음전하를 띄게 되는데, 양전하가 대전된 제2 하층 금속배선(13B)을 전기적으로 중성화된 제3 하층 금속배선(13C)으로 변화시키므로 인하여 O3-TEOS 실리콘 산화물의 증착은 균일하게 이루어진다. 따라서, O3-TEOS 실리콘 산화막(15)이 제1 금속층간 절연막(14)상에 전체적으로 균일한 두께로 형성되기 때문에 상층 금속배선(16)은 O3-TEOS 실리콘 산화막(15)상에 균일한 두께로 형성된다.

제3a 내지 3c도는 본 발명의 제2 실시예에 의한 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.

제3a도를 참조하면, 층간 절연막(22)은 실리콘 기판(21)상에 형성된다. 실리콘 기판(21)의 표면 일부가 노출될 때가지 층간 절연막(22)의 일부분을 식각함에 의해 콘택홀(28)이 형성된다. 콘택홀(28)을 포함한 층간 절연막(22)상에 금속층을 형성한 후, 금속배선 마스크를 사용한 플라즈마 식각방법으로 금속층의 일부분을 식각함에 의해 제1 및 2 하층(bottom level) 금속배선(23A 및 23B)을 포함한 층간 절연막(22)상에 형성된다.

상기에서, 제1 하층 금속배선(23A)은 콘택홀(28)을 통해 실리콘 기판(21)과 접속된 경우를 나타내고, 제2 하층 금속배선(23B)은 실리콘 기판(21)과 접속되지 않은 경우를 나타내고 있다. 그런데, 제1 및 2 하층 금속배선(23A 및 23B)형성을 위한 플라즈마 식각방법은 실리콘 기판(21)을 접지한 상태로 실시되기 때문에, 실리콘 기판(21)에 접속된 제1 하층 금속배선(23A)은 플라즈마 이온에 의해 양전하의 대전이 이루어지지 않으며, 실리콘 기판(21)에 접속되지 않은 제2 하층 금속배선(23B)은 플라즈마 이온에 의해 양전하의 대전이 이루어지며, 이 대전된 양전하는 등전위면 분포를 이루기 위해 제2 하층 금속배선(23B)의 모서리 부분에 집중하게 된다.

제3b도를 참조하면, 제1 금속츠간 절연막(24)이 형성된 상태에서 전자빔(29)을 조사하므로, 이로 인하여 양전하가 대전된 제2 하층 금속배선(23B)이 전자빔(29)에 의해 전기적으로 중성화된 제3 하층 금속배선(23C)으로 변하게 된다.

상기에서, 전자빔(29)은 원료가스를 방전 이온화 시키고 양의 고전압으로 추출하여 조사하게 되며, 조사시 실리콘 기판(21)은 접지 시킨다. 실리콘 기판(21)의 접지로 실리콘 기판(21)과 접속된 제1 하층 금속배선(23A)에 침투되는 전자는 실리콘 기판(21)을 통해 접지로 방출된다. 한편, 실리콘 기판(21)과 접속되지 않아서 양이온이 대전된 제2 하층 금속배선(23B)에는 전자가 대전되게 된다.

제3c도를 참조하면, O3-TEOS 실리콘 산화막(25)은 제1 금속층간 절연막(24)상에 형성된다. 상층(top level) 금속배선(26)은 O3-TEOS 실리콘 산화막(25)상에 형성된다.

상기에서, O3-TEOS 실리콘 산화막(25)은 오존(O3))가스와 TEOS액화가스를 반응시켜 생성되는 O3-TEOS 실리콘 산화물이 증착됨에 의해 형성된다. O3-TEOS 실리콘 산화물의 분자들은 음전하를 띄게 되는데, 양전하가 대전된 제2 하층 금속배선(23B)을 전기적으로 중성화된 제3 하층 금속배선(23C)으로 변화시키므로 인하여 O3-TEOS 실리콘 산화물의 증착은 균일하게 이루어진다. 따라서, O3-TEOS 실리콘 산화막(25)이 제1 금속층간 절연막(24)상에 전체적으로 균일한 두께로 형성되기 때문에 상층 금속배선(26)은 O3-TEOS 실리콘 산화막(25)상에 균일한 두께로 형성된다.

상술한 바와같이 본 발명은 반도체 소자에서 금속배선을 형성한 후, 금속층간 절연막의 표면 평탄화막으로 O3-TEOS 실리콘 산화막을 증착하기 전에 금속배선의 양전하 상태를 전기적으로 중성화시킨다.

따라서, 본 발명은 양전하가 대전된 금속배선을 전기적으로 중성화시키므로 균일한 두께의 O3-TEOS 실리콘 산화막을 형성할 수 있으며, 이로 인하여 O3-TEOS 실리콘 산화막상에 형성되는 다른 금속배선이 균일한 두께로 형성되어 단선 또는 선이 가늘게 되는 현상을 방지할 수 있어 소자의 신뢰성을 향상시킬 뿐만 아니라, 보다 가는 선폭이 요구되는 초고집적 소자의 실현을 가능하게 한다.

Claims (5)

  1. 반도체 소자의 제조방법에 있어서, 층간 절연막상에 금속배선이 형성된 실리콘 기판이 제공되는 단계; 상기 금속배선 내의 전하 분포를 전기적으로 중성화하는 단계; 및 상기 금속배선을 포함한 상기 층간 절연막상에 O3-TEOS 실리콘 산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 반도체 소자의 제조방법에 있어서, 층간 절연막상에 금속배선이 형성된 실리콘 기판이 제공되는 단계; 전자빔을 조사하여 상기 금속배선 내의 전하 분포를 전기적으로 중성화시키는 단계; 및 상기 금속배선을 포함한 상기 층간 절연막상에 제1 금속층간 절연막을 형성한 후, 상기 제1 금속층간 절연막상에 O3-TEOS 실리콘 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 전자빔은 상기 실리콘 기판이 접지된 상태에서 조사되는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 반도체 소자의 제조방법에 있어서, 층간 절연막상에 금속배선이 형성된 실리콘 기판이 제공되는 단계; 상기 금속배선을 포함한 상기 층간 절연막상에 제1 금속층간 절연막을 형성하는 단계; 전자빔을 조사하여 상기 금속배선 내의 전하 분포를 전기적으로 중성화시키는 단계; 및 상기 제1 금속층간 절연막상에 O3-TEOS 실리콘 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제4항에 있어서, 상기 전자빔은 상기 실리콘 기판이 접지된 상태에서 조사되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019950055136A 1995-12-23 1995-12-23 반도체 소자의 제조방법 KR100199348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055136A KR100199348B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950055136A KR100199348B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 제조방법
US08/771,571 US5744397A (en) 1995-12-23 1996-12-20 Method of planarizing an insulating layer

Publications (2)

Publication Number Publication Date
KR970052830A KR970052830A (ko) 1997-07-29
KR100199348B1 true KR100199348B1 (ko) 1999-06-15

Family

ID=19443603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055136A KR100199348B1 (ko) 1995-12-23 1995-12-23 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US5744397A (ko)
KR (1) KR100199348B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819604B2 (ja) * 1998-08-31 2006-09-13 株式会社東芝 成膜方法
US6753260B1 (en) * 2001-10-05 2004-06-22 Taiwan Semiconductor Manufacturing Company Composite etching stop in semiconductor process integration
JP3631463B2 (ja) * 2001-12-27 2005-03-23 サンディスク コーポレイションSanDisk Corporation 不揮発性半導体記憶装置
JP4458129B2 (ja) * 2007-08-09 2010-04-28 ソニー株式会社 半導体装置およびその製造方法
US8296498B2 (en) * 2007-11-13 2012-10-23 Sandisk Technologies Inc. Method and system for virtual fast access non-volatile RAM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116721A (en) * 1977-11-25 1978-09-26 International Business Machines Corporation Gate charge neutralization for insulated gate field-effect transistors
US5286978A (en) * 1989-10-25 1994-02-15 Kabushiki Kaisha Toshiba Method of removing electric charge accumulated on a semiconductor substrate in ion implantation
JPH04120732A (en) * 1990-09-12 1992-04-21 Hitachi Ltd Solid element and its manufacture
US5254497A (en) * 1992-07-06 1993-10-19 Taiwan Semiconductor Manufacturing Company Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit
KR970007116B1 (ko) * 1993-08-31 1997-05-02 김광호 반도체장치의 절연층 형성방법 및 그 형성장치

Also Published As

Publication number Publication date
US5744397A (en) 1998-04-28
KR970052830A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR101373733B1 (ko) 절연물 증착을 사용한 집적 회로 구조 형성 방법 및 절연물갭 필링 기술
US4489481A (en) Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
US5525837A (en) Reliable metallization with barrier for semiconductors
CN100454604C (zh) 平板显示器及其制造方法
KR100797432B1 (ko) 반도체 장치 및 그 제조 방법
US5811868A (en) Integrated high-performance decoupling capacitor
US6100155A (en) Metal-oxide-metal capacitor for analog devices
US6274419B1 (en) Trench isolation of field effect transistors
US4984055A (en) Semiconductor device having a plurality of conductive layers and manufacturing method therefor
US5700729A (en) Masked-gate MOS S/D implantation
US5270264A (en) Process for filling submicron spaces with dielectric
TWI235484B (en) Flash memory cell and method of manufacturing the same
US5989983A (en) Method of fabricating and curing spin-on-glass layers by electron beam irradiation
KR100323639B1 (ko) 반도체장치및그의제조방법
US6028015A (en) Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6645849B2 (en) Method for manufacturing semiconductor device for suppressing detachment of conductive layer
US4420872A (en) Method of manufacturing a semiconductor device
US6015749A (en) Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure
US6143670A (en) Method to improve adhesion between low dielectric constant layer and silicon containing dielectric layer
EP0351001A1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
US5889306A (en) Bulk silicon voltage plane for SOI applications
US5334554A (en) Nitrogen plasma treatment to prevent field device leakage in VLSI processing
KR19990045203A (ko) 반도체 장치 및 그 제조방법
US6503818B1 (en) Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
US5686761A (en) Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee