JP2006301993A - メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム - Google Patents

メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム Download PDF

Info

Publication number
JP2006301993A
JP2006301993A JP2005123226A JP2005123226A JP2006301993A JP 2006301993 A JP2006301993 A JP 2006301993A JP 2005123226 A JP2005123226 A JP 2005123226A JP 2005123226 A JP2005123226 A JP 2005123226A JP 2006301993 A JP2006301993 A JP 2006301993A
Authority
JP
Japan
Prior art keywords
memory
nonvolatile
refresh
auxiliary storage
volatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005123226A
Other languages
English (en)
Other versions
JP4701807B2 (ja
Inventor
Masahiro Nakanishi
雅浩 中西
Minoru Nakamura
穣 中村
Yasushi Goho
靖 五寳
Shunichi Iwanari
俊一 岩成
Takehisa Kato
剛久 加藤
Masayuki Toyama
昌之 外山
Manabu Inoue
学 井上
Tomoaki Izumi
智紹 泉
Tetsushi Kasahara
哲志 笠原
Kazuaki Tamura
和明 田村
Kiminori Matsuno
公則 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005123226A priority Critical patent/JP4701807B2/ja
Publication of JP2006301993A publication Critical patent/JP2006301993A/ja
Application granted granted Critical
Publication of JP4701807B2 publication Critical patent/JP4701807B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Memory System (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】強誘電体メモリ等の不揮発性RAMの性能が、温度等の動作環境によって変化しても、安定して動作させるようにする。特に低温時に書き込まれたデータのリテンション特性の劣化を補償する。
【解決手段】温度検知部110が検知した温度などの動作環境値に応じてリフレッシュ部111が不揮発性の補助記憶メモリ109のリフレッシュ処理を行う。具体的にはリフレッシュ部111は、周囲温度が低温から常温に変化した際に、不揮発性の補助記憶メモリ109への再書き込みを行うことにより、不揮発性の補助記憶メモリ109に低温時に書き込まれた情報ビットの電位(低下している電位)を高電位に引き上げる。あるいは、常温に戻ることなく低温のままであっても、周期的にリフレッシュを行うことにより、低下した電位が異常電位(情報識別不能)まで低下することを防止する。
【選択図】図1

Description

本発明は、書き換え可能な不揮発性の主記憶メモリへのアクセスを制御するメモリコントローラを構成する電子回路、特に強誘電体メモリ(FeRAM)に代表される不揮発性RAMの性能が動作環境によって変化しても安定して動作できるメモリコントローラに関し、更に、当該メモリコントローラを内蔵する半導体メモリカード等の不揮発性記憶装置、また、アクセス装置を構成要素に備えた不揮発性記憶システムに関する。
書き換え可能な不揮発性メモリを備えた不揮発性記憶装置は、半導体メモリカードを中心にその需要が広まっている。また半導体メモリカードを使った不揮発性記憶システムは、デジタルスチルカメラ等を中心にその需要が広まっている。半導体メモリカードには様々な種類のカードがあり、例えばSD(セキュア・デジタル)メモリカード(登録商標)は、主記憶部であるフラッシュメモリと、それを制御するメモリコントローラとから構成されている。メモリコントローラは、デジタルスチルカメラ本体等のアクセス装置からの読み書き指示に応じて、フラッシュメモリに対する読み書き制御を行うデバイスである。
メモリコントローラは、アクセス装置が不揮発性記憶装置をアクセスするために与えられる論理アドレスをフラッシュメモリの物理アドレスに変換することで、データの書き込みや読み出しが行われる。そして、このアドレス変換のためのアドレス管理情報を有している。
上述したような、アドレス管理情報をフラッシュメモリ内の管理領域に記憶して、そのアドレス管理情報のうちの必要部分のみをSRAM(スタティックRAM)等の揮発性メモリに読み出して使用する不揮発性記憶装置は、例えば、特許文献1に記載されたものが知られている。しかしながら、上記の従来の構成による不揮発性記憶装置においては、動作開始時にアドレス管理情報をフラッシュメモリからSRAM等の揮発性メモリへ移す作業が必要であった。
そこで、SRAM等の揮発性メモリに換えて、アドレス管理情報を不揮発性RAMに記憶する技術が特許文献2に提案されている。不揮発性RAMには、例えば強誘電体メモリ(FeRAM)が使用される。
これにより、動作開始におけるアドレス管理情報の移動作業が省略できるため、アクセス装置にメモリカード等の不揮発性記憶装置を装着し電源立ち上げた後に、不揮発性記憶装置の読み書き処理が可能となるまでの時間を短縮することが可能となった。
また特許文献3によれば、停電検出時にデータのライト先をフラッシュメモリからフラッシュメモリより高速ライトできる強誘電体メモリ(FeRAM)に切り替えることにより、電源遮断時のデータ保証を可能とする技術が開示されている。
以上のように、強誘電体メモリ(FeRAM)等の不揮発性RAMを用いることにより、不揮発性メモリの制御に対して、様々な効果が期待できる。
特開2001−142774号公報 特開平10−307749号公報 特開平11−143788号公報
しかしながら、半導体集積回路装置であるメモリコントローラおよびフラッシュメモリの性能は動作環境に依存して変化する。例えば、温度変化によるメモリのリテンション特性変化やトランジスタの動作速度変化、照度変化による光吸収量変化に付随して発生する温度変化に起因したリテンション特性変化や動作速度変化、振動変化による半導体へ印加される応力変化に起因したトランジスタの動作速度変化、磁界変化によるコントローラに混載された磁性記録式随時書き込み読み出しメモリ(MRAM)のディスターブ、電界変化による内部電位変化などがメモリコントローラやフラッシュメモリに発生し動作不安定となることがある。
特に、メモリコントローラに内蔵された強誘電体メモリ(FeRAM)は動作温度に敏感である。典型的には、図12に示すように温度によってデータ保持できる性能、即ちリテンション特性が変わる。図12(A)は、常温時のリテンション特性であり、例えば−10°C以上(以降、常温とする)の時に強誘電体メモリ(FeRAM)のメモリセルに印可された電位が時間の経過と共に減少していく様子を表したグラフである。一方、図12(B)は、低温時のリテンション特性であり、例えば−10°C未満(以降、低温とする)の時に強誘電体メモリ(FeRAM)のメモリセルに印可された電位が時間の経過と共に減少していく様子を表したグラフである。図12(A)においては、一度強誘電体メモリ(FeRAM)に書き込んだ情報を10年間保持し続けることができるが、図12(B)においては、10年間保持し続けることができない。特許文献2に開示された応用例においては、強誘電体メモリ(FeRAM)にはフラッシュメモリのアドレス管理情報が格納されているので、図12(B)に示すような状況では、10年間、強誘電体メモリ(FeRAM)中に記憶されたアドレス管理情報を保持し続けることができない。即ち低温時にメモリカード書き込まれたデータを10年間放置すると、メモリカードを正しく読み出すことができなくなってしまう。
前記課題に鑑み、本発明は電子回路、特に強誘電体メモリ(FeRAM)の性能が動作環境によって変化しても、安定して動作可能なメモリコントローラ及び不揮発性記憶装置を提供することを目的とする。
この目的を達成するために本発明のメモリコントローラは、前述したリテンション特性の低下を補償する為に、一旦強誘電体メモリ(FeRAM)等の不揮発性の補助記憶メモリに記憶された電位が時間と共に低下して、情報変化を来す以前にリフレッシュ、即ち再書き込みを行い、再度電位を上げる処理を行う。
本発明に係る本発明のメモリコントローラ、不揮発性記憶装置及び不揮発性記憶システムによれば、動作環境が変動したり厳しい環境下で使用したりしても安定して動作することができる。
本発明の請求項1〜13に係る発明は、外部のアクセス装置から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリコントローラであって、少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段とを有するものであり、前記動作環境検知手段が検知した温度等の動作環境が所望の値に対して下回る場合は、前記リフレッシュ手段によって前記不揮発性の補助記憶メモリのリフレッシュを実行することにより、リテンション特性の低下を保証する。なおリフレッシュとはリフレッシュ対象となるメモリに既に記憶されているデータを読み出し、更に読み出したデータを再書き込みする処理を指す。また、前記不揮発性の補助記憶メモリは、強誘電体メモリ(FeRAM)等の不揮発性RAMを含め、リテンション特性が低温時等の動作環境に応じて低下するメモリデバイスであれば何であっても構わない。また、前記不揮発性の補助記憶メモリは、例えば特許文献2に開示されたような、アドレス管理情報を記憶する為のメモリとして利用してもよいし、その他の手段として利用しても構わない。
また、本発明の請求項14〜26に係る発明は、前述したメモリコントローラに不揮発性の主記憶メモリを接続した不揮発性記憶装置である。その他の構成、作用については前述したメモリコントローラと同様である。
また、本発明の請求項27〜40に係る発明は、前述したメモリコントローラに不揮発性の主記憶メモリを接続し、更にアクセス装置を接続した不揮発性記憶システムである。その他の構成、作用については前述したメモリコントローラと同様である。なお請求項40については、アクセス装置側に動作環境検知手段を備えたものである。
以下、本発明の実施の形態について図面を用いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1による不揮発性記憶システムの構成を示したブロック図である。不揮発性記憶システムは、アクセス装置100と不揮発性記憶装置115とにより構成される。不揮発性記憶装置115は、メモリコントローラ113と不揮発性の主記憶メモリ114を含んで構成されている。アクセス装置100はこの不揮発性記憶装置115にメモリコントローラ113を介して不揮発性の主記憶メモリ114にユーザデータ(以下、単にデータという)の読み書き命令及び論理アドレスとデータを転送するものである。主記憶メモリ114は複数の物理ブロックによって構成される。
次にメモリコントローラ113の内部構成について説明する。101はホストインターフェース部(ホストI/F部)であり、102はアクセス装置100が転送したデータを一時的に記憶するバッファであり、CPU103はワーク用RAM104及びプログラムを格納したROM105によりメモリコントローラ113内全体の制御を行うものである。アドレス管理部108はアドレス管理テーブル106と読み書き制御部107によって構成される。アドレス管理テーブル106は不揮発性の主記憶メモリ114内において消去単位である物理ブロックの状態、即ち有効なデータが記憶されているかどうか等のステータスフラグや、アクセス装置100が指定した論理アドレスを不揮発性の主記憶メモリ114内の物理アドレスに変換する為の論理物理変換テーブルを記憶するテーブルである。不揮発性の補助記憶メモリ109はアドレス管理テーブル106を記憶する。読み書き制御部112は不揮発性の主記憶メモリ114の読み書き等を行う制御部であり、読み書き制御部107は不揮発性の補助記憶メモリ109の読み書きを行う制御部である。温度検知部110は周囲温度を検知するブロックであり、リフレッシュ部111は温度検知部110が検知した温度に応じて不揮発性の補助記憶メモリ109のリフレッシュを行うブロックである。なお、不揮発性の主記憶メモリ114は例えばフラッシュメモリであり、不揮発性の補助記憶メモリ109は、例えば強誘電体メモリ(FeRAM)等の不揮発性メモリである。
図2は、本発明の実施の形態1におけるリフレッシュ部111を示したブロック図である。リフレッシュ部111は、比較部200とリフレッシュ判定部203とリフレッシュ実行部204とにより構成される。リフレッシュ判定部203はレジスタ201とANDゲート202とにより構成される。
図3は、本発明の実施の形態1における不揮発性の補助記憶メモリ109のリテンション特性を示したグラフである。縦軸は不揮発性の補助記憶メモリ109を構成する強誘電体メモリ(FeRAM)への情報書き込みによってメモリセルに蓄えられた電位を表し、横時刻は時間を表す。破線は温度検知部110が検知した周囲温度が低温の際に補助記憶メモリ109に書き込まれた情報に対応する電位の変化を表す。一方、実線は温度検知部110が検知した周囲温度が常温の際に補助記憶メモリ109に書き込まれた情報に対応する電位の変化を表す。
以上のように構成された、本実施の形態による不揮発性記憶システムの動作について、図1〜3を用いて説明する。なお、不揮発性の主記憶メモリ114へのアクセスやアドレス管理などの一般的なメモリアクセス処理については、例えば特許文献2に示したような従来の不揮発性記憶システムと同様であるので、本発明の特徴部分のみについて詳述する。
周囲温度が低温の際、前述した通り、即ち図12(B)に示す通り、不揮発性の補助記憶メモリ109に常駐させたアドレス管理テーブル106に書き込まれた情報ビットの内、値1となる情報(情報1)は電位ELの電荷として不揮発性の補助記憶メモリ109のメモリセルに蓄えられる。電位ELの電荷をそのまま放置するとリーク電流等により時間的に次第に電位が低下し、情報ビットが書き込まれてから10年経過する前に、閾値電位ETを下回り、値1として記憶された情報ビットが値0の情報(情報0)に変化してしまうことになる。即ち、アドレス管理テーブル106内に記憶されたアドレス管理情報は、低温時に書き込まれると10年経たない内に情報が変化する為、その後アクセス装置100が不揮発性記憶装置115の読み出しを行った場合、アドレス管理テーブル106が本来の値から変化している為、所望のデータを不揮発性の主記憶メモリ114から読み出すことが出来なくなる。ここで10年間とは、不揮発性記憶装置が安定動作できる保証期間を表すものとする。
さて、本発明においては、低温時に不揮発性の補助記憶メモリ109に書き込まれた情報の延命を図る技術を開示したものであり、具体的には温度検知部110とリフレッシュ部111を用いて延命処置を行う。まず、これらのブロックによる延命処置の概要を説明する。図12(B)に示したリテンション特性、即ち低温時に不揮発性の補助記憶メモリ109に情報が書き込まれた際のリテンション特性は、図3における点線のカーブに相当する。時刻0において、不揮発性の補助記憶メモリ109に書き込まれた情報ビットは、そのまま放置されると電位ELを起点にして、時間の経過と共に点線カーブに従って電圧降下を生じ、10年経たない内に情報が変化する。これを回避する為に、リフレッシュ起動時刻tRにおいてリフレッシュ、即ち不揮発性の補助記憶メモリ109に記憶された情報ビットの再書き込みを行う。それにより、tRにおいて電位がEHに引き上げられ、その後時間の経過と共に実線カーブに従って電圧降下を生じ、10年を経過した後に情報が変化する。以上の処理を、図2を用いて説明する。
まず時刻0において、温度検知部110が検知した温度は低温、即ち所定の閾値−10°C下回る温度であるとする。比較部200における比較動作により、低温フラグがレジスタ201に一時記憶される。ここでレジスタ201はスタティックRAM等の揮発性RAMやラッチ回路、あるいは強誘電体メモリ(FeRAM)等の不揮発性RAM等により実現される。次に図3の時刻tRにおいて、温度検知部110が検知した温度は常温、即ち所定の閾値−10°Cを上回る温度であるとする。比較部200における比較動作により、比較結果(A≧B)がANDゲート202に転送される。この時レジスタ201には既に低温フラグが一時記憶されているので、ANDゲート202からリフレッシュ発動フラグがリフレッシュ実行部204に転送され、リフレッシュ実行部204は、不揮発性の補助記憶メモリ109のリフレッシュ、即ち再書き込みを行う。再書き込みに際しては、不揮発性の補助記憶メモリ109に記憶された全情報を一旦リフレッシュ実行部204に読み出し、それをそのまま不揮発性の補助記憶メモリ109に書き戻せばよい。このリフレッシュ処理を行う時刻、即ちリフレッシュ起動時刻tRにおける周囲温度は常温であるので、リフレッシュによって不揮発性の補助記憶メモリ109に再書き込みされた情報ビットの電位は、電位EHに引き上げられる。そして、リフレッシュが実行された後にリフレッシュ発動フラグによりレジスタ201がリセットされ、その後周囲温度が所定の閾値を下回るまではリフレッシュは実行されない。以上の処理により、元々時刻0において不揮発性の補助記憶メモリ109に書き込まれた情報ビットは、図3に示す正常動作期間(10年以上)に亘って正しく保持されることとなり、その結果不揮発性記憶装置としての正常動作(安定動作)期間は10年以上保証されることとなる。
(実施の形態2)
本発明の実施の形態2は、実施の形態1におけるリフレッシュ動作について、一部変更を加えた実施の形態である。変更のポイントは、リフレッシュ対象となる情報を選択的に行う点である。
図4は、本発明の実施の形態2による不揮発性記憶システムを示したブロック図である。図4において、400はリフレッシュ部、401はアドレス管理テーブル、402は読み書き制御部、403はアドレス管理制御部、404は不揮発性の補助記憶メモリである。その他のブロックは、図1に示した実施の形態1における不揮発性記憶システムと同様であるので、説明は省略する。
図5は、本発明の実施の形態2におけるリフレッシュ部400を示したブロック図である。リフレッシュ部400は、本発明の第1の実施の形態におけるリフレッシュ部111とほぼ同様の構成である。異なる点は、比較部501が低温フラグを読み書き制御部402にも転送するように構成した点と、リフレッシュ実行部502が前記低温フラグに基づいてリフレッシュを行う点である。
図6は、本発明の実施の形態2におけるアドレス管理テーブル401を示したメモリマップである。図6において、ハッチングを施していない部分(b7〜b0)はアドレス管理テーブル領域であり、本発明の第1の実施の形態におけるアドレス管理テーブル106に対応する部分である。ハッチングを施した部分(b8)は、アドレス管理テーブル401において新たに追加されたビットである。このビットには、アドレス管理テーブル領域(b7〜b0)の各ワード(0〜M−1)に対応して低温フラグが記憶される。
以上のように構成された、本実施の形態による不揮発性記憶システムの動作について、図4〜6を用いて説明する。基本的な動作は、本発明の実施の形態1と同様であるので、ここでは、本発明の実施の形態2に特有の動作について説明する。
本発明の実施の形態1におけるリフレッシュ動作は、前述したとおり、リフレッシュ実行部204が不揮発性の補助記憶メモリ109に記憶された全情報、即ちアドレス管理テーブル106全体を一旦読み出して再書き込みを行うものであった。本発明の実施の形態2では、不揮発性の補助記憶メモリ404において低温時に書き込みがなされた情報のみのリフレッシュを行うことにより、無駄なリフレッシュ動作を削減した事が、本発明の実施の形態1に対する改善点である。具体的には、不揮発性の補助記憶メモリ404の読み書き単位であるワード毎に低温フラグを格納するビットを設け、低温フラグがセットされているワードのみのリフレッシュを行う。その為に図5において、低温時に書き込みがなされたことを表す低温フラグを、比較部501が読み書き制御部402に転送し、読み書き制御部402は低温フラグが転送されている期間中に不揮発性の補助記憶メモリ404に書き込まれた情報(ワード)に対して、低温フラグを前記情報と共に不揮発性の補助記憶メモリ404に書き込む。そして、リフレッシュ動作時においては、リフレッシュ実行部502が、不揮発性の補助記憶メモリ404上に低温フラグがセットされた情報(ワード)のみを一旦読み出し、読み出した情報を再度不揮発性の補助記憶メモリ404に書き戻す処理を行う。
以上の処理により、本発明の実施の形態1と同様、図3に示すように、時刻0(低温時)において不揮発性の補助記憶メモリ404に書き込まれた情報ビットは、図3に示す正常動作期間(10年以上)に亘って正しく保持されることとなり、その結果不揮発性記憶装置として正常動作(安定動作)できる期間は10年以上保証されることとなる。
(実施の形態3)
本発明による実施の形態3は、実施の形態1におけるリフレッシュ動作について、一部変更を加えたものである。変更のポイントは、リフレッシュ発動条件が異なるという点である。実施の形態1におけるリフレッシュ発動条件が、「周囲温度が低温から常温に変化した時にリフレッシュを実施する」という条件であったことに対し、本実施の形態におけるリフレッシュ発動条件は、「低温になった後の初期化時、即ち不揮発性記憶装置の電源立ち上げ時には、必ずリフレッシュを実施する」という条件である。
図7は、本発明の実施の形態3による不揮発性記憶システムの構成を示したブロック図である。同図において、700はリフレッシュ部、701はCPUである。その他のブロックは、図1に示した実施の形態1における不揮発性記憶システムと同様であるので、その説明は省略する。
図8は、本発明の実施の形態3におけるリフレッシュ部700を示したブロック図である。リフレッシュ部700は、本発明の実施の形態1におけるリフレッシュ部111とほぼ同様の構成である。異なる点は、リフレッシュ判定部801が初期化フラグに基づいてリフレッシュを行う点である。
図9は、本発明の実施の形態3における不揮発性の補助記憶メモリ109のリテンション特性を示したグラフである。
以上のように構成された、本発明の実施の形態3による不揮発性記憶システムの動作について、図7〜9を用いて説明する。基本的な動作は、本発明の実施の形態1と同様であるので、ここでは、本発明の実施の形態3に特有の動作について説明する。
本発明の実施の形態1におけるリフレッシュ部111は、前述したとおり、周囲温度が低温から常温に変化した時にリフレッシュを実施していた。これに対して、実施の形態3におけるリフレッシュ部700は、低温になった後の初期化時、即ち不揮発性記憶装置の電源立ち上げ時には、周囲温度に関わらず必ずリフレッシュを実施するものである。初期化時とは、不揮発性記憶装置703の電源立ち上げ時であり、この時CPU701は初期化フラグをリフレッシュ部700に転送する。初期化フラグはANDゲート800に入力される。この時レジスタ201に低温フラグが一時記憶されておれば、即ち過去に低温になった場合においては、ANDゲートがリフレッシュ発動フラグをリフレッシュ実行部204に転送することにより、リフレッシュ処理がなされる。
図9は、時刻tR1、tR2、tR3において初期化がなされた場合、しかもそれらの時刻においては周囲温度が低温である場合における、不揮発性の補助記憶メモリ109のリテンション特性を示すものである。時刻tR1、tR2、tR3において低温のままであるので、リフレッシュによって不揮発性の補助記憶メモリ109に記憶された情報ビットは、都度、降下中の電位から電位ELに引き上げられることとなる。そして、tR3の初期化によって、正常動作(安定動作)期間が10年を超えることとなる。実施の形態1及び2においては、常温時になった時にリフレッシュを1回行うことによって、情報ビットの電位を電位EHに迄引き上げていたが、実施の形態3においては、長期間常温にならない場合も鑑み、情報ビットの電位を電位ELに迄しか引き上げられないものの、頻繁にリフレッシュを行うことによって延命処置を行う。なお、頻繁にリフレッシュを行う別手段として、リフレッシュ発動条件を、「低温になった後は、必ず定期的にリフレッシュを実施する」というように変更しても構わない。例えばCPU701がタイマー回路を内蔵しておき、前記タイマー回路がある周期間隔で信号を発生し、当該信号を初期化フラグの代わりにリフレッシュ判定部801に入力すればよい。
(実施の形態4)
本発明による実施の形態4は、実施の形態3におけるリフレッシュ動作について、一部変更を加えたものである。変更のポイントは、実施の形態1から実施の形態2への変更点と全く同じであり、リフレッシュ対象となる情報を選択的に行う点である。
図10は、本発明の実施の形態4による不揮発性記憶システムの構成を示したブロック図である。同図において、1000はリフレッシュ部、1001はCPUである。その他のブロックは、図4に示した実施の形態2における不揮発性記憶システムと同様であるので、その説明は省略する。
図11は、本発明の実施の形態4におけるリフレッシュ部1000の構成を示したブロック図である。リフレッシュ部1000は、本発明の実施の形態2におけるリフレッシュ部400とほぼ同様の構成である。異なる点は、リフレッシュ判定部1101が初期化フラグに基づいてリフレッシュを行う点である。
以上のように構成された、本発明の実施の形態4による不揮発性記憶システムの動作について説明する。前述した通り、実施の形態3におけるリフレッシュ動作とほぼ同様の動作であり、相違点はリフレッシュ対象となる情報を選択的に行う点である。なお、リフレッシュ対象となる情報を選択的に行う処理については実施の形態2で説明したとおり、不揮発性の補助記憶メモリ404に低温フラグ領域を設け(図6)、この低温フラグがセットされた情報のみリフレッシュを行うようにしたものである。不揮発性の補助記憶メモリ404に記憶された情報ビットのリテンション特性は、実施の形態3で説明した図9の通りであり、初期化フラグに基づいて頻繁にリフレッシュを行うことによって延命処置を行うものである。
以上、実施の形態1〜4について説明したが、不揮発性の補助記憶メモリ109や404はメモリコントローラ113、405、702、1002に内蔵させず、メモリコントローラ113、405、702、1002の外部にあっても構わない。
また、不揮発性の補助記憶メモリ109や404は、強誘電体メモリ(FeRAM)以外の不揮発性RAM、即ち磁性記録式随時書き込み読み出しメモリ(MRAM)やオボニックユニファイドメモリ(OUM)やレジスタンスRAM(RRAM)等としても構わない。
また、環境パラメータとして温度を例にとりあげて実施の形態を説明したが、発明が解決しようとする課題のところで説明した通り、その他の環境パラメータ、即ち照度、振動、磁界、電界等の変化によってリテンション特性が変化する場合においては、前記各種環境パラメータに応じてリフレッシュ処理を行わせても構わない。その際、実施の形態1〜4における温度検知部110を、照度検知部、振動検知部、磁界検知部、電界検知部とすればよい。また、所定値と比較結果も低温フラグから各種のフラグとすれば良い。
本発明にかかるメモリコントローラ、不揮発性記憶装置及び不揮発性記憶システムは、不揮発性メモリを主記憶メモリとして使用し、また不揮発性の補助記憶メモリを使用した装置において、温度などの動作環境が変化しても安定動作を可能とする技術を提案したものであり、静止画記録再生装置や動画記録再生装置等のポータブルAV機器、あるいは携帯電話等のポータブル通信機器において用いられる記録媒体、記録装置等として有益である。
本発明の実施の形態1による不揮発性記憶システムの構成を示すブロック図 同実施の形態1におけるリフレッシュ部の構成を示したブロック図 同実施の形態1における不揮発性の補助記憶メモリのリテンション特性の変化を示す特性図 同実施の形態2による不揮発性記憶システムの構成を示したブロック図 同実施の形態2におけるリフレッシュ部の構成を示したブロック図 同実施の形態2におけるアドレス管理テーブルを示したメモリマップの概念図 同実施の形態3による不揮発性記憶システムの構成を示したブロック図 同実施の形態3におけるリフレッシュ部の構成を示したブロック図 同実施の形態3における不揮発性の補助記憶メモリのリテンション特性の変化を示す特性図 同実施の形態4による不揮発性記憶システムの構成を示したブロック図 同実施の形態4におけるリフレッシュ部の構成を示したブロック図 強誘電体メモリ(FeRAM)のリテンション特性の変化を示す特性図
符号の説明
100 アクセス装置
103、701、1001 CPU
109、404 不揮発性の補助記憶メモリ
110 温度検知部
111、400、700、1000 リフレッシュ部
114 不揮発性の主記憶メモリ
200 比較部
201 レジスタ
202、800、1100 ANDゲート
203、801、1101 リフレッシュ判定部
204、502 リフレッシュ実行部

Claims (40)

  1. 外部のアクセス装置から与えられるコマンドと論理アドレスに応じて不揮発性の主記憶メモリにデータを書き込み、及び読み出すメモリコントローラであって、
    少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段とを有するメモリコントローラ。
  2. 前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段とを備えたことを特徴とする請求項1記載のメモリコントローラ。
  3. 前記前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行うことを特徴とする請求項2記載のメモリコントローラ。
  4. 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項3記載のメモリコントローラ。
  5. 前記リフレッシュ手段が、メモリコントローラの起動時においてのみリフレッシュを実行することを特徴とする請求項1ないし4のいずれかに記載のメモリコントローラ。
  6. 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項1ないし4のいずれかに記載のメモリコントローラ。
  7. 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項1ないし6のいずれかに記載のメモリコントローラ。
  8. 前記動作環境の物理量が、前記メモリコントローラが置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項1ないし7のいずれかに記載のメモリコントローラ。
  9. 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項1ないし8のいずれかに記載のメモリコントローラ。
  10. 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項9記載のメモリコントローラ。
  11. 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項9記載のメモリコントローラ。
  12. 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項9記載のメモリコントローラ。
  13. 前記不揮発性RAMが、レジスタンスRAM(RRAM)であることを特徴とする請求項9記載のメモリコントローラ。
  14. 不揮発性の主記憶メモリと、メモリコントローラと、を有し、外部のアクセス装置から与えられるコマンドと論理アドレスに応じて前記不揮発性の主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶装置であって、
    前記メモリコントローラは、
    少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段とを有する不揮発性記憶装置。
  15. 前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段とを備えたことを特徴とする請求項14記載の不揮発性記憶装置。
  16. 前記前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行うことを特徴とする請求項15記載の不揮発性記憶装置。
  17. 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項16記載の不揮発性記憶装置。
  18. 前記リフレッシュ手段が、前記不揮発性記憶装置の起動時においてのみリフレッシュを実行することを特徴とする請求項14ないし17のいずれかに記載の不揮発性記憶装置。
  19. 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項14ないし17のいずれかに記載の不揮発性記憶装置。
  20. 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項14ないし19のいずれかに記載の不揮発性記憶装置。
  21. 前記動作環境の物理量が、前記不揮発性記録装置が置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項14ないし20のいずれかに記載の不揮発性記憶装置。
  22. 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項14ないし21のいずれかに記載の不揮発性記憶装置。
  23. 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項22記載の不揮発性記憶装置。
  24. 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項22記載の不揮発性記憶装置。
  25. 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項22記載の不揮発性記憶装置。
  26. 前記不揮発性RAMが、レジスタンスRAM(RRAM)であることを特徴とする請求項22記載の不揮発性記憶装置。
  27. アクセス装置と、不揮発性の主記憶メモリと、メモリコントローラと、を有し、前記アクセス装置から与えられるコマンドと論理アドレスに応じて前記不揮発性の主記憶メモリにデータを書き込み、及び読み出す不揮発性記憶システムであって、
    前記メモリコントローラは、
    少なくとも前記不揮発性の主記憶メモリに対して読み書き制御を行う読み書き制御手段と、少なくともアドレス管理情報を記憶する不揮発性の補助記憶メモリと、前記不揮発性の補助記憶メモリに対する読み書きの制御を行うアドレス管理情報読み書き制御手段と、当該メモリコントローラの動作環境の物理量を検知する動作環境検知手段と、前記動作環境検知手段が検知した動作環境の物理量に応じて前記不揮発性の補助記憶メモリのリフレッシュを実行するリフレッシュ手段とを有する不揮発性記憶システム。
  28. 前記リフレッシュ手段が、前記動作環境の物理量と所定の閾値とを比較する比較手段と、前記比較手段の比較結果に応じてリフレッシュを発動するかどうかを決定する判定手段と、前記判定手段の判定結果に応じて前記不揮発性の補助記憶メモリのリフレッシュを行うリフレッシュ実行手段とを備えたことを特徴とする請求項27記載の不揮発性記憶システム。
  29. 前記前記判定手段が、前記動作環境の物理量が前記閾値より小さくなった時にフラグをセットすると共に当該フラグを保持し、その後、前記判定手段が、前記動作環境の物理量が前記閾値より大きくなった時に前記フラグがセットされていればリフレッシュ発動フラグをセットし、前記リフレッシュ実行手段が前記リフレッシュ発動フラグに基づき前記不揮発性の補助記憶メモリのリフレッシュを行うことを特徴とする請求項28記載の不揮発性記憶システム。
  30. 前記フラグがセットされている期間に前記不揮発性の補助記憶メモリへの書き込みがなされた情報に対応づけて前記不揮発性の補助記憶メモリへ前記フラグを書き込むと共に、前記リフレッシュ実行手段が前記不揮発性の補助記憶メモリに記憶されたフラグに対応関係にある情報のみのリフレッシュを行うことを特徴とする請求項29記載の不揮発性記憶システム。
  31. 前記リフレッシュ手段が、不揮発性記憶システムの起動時においてのみリフレッシュを実行することを特徴とする請求項27ないし30のいずれかに記載の不揮発性記憶システム。
  32. 前記リフレッシュ手段が、周期的にリフレッシュを実行することを特徴とする請求項27ないし30のいずれかに記載の不揮発性記憶システム。
  33. 前記リフレッシュ手段が、前記不揮発性の補助記憶メモリに記憶されたデータを読み出し、当該読み出されたデータを再度前記不揮発性の補助記憶メモリに書き込むことを特徴とする請求項27ないし32のいずれかに記載の不揮発性記憶システム。
  34. 前記動作環境の物理量が、前記メモリコントローラが置かれた環境における温度、照度、振動、磁界あるいは電界を表すことを特徴とする請求項27ないし33のいずれかに記載の不揮発性記憶システム。
  35. 前記不揮発性の補助記憶メモリが、不揮発性RAMであることを特徴とする請求項27ないし34のいずれかに記載の不揮発性記憶システム。
  36. 前記不揮発性RAMが、強誘電体メモリ(FeRAM)であることを特徴とする請求項35記載の不揮発性記憶システム。
  37. 前記不揮発性RAMが、磁性記録式随時書き込み読み出しメモリ(MRAM)であることを特徴とする請求項35記載の不揮発性記憶システム。
  38. 前記不揮発性RAMが、オボニックユニファイドメモリ(OUM)であることを特徴とする請求項35記載の不揮発性記憶システム。
  39. 前記不揮発性RAMが、レジスタンスRAM(RRAM)であることを特徴とする請求項35記載の不揮発性記憶システム。
  40. 前記メモリコントローラの前記動作環境検知手段に代えて前記アクセス装置側に動作環境検知手段を備え、当該動作環境検知手段が検知した動作環境に対応するパラメータを当該アクセス装置が当該メモリコントローラに転送し、前記理リフレッシュ手段は前記パラメータに応じて前記不揮発性の補助記憶メモリのリフレッシュを実行することを特徴とする請求項27ないし39のいずれかに記載の不揮発性記憶システム。
JP2005123226A 2005-04-21 2005-04-21 メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム Expired - Fee Related JP4701807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123226A JP4701807B2 (ja) 2005-04-21 2005-04-21 メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123226A JP4701807B2 (ja) 2005-04-21 2005-04-21 メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム

Publications (2)

Publication Number Publication Date
JP2006301993A true JP2006301993A (ja) 2006-11-02
JP4701807B2 JP4701807B2 (ja) 2011-06-15

Family

ID=37470199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123226A Expired - Fee Related JP4701807B2 (ja) 2005-04-21 2005-04-21 メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム

Country Status (1)

Country Link
JP (1) JP4701807B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
JP2008192278A (ja) * 2006-11-21 2008-08-21 Qimonda North America Corp 選択的リフレッシュ動作を含む抵抗メモリ
DE102008049080A1 (de) 2007-09-28 2009-04-23 Denso Corp., Kariya-shi Elektronische Vorrichtung und Programm für deren Betrieb
JP2020144974A (ja) * 2017-11-16 2020-09-10 慧榮科技股▲分▼有限公司 メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10228872B2 (en) 2016-03-10 2019-03-12 Toshiba Memory Corporation Semiconductor device, and information-processing device
JP2022051363A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219720A (ja) * 1993-10-01 1995-08-18 Hitachi Maxell Ltd 半導体メモリ装置ならびにその制御方法
JP2002313076A (ja) * 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd 強誘電体メモリデバイス
JP2002343078A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219720A (ja) * 1993-10-01 1995-08-18 Hitachi Maxell Ltd 半導体メモリ装置ならびにその制御方法
JP2002313076A (ja) * 2001-04-17 2002-10-25 Matsushita Electric Ind Co Ltd 強誘電体メモリデバイス
JP2002343078A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
JP2008192278A (ja) * 2006-11-21 2008-08-21 Qimonda North America Corp 選択的リフレッシュ動作を含む抵抗メモリ
DE102008049080A1 (de) 2007-09-28 2009-04-23 Denso Corp., Kariya-shi Elektronische Vorrichtung und Programm für deren Betrieb
US8010739B2 (en) 2007-09-28 2011-08-30 Denso Corporation Electronic device and program for operating the same
JP2020144974A (ja) * 2017-11-16 2020-09-10 慧榮科技股▲分▼有限公司 メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ

Also Published As

Publication number Publication date
JP4701807B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
KR101986872B1 (ko) 메모리 칩 전력 관리
US7663933B2 (en) Memory controller
US7778078B2 (en) Memory system and control method thereof
JP4729062B2 (ja) メモリシステム
KR102351660B1 (ko) 전력 관리 메커니즘을 갖는 솔리드 스테이트 메모리 시스템 및 그것의 동작 방법
JPWO2006067923A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
JP2009087509A (ja) 半導体記憶装置
JP4701807B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
JP2007080325A (ja) 半導体記憶装置
US20170285953A1 (en) Data Storage Device and Data Maintenance Method thereof
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
JP2007157234A (ja) メモリシステム
JP4177360B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007094921A (ja) メモリカードとその制御方法
JP5259257B2 (ja) 記憶装置
JP4661369B2 (ja) メモリコントローラ
US20110161647A1 (en) Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device
JP2001290791A (ja) 不揮発性半導体記憶装置内蔵マイクロコンピュータとその制御方法
JP4645043B2 (ja) メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム
JP2002342147A (ja) 不揮発性記憶装置及びそのメモリ制御方法
JP6039772B1 (ja) メモリシステム
JP2006331233A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP6267497B2 (ja) 半導体メモリの制御装置及び不安定メモリ領域の検出方法
KR102680421B1 (ko) 불휘발성 메모리 및 불휘발성 메모리 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080513

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110221

LAPS Cancellation because of no payment of annual fees