JP2002342147A - 不揮発性記憶装置及びそのメモリ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性の記憶装置の情報退避先のメモリ領
域を電源断に従って毎回変更できるようにすると共に、
従来方式に比べて不揮発メモリ装置としての寿命を実質
的に延長できるようにする。 【解決手段】 所定のメモリ容量を有する揮発性の記憶
装置１と、この記憶装置のＮ倍のメモリ容量を有する不
揮発性の記憶装置２と、電源投入及び電源断に基づいて
記憶装置１及び記憶装置２の間で情報の書込み読出し制
御をするメモリ制御装置４とを備え、記憶装置２のメモ
リ領域が記憶装置１のメモリ容量に対応したＮ個のメモ
リブロック領域に分割され、このメモリブロック領域を
循環するように指定して電源断時の記憶装置１の情報を
指定されたメモリブロック領域に退避させるものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、記憶保持用の電
源が供給される間は情報の随時書込み読出しが可能で、
しかも、全ビットあるいはブロック単位に情報の一括消
去が可能で、かつ、情報のプログラムが可能な不揮発メ
モリ装置に適用して好適な不揮発性記憶装置及びそのメ
モリ制御方法に関するものである。

【０００２】

【従来の技術】近年、据置き型や携帯型のコンピュータ
等の情報処理装置では電源を切っても情報内容が消去さ
れない不揮発性の半導体記憶装置が使用される場合が多
くなってきた。この種の不揮発性記憶装置に関してはバ
ックアップ電源不要なフラッシュメモリやＥＥＰＲＯＭ
（電気的に情報消去及びプログラムが可能な読出し専用
メモリ）等及び、バックアップ電源が必要なスタティッ
クＲＡＭ（以下でＳＲＡＭという）が挙げられる。

【０００３】フラッシュメモリやＥＥＰＲＯＭ等はバッ
クアップ電源を供給しなくてもその情報内容が保持でき
るため、不揮発性記憶装置として有効な手段である。し
かしながら、このフラッシュメモリやＥＥＰＲＯＭ等に
は書込み回数が約１０万回という制限がある。一方、Ｓ
ＲＡＭは書込み回数制限がない記憶装置であるが、その
情報内容を保持するために常時バックアップ用の電源を
供給して置く必要がある。

【０００４】また、技術文献である公開特許公報（特開
平５−０８１１４８号）にはＥＥＰＲＯＭ及びＳＲＡＭ
の長所を組み合わせた不揮発メモリ装置が記載されてい
る。これによれば、ＥＥＰＲＯＭとＳＲＡＭをワンチッ
プ化してマルチ・チップパッケージ（ＭＣＰ）を構成
し、このフラッシュメモリとほぼ同じような特性を持つ
ＥＥＰＲＯＭについて、その寿命を延ばすためにＳＲＡ
Ｍを組み合わせて使用し、そのＳＲＡＭの記憶内容に変
更があった場合のみ、その電源断を検知した後にＳＲＡ
ＭデータをＥＥＰＲＯＭに書き込むようになされる。

【０００５】つまり、電源のＯＮの間は不揮発メモリ装
置のＳＲＡＭ機能を使用し、電源ＯＦＦの間はＥＥＰＲ
ＯＭ機能を利用して情報を保持するようになされる。再
度電源がＯＮとなるときは、ＥＥＰＲＯＭの保持内容を
ＳＲＡＭに書き出し、それ以降は通常動作に移行するよ
うになされる。こうすることにより、ＥＥＰＲＯＭへの
書込みは電源断のときだけであり、寿命が延び、ＳＲＡ
Ｍデータを保持する専用電源も不要になる。

【０００６】

【発明が解決しようとする課題】ところで、従来方式の
不揮発性記憶装置によれば、この不揮発メモリ装置とし
ての寿命はＥＥＰＲＯＭ等への書込み回数に依存してい
る。従って、ＥＥＰＲＯＭの寿命よりも長い寿命を有し
た不揮発メモリ装置を構成することは困難である。

【０００７】因みにＳＲＡＭ（以下で揮発性の記憶装置
ともいう）の数倍のメモリ容量を有するＥＥＰＲＯＭを
準備して電源断時に、ＳＲＡＭデータをＥＥＰＲＯＭ
（以下で不揮発性の記憶装置ともいう）のメモリ領域に
退避する方法が考えられるが、何らの工夫無しにメモリ
制御をすると、同じメモリ領域を連続して使用される事
態が発生し、他のメモリ領域のセル消耗と歩調を合わせ
られなくなって、目標とする寿命が実質的に延びないと
いう問題が生じる。

【０００８】そこで、この発明は上述した課題を解決し
たものであって、不揮発性の記憶装置の情報退避先のメ
モリ領域を電源断に従って毎回変更できるようにすると
共に、従来方式に比べて不揮発メモリ装置としての寿命
を実質的に延長できるようにした不揮発性記憶装置及び
そのメモリ制御方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決し、か
つ、目的を達成するために本発明に係る不揮発性記憶装
置は、所定のメモリ容量を有すると共に、記憶保持用の
電源が供給される間は情報の随時書込み読出しが可能な
揮発性の第１の記憶装置と、この第１の記憶装置のＮ倍
のメモリ容量を有すると共に、全ビットあるいはブロッ
ク単位に情報の一括消去が可能で、かつ、情報のプログ
ラムが可能な不揮発性の第２の記憶装置と、電源投入及
び電源断に基づいて第１及び第２の記憶装置の間で情報
の書込み読出し制御をするメモリ制御装置とを備え、こ
のメモリ制御装置は第２の記憶装置のメモリ領域が第１
の記憶装置のメモリ容量に対応したＮ個のメモリブロッ
ク領域に分割される場合であって、分割されたＮ個のメ
モリブロック領域を循環するように指定して電源断時の
第１の記憶装置に記憶された情報を指定されたメモリブ
ロック領域に退避させることを特徴とするものである。

【００１０】本発明に係る不揮発性記憶装置によれば揮
発性の第１の記憶装置及び不揮発性の第２の記憶装置を
備えた不揮発性記憶装置のメモリ制御をする場合に、第
２の記憶装置のメモリ領域が第１の記憶装置のメモリ容
量に対応してＮ個のメモリブロック領域に分割される。
これを前提にして、分割されたＮ個のメモリブロック領
域を循環使用するようにメモリ制御装置により指定され
ると、電源断時の第１の記憶装置に記憶された情報が指
定されたメモリブロック領域に退避するようになされ
る。

【００１１】従って、電源断又は電源投入に基づいて第
１及び第２の記憶装置の間で情報の書込み読出し制御を
することができる。しかも、第１の記憶装置の情報を退
避する先のメモリブロック領域を電源断に従って毎回変
更することができる。また、その特定のメモリブロック
領域を連続して使用することが回避できるので、第２の
記憶装置の書込み回数を見かけ上Ｎ倍に増やすことがで
き、従来方式に比べて不揮発性記憶装置の寿命を実質的
に長く延ばすことができる。電源を常時必要としない不
揮発性記憶装置を構成できる。

【００１２】本発明に係る不揮発性記憶装置のメモリ制
御方法は、所定のメモリ容量を有すると共に、記憶保持
用の電源が供給される間は情報の随時書込み読出しが可
能な揮発性の第１の記憶装置と、第１の記憶装置のＮ倍
のメモリ容量を有すると共に、全ビットあるいはブロッ
ク単位に情報の一括消去が可能で、かつ、情報のプログ
ラムが可能な不揮発性の第２の記憶装置とを備えた不揮
発性記憶装置のメモリ制御方法であって、第２の記憶装
置のメモリ領域を第１の記憶装置のメモリ容量に対応し
てＮ個のメモリブロック領域に分割し、ここで分割され
たＮ個のメモリブロック領域を循環使用するように指定
し、電源断時の第１の記憶装置に記憶された情報を指定
されたメモリブロック領域に退避することを特徴とする
ものである。

【００１３】本発明に係る不揮発性記憶装置のメモリ制
御方法によれば、電源断又は電源投入に基づいて第１及
び第２の記憶装置の間で情報の書込み読出し制御をする
ことができる。しかも、第１の記憶装置の情報を退避す
る先のメモリブロック領域を電源断に従って毎回変更す
ることができる。

【００１４】また、その特定のメモリブロック領域を連
続して使用することが回避できるので、第２の記憶装置
の書込み回数を見かけ上Ｎ倍に増やすことができ、従来
方式に比べて不揮発性記憶装置としての寿命を実質的に
長く延ばすことができる。

【００１５】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態としての不揮発性記憶装置及びそのメモ
リ制御方法について説明をする。 （１）実施形態 図１は、本発明に係る実施形態としての不揮発性記憶装
置１０の構成例を示すブロック図である。この実施形態
では、電源断又は電源投入に基づいて揮発性の第１の記
憶装置及び不揮発性の第２の記憶装置の間で情報の書込
み読出し制御をするメモリ制御装置を備え、この第２の
記憶装置のメモリ領域を第１の記憶装置のメモリ容量に
対応してＮ個のメモリブロック領域に分割して情報を退
避するようにし、第１の記憶装置の情報を退避する先の
メモリブロック領域を電源断に従って毎回変更できるよ
うにすると共に、従来方式に比べて不揮発性記憶装置と
しての寿命を実質的に延長できるようにしたものであ
る。

【００１６】図１に示す不揮発性記憶装置１０は記憶保
持用の電源が供給される間は情報の随時書込み読出しが
可能で、しかも、全ビットあるいはブロック単位に情報
の一括消去が可能で、かつ、情報のプログラムが可能な
不揮発メモリ装置に適用して好適である。不揮発性記憶
装置１０は揮発性の記憶装置（第１の記憶装置）１、不
揮発性の記憶装置（第２の記憶装置）２、電源線３、メ
モリ制御装置４、電源検知手段５及び蓄電手段６を有し
ている。

【００１７】この電源線３には電源スイッチＳＷ１が接
続されると共に、記憶装置１、記憶装置２、メモリ制御
装置４及び電源検知手段５が接続されている。電源スイ
ッチＳＷ１はリレー式であり、電源検出信号Ｓ０又は電
源オフ情報に基づいてメモリ制御装置４によりそのオン
・オフが制御されるものである。

【００１８】この記憶装置１は所定のメモリ容量を有す
ると共に、記憶保持用の電源が供給される間は情報の随
時書込み読出しが可能なものである。記憶装置１にはＳ
ＲＡＭやＤＲＡＭ等が使用される。記憶装置１はデータ
バス７に接続される。

【００１９】この記憶装置１には全ビットあるいはブロ
ック単位に情報の一括消去が可能で、かつ、情報のプロ
グラムが可能な不揮発性の記憶装置２が接続されてお
り、電源断期間中、記憶装置１の情報（以下でデータＤ
INという）を退避してバックアップ保持するようになさ
れる。この記憶装置２は記憶装置１のＮ倍のメモリ容量
を有している。これは記憶装置２のメモリ領域をバンク
構造として使用するためである。記憶装置２にはフラッ
シュＥＥＰＲＯＭ等が使用される。記憶装置２は直接記
憶装置１に接続せず、データバス７を経由して接続して
もよい。

【００２０】記憶装置１及び記憶装置２にはメモリ制御
装置４が接続され、電源投入及び電源断に基づいて記憶
装置１及び記憶装置２の間でデータＤINの書込み読出し
制御をするようになされる。メモリ制御装置４は記憶装
置１に書込み読出し制御信号Ｓ１を出力する。記憶装置
２に書込み読出し制御信号Ｓ２を出力するようになされ
る。

【００２１】この実施形態では記憶装置２のメモリ領域
が記憶装置１のメモリ容量に対応したＮ個のメモリブロ
ック領域に分割される。記憶装置２のメモリ領域をバン
ク構造として使用するためである。この場合、メモリ制
御装置４はＮ個に分割されたメモリブロック領域を循環
するように格納番号＃ｉ（ｉ＝１〜Ｎ）を指定して電源
断時の記憶装置１に記憶されたデータＤINを指定された
メモリブロック領域に退避するようになされる。格納番
号＃ｉはメモリブロック領域毎に予め付与される。

【００２２】このメモリ制御装置４には電源検知手段５
が接続されており、電源投入及び電源断を検知して電源
検出信号Ｓ０を出力するようになされる。電源検知手段
５は電源線３の電位と基準電圧とを比較して電源断を検
知する（第１の機能）。第１の機能を利用することで電
源瞬断時の退避処理を行うことができる。もちろん、電
源検知手段５は手動スイッチＳＷ０のオフ動作を検知し
て電源オフ情報を出力するようなものでもよい（第２の
機能）。

【００２３】例えば、第２の機能をメモリ制御装置４に
持たせる場合に、手動スイッチＳＷ０をメモリ制御装置
４に接続し、このスイッチＳＷ０のオフ動作を直接、メ
モリ制御装置４で検知して電源オフ情報を得るようにな
される。メモリ制御装置４では電源オフ情報を検出し、
その検出時刻に遅れて電源スイッチＳＷ１をオフさせる
ことができる。この遅れ時間を利用してデータＤINの退
避処理を行うことができる。

【００２４】メモリ制御装置４では書込み不可モード
や、書込みモードが設定される。ここで書込み不可モー
ドとは電源投入から電源断に至る間は記憶装置２へのデ
ータＤINの書込みを禁止する動作をいい、書込みモード
とは、電源断の検知に基づいて記憶装置２へのデータＤ
INの書込みを許可する動作をいう。記憶装置２は電源投
入から電源断に至る間及び電源断した後は電源が全く通
電されない。つまり、記憶装置２はデータＤINを退避処
理するとき、すなわち、電源断時と、データＤOUTを読
出処理するとき、すなわち、電源投入時に通電される。

【００２５】メモリ制御装置４では電源検知手段５によ
って電源断が検知されたとき、記憶装置１に記憶された
データＤINを指定されたメモリブロック領域に退避させ
た後に、当該不揮発性記憶装置１０への電源供給を実際
にオフするようになされる。例えば、電源オフ情報に基
づいてリレー式の電源スイッチＳＷ１がメモリ制御装置
４によってオフされる。

【００２６】このメモリ制御装置４には蓄電手段６が接
続され、電源瞬断時の記憶装置１から記憶装置２へデー
タＤINを退避させる動作電力を賄うようになされる。こ
の蓄電手段６には大容量のコンデンサが使用される。そ
の際の動作電力は電源投入から電源断に至る間に電荷が
蓄積され、この蓄積電荷をエネルギーとする。

【００２７】メモリ制御装置４は電源投入を検知したと
き、記憶装置２のメモリブロック領域に前回退避して置
いたデータＤINを記憶装置１に読み出すようになされ
る。また、電源瞬断後に、メモリ制御装置４で電源投入
を検知したときは、原則的に前回退避して置いたデータ
ＤINを記憶装置１に読み出すようになされるが、記憶装
置２のメモリブロック領域に前々回退避して置いたデー
タＤINを記憶装置１に読み出すようにしてもよい。

【００２８】続いて、本発明に係る不揮発性記憶装置１
０のメモリ制御方法について説明をする。図２は不揮発
性記憶装置１０のメモリ制御例を示すフローチャートで
ある。この実施形態では所定のメモリ容量を有すると共
に、記憶保持用の電源が供給される間はデータＤINの随
時書込み読出しが可能な揮発性の記憶装置１と、記憶装
置１のＮ倍のメモリ容量を有すると共に、全ビットある
いはブロック単位にデータＤINの一括消去が可能で、か
つ、データＤINのプログラムが可能な不揮発性の記憶装
置２とを備えた不揮発性記憶装置１０のメモリ制御をす
る場合を前提とする。

【００２９】これを制御条件にして、まず、図２に示す
フローチャートのステップＡ１で記憶装置２のメモリ領
域を記憶装置１のメモリ容量に対応してＮ個のメモリブ
ロック領域に分割する。この不揮発性記憶装置１０では
記憶装置２のメモリブロック領域を選択するためにブロ
ック選択手段を備えるようになされる。前回又は前々回
・・・等退避して置いたデータＤINを電源「断」の状況
に応じて選択的に読み出すためである。

【００３０】そして、ステップＡ２でＮ個のメモリブロ
ック領域を循環使用するようにメモリ制御装置４によっ
て格納番号＃（ｉ＝１〜Ｎ）を指定するようになされ
る。この循環使用は退避先のメモリブロック領域を毎回
変更するためである。

【００３１】その後、ステップＡ３で電源が「断」され
たかを電源検知手段５により監視するようになされる。
このとき、電源検知手段５では電源瞬断を検出する場合
もあれば、ユーザによる手動スイッチＳＷ０のオフ動作
を検知する場合もある。

【００３２】いずれにせよ電源が「断」された場合は、
ステップＡ３で電源検知手段５によって電源検出信号Ｓ
０又は電源オフ情報が得られるので、ステップＡ４に移
行して指定された格納番号＃ｉのメモリブロック領域に
データＤINを退避するようになされる。

【００３３】その後、ステップＡ５で電源が「投入」さ
れたかを電源検知手段５により監視するようになされ
る。ステップＡ５で電源が「投入」された場合は、ステ
ップＡ６に移行して前回退避して置いたメモリブロック
領域からデータＤINを読み出して記憶装置１に書き込む
ようになされる。そして、ステップＡ７に移行して指定
番号が「＋１」された後に、ステップＡ２に戻る。その
後は、エンドレスループに移行する。

【００３４】このように、本発明に係る実施形態として
の不揮発性記憶装置１０によれば、Ｎ個に分割されたメ
モリブロック領域を循環使用するようにメモリ制御装置
４により指定されると、電源断時の記憶装置１に記憶さ
れたデータＤINが指定されたメモリブロック領域に退避
するようになされる。

【００３５】従って、電源断又は電源投入に基づいて記
憶装置１及び記憶装置２の間でデータＤINの書込み読出
し制御をすることができる。しかも、記憶装置１のデー
タＤINを退避する先のメモリブロック領域を電源断に従
って毎回変更することができる。また、その特定のメモ
リブロック領域を連続して使用することが回避できるの
で、記憶装置２の書込み回数を見かけ上Ｎ倍に増やすこ
とができ、従来方式に比べて不揮発性記憶装置１０の寿
命を実質的に長く延ばすことができる。

【００３６】（２）実施例 図３は本発明に係る実施例としてのワンチップ型の不揮
発メモリ装置１００の構成例を示すブロック図である。
この実施例では不揮発性記憶装置１０が応用され、少な
くとも、揮発性の記憶装置（第１の記憶装置）、不揮発
性の記憶装置（第２の記憶装置）、メモリ制御装置、電
源検知手段及びブロック選択手段が同一基板上に集積化
されてワンチップ型の不揮発メモリ装置１００を構成す
るものである。

【００３７】図３に示す不揮発メモリ装置１００は情報
の随時書込み読出しが可能で、しかも、全ビットあるい
はブロック単位に情報の一括消去が可能で、かつ、情報
のプログラムが可能なバックアップ電源不要のメモリで
ある。不揮発メモリ装置１００は半導体基板１０１を有
している。この半導体基板１０１には揮発性の記憶装置
（第１の記憶装置）の一例となるＳＲＡＭ１１、不揮発
性の記憶装置（第２の記憶装置）の一例となるフラッシ
ュＥＥＰＲＯＭ（以下で単にフラッシュメモリという：
Ｅ²ＰＲＯＭ）１２、メモリ制御装置の一例となるメモ
リコントローラ１４、電源検知手段の一例となる電源電
圧変動検知センサ１５及びブロック選択手段の一例とな
るバンクセレクタ１６、制御装置の一例となる履歴管理
ユニット１７を各々の構成する半導体集積回路が形成さ
れ、これらの半導体集積回路がワンチップ化されてい
る。

【００３８】この不揮発メモリ装置１００には電源端子
１３Ａ及び接地端子１３Ｂが設けられる共に、チップ内
には電源線３が配線されている。この電源端子１３Ａに
は電源線３が接続され、電源端子１３Ａに接続される外
部の電源線には図１で説明したような電源スイッチＳＷ
１が接続される。

【００３９】電源スイッチＳＷ１にはリレー式のものが
使用され、電源検出信号Ｓ０又は電源オフ情報に基づい
てメモリコントローラ１４によりそのオン・オフが制御
されるものである。このスイッチ制御信号Ｓ４は制御端
子１９を通じて外部に出力される。制御端子１９は当該
チップに設けられる。

【００４０】チップ内部の電源線３にはＳＲＡＭ１１、
フラッシュメモリ１２、メモリコントローラ１４及び電
源電圧変動検知センサ（以下で単に電源センサという）
１５、バンクセレクタ１６及び履歴管理ユニット１７が
接続されている。

【００４１】このＳＲＡＭ１１は所定のメモリ容量（Ｍ
ビット）を有すると共に、記憶保持用の電源が供給され
る間は情報の随時書込み読出しが可能なものである。Ｓ
ＲＡＭ１１は共通のデータバス７に接続される。データ
バス７はｎビットのデータ端子Ｄ１〜Ｄｎに接続され
る。データ端子Ｄ１〜Ｄｎは当該チップに設けられる。

【００４２】このＳＲＡＭ１１にはフラッシュメモリ１
２が接続されており、電源が「断」される度に、ＳＲＡ
Ｍ１１の情報（以下でＳＲＡＭデータＤINという）を退
避し、電源断期間中、そのＳＲＡＭデータＤINを無給電
状態でバックアップ保持するようになされる。フラッシ
ュメモリ１２は全ビットあるいはブロック単位に情報の
一括消去が可能で、かつ、情報のプログラムが可能な不
揮発性のメモリである。このフラッシュメモリ１２はＳ
ＲＡＭ１１のＮ倍のメモリ容量を有している。この例で
はフラッシュメモリ１２は直接ＳＲＡＭ１１に接続せず
データバス７を経由して接続される。

【００４３】ＳＲＡＭ１１及びフラッシュメモリ１２に
はメモリコントローラ１４が接続され、電源投入及び電
源断に基づいてＳＲＡＭ１１及びフラッシュメモリ１２
の間でＳＲＡＭデータＤINの書込み読出し制御をするよ
うになされる。メモリコントローラ１４はＳＲＡＭ１１
に書込み読出し制御信号Ｓ１を出力し、フラッシュメモ
リ１２には書込み読出し制御信号Ｓ２を出力する。これ
により、電源投入及び電源断時にＳＲＡＭデータＤINの
復帰及び退避処理することができる。

【００４４】また、メモリコントローラ１４では書込み
不可モードや、書込みモードが設定される。この書込み
不可モードが設定された場合は電源投入から電源断に至
る間、フラッシュメモリ１２へのＳＲＡＭデータＤINの
書込みが禁止される。書込みモードが設定された場合
は、電源断の検知に基づいてフラッシュメモリ１２への
ＳＲＡＭデータＤINの書込みが行われる。

【００４５】ＳＲＡＭデータＤINの書込みは、初回書込
み時を除き、当該格納番号＃ｉのメモリブロック領域の
データが一斉に消去された後に、新たなＳＲＡＭデータ
ＤINが書き込まれる。フラッシュメモリ１２は電源投入
から電源断に至る間及び電源を「断」した後は電源が全
く通電されない。つまり、フラッシュメモリ１２はＳＲ
ＡＭデータＤINを退避処理するとき、すなわち、電源断
時と、ＳＲＡＭデータＤOUTを読出処理（復帰）すると
き、すなわち、電源投入時に通電される。

【００４６】このメモリコントローラ１４には電源セン
サ１５が接続されており、電源投入及び電源断を検知し
て電源検出信号Ｓ０を出力するようになされる。電源セ
ンサ１５は電源線３の電位と基準電圧とを比較して電源
断を検知する。電源断時は電源の降下を検知し、電源投
入時はその上昇を検知する。

【００４７】この機能を利用することで電源瞬断時の退
避処理を行うことができる。メモリコントローラ１４で
は電源センサ１５によって電源断が検知されたとき、Ｓ
ＲＡＭ１１に記憶されたＳＲＡＭデータＤINを指定され
たメモリバンクに退避させた後に、当該不揮発メモリ装
置１００への電源供給を実際にオフするようになされ
る。例えば、電源オフ情報に基づいて図示しないリレー
式の電源スイッチＳＷ１がメモリコントローラ１４によ
ってオフされる。

【００４８】この実施例ではフラッシュメモリ１２のメ
モリ領域がＳＲＡＭ１１のメモリ容量Ｍビットに対応し
たＮ個のメモリブロック領域（メモリバンク）に分割さ
れ、バンク構造として使用される。この分割は物理的な
分割に限らず、利用上のＭビット毎にその部分を選択で
きればよい。例えば、１個のメモリバンクは最小の消去
可能単位である６４ｋbyte（＝５１２ビット）である。

【００４９】この場合、メモリコントローラ１４はＮ個
に分割されたメモリバンクを循環するように格納番号＃
ｉ（ｉ＝１〜Ｎ）を指定する。そして、電源断時のＳＲ
ＡＭ１１に記憶されたＳＲＡＭデータＤINを指定のメモ
リバンクに退避（複写）するようになされる。格納番号
＃ｉはメモリバンク毎に予め付与される。この循環処理
に関してはカウンタを設け、格納番地＃ｉに対して＋１
ずつ加算（インクリメント）するようになされる。

【００５０】このチップにはｎ個のアドレス端子Ａ１〜
Ａｎが設けられ、このアドレス端子Ａ１〜Ａｎにはアド
レス線２１が接続される。アドレス線２１にはバンクセ
レクタ１６が接続され、フラッシュメモリ１２にバンク
イネーブル信号Ｓ３を出力してメモリバンクを選択する
ようになされる。バンクセレクタ１６はアドレスデコー
ダを有しており、例えば、ｎビットのアドレスＡＤＤを
デコードしてバンクイネーブル信号Ｓ３を発生するよう
になされる。バンクセレクタ１６は任意のメモリバンク
のみを選択できる手段であれば何でもよい。

【００５１】このバンクイネーブル信号Ｓ３は格納番号
＃ｉを指定する信号である。ｎビットのアドレスＡＤＤ
は上位のＣＰＵ（中央演算装置）等から供給するように
なされる。このメモリバンク選択に係るｎビットのアド
レスＡＤＤは電源断の状況に応じてＣＰＵが自動的に生
成して出力するが、ユーザインタフェースを通じて外部
から入力してもよい。

【００５２】バンクセレクタ１６には制御装置の一例と
なる履歴管理ユニット１７が接続されており、ＳＲＡＭ
データＤINを退避した格納番地＃ｉのメモリバンクの履
歴を管理するようになされる。例えば、履歴管理ユニッ
ト１７には書込みを行ったメモリバンクの格納番地＃ｉ
が記憶され、電源復帰時に読み出すバンクが前回退避し
た格納番地＃ｉとなされる。

【００５３】また、電源断の状態によって、例えば、停
電による瞬断等の場合に、ＳＲＡＭデータＤINの複写が
不完全であることが予想され、前回退避したメモリバン
クには不完全なデータが保持される確率が高くなる。こ
のような場合に、前々回の退避データを読み出すような
管理がなされる。

【００５４】更に、ＳＲＡＭデータＤINの退避先を毎回
変更することにより、メモリバンクを循環使用するよう
になされる。この結果、フラッシュメモリ１２の書込み
回数をメモリバンク数の分だけ、減少させることができ
る。

【００５５】また、履歴管理ユニット１７には制御端子
１８が接続されており、外部のＣＰＵ等と通信処理をす
るようになされる。データ復旧の対象バンクを任意に選
択する際に制御情報ＤＣを入力するためである。この制
御情報ＤＣに基づいて不完全な退避データに対してはア
クセスしないようにすることができる。この例では最新
にＳＲＡＭデータＤINを退避したメモリバンクを選択す
るように、電源投入時に履歴管理ユニット１７によって
バンクセレクタ１６を制御するようになされる。

【００５６】なお、蓄電手段の一例となる大容量のコン
デンサは、図示しない電源部に接続され、電源瞬断時の
ＳＲＡＭ１１からフラッシュメモリ１２へＳＲＡＭデー
タＤINを退避させるために、電源が「断」されてから一
定時間の電源電圧（動作電力）を賄うようになされる。

【００５７】続いて、本発明に係る不揮発メモリ装置１
００のメモリ制御方法について説明をする。図４Ａ及び
Ｂは通常の電源ＯＦＦ／ＯＮ時の退避及び復帰動作例、
図５Ａ及びＢは電源瞬断時の退避及びその後の復帰動作
例を示すイメージ図である。

【００５８】この実施例ではＭビット（ｂｉｔ）のメモ
リ容量を有するＳＲＡＭ１１と、このＳＲＡＭ１１のＮ
倍のメモリ容量を有するフラッシュメモリ１２とを備え
た不揮発メモリ装置１００のメモリ制御をする場合を前
提とする。このフラッシュメモリ１２のメモリ領域はＳ
ＲＡＭ１１のメモリ容量に対応してＮ個のメモリバンク
に分割される。この不揮発メモリ装置１００ではバンク
セレクタ１６及び履歴管理ユニット１７が備えられる。

【００５９】また、通常の電源ＯＦＦ時には、メモリコ
ントローラ１４がフラッシュメモリ１２の格納番地、例
えば、図４Ａに示す格納番地＃２を指定すると、ＳＲＡ
Ｍ１１から格納番地＃２のメモリバンクへＳＲＡＭデー
タＤINが退避される。電源投入時は格納番地＃２が前回
の退避場所となる。

【００６０】従って、電源投入（ＯＮ）時には、メモリ
コントローラ１４が図４Ｂに示すフラッシュメモリ１２
の格納番地＃２を指定するので、前回の退避場所である
格納番地＃２のメモリバンクからＳＲＡＭ１１へＳＲＡ
ＭデータＤINが読み出される（復帰処理）。

【００６１】電源瞬断時には、メモリコントローラ１４
が通常の電源ＯＦＦ時と同様にして、フラッシュメモリ
１２の格納番地、例えば、図５Ａに示す格納番地＃２を
指定するので、ＳＲＡＭ１１から格納番地＃２のメモリ
バンクへＳＲＡＭデータＤINが退避される。電源投入時
は格納番地＃２が前回の退避場所となる。

【００６２】この電源瞬断後の電源投入（ＯＮ）時に
は、メモリコントローラ１４は図５Ｂに示すフラッシュ
メモリ１２の格納番地＃２以前、例えば、格納番地＃１
を指定するようにすれば、前々回の退避場所である格納
番地＃１のメモリバンクからＳＲＡＭ１１へ電源瞬断の
影響を受けないＳＲＡＭデータＤINを読み出すことがで
きる。

【００６３】電源瞬断時に退避されたＳＲＡＭデータＤ
INは不完全な場合が予想されるからである。前回又は前
々回・・・等のメモリバンクの選択はメモリバンク選択
モードを設定することにより行われる。メモリバンク選
択モードを設定した場合は、電源瞬断時等において、前
回以前の前々回等のメモリバンクを任意に選択できるよ
うになされる。メモリバンク選択モードを設定しない場
合は前回退避して置いたＳＲＡＭデータＤINを復帰する
ようになされる。

【００６４】図６及び図７は不揮発メモリ装置１００の
メモリ制御例（その１、２）を示すフローチャートであ
る。この例では通常の電源ＯＦＦ／ＯＮ及び電源瞬断を
監視し、この監視に基づいて前回又は前々回・・・等に
退避して置いたＳＲＡＭデータＤINを電源「断」の状況
に応じて選択的に読み出す場合を想定する。

【００６５】これをメモリ制御条件にして、まず、図６
に示すフローチャートのステップＢ１で当該不揮発メモ
リ装置１００を搭載した情報処理装置の電源が投入（Ｏ
Ｎ）されるのを待つ。その後、ステップＢ２でメモリコ
ントローラ１４によってフラッシュメモリ１２に対して
書込み不可モード及び書込みモードが設定される。メモ
リバンク選択モードも設定される。メモリバンク選択モ
ードは履歴管理ユニット１７に設定される。

【００６６】この書込み不可モードが設定された場合は
電源投入から電源断に至る間、フラッシュメモリ１２へ
のＳＲＡＭデータＤINの書込みが禁止される。書込みモ
ードが設定された場合は、電源断の検知に基づいてフラ
ッシュメモリ１２へのＳＲＡＭデータＤINの書込みが行
われる。そして、ステップＢ３に移行してＮ個のメモリ
バンクを循環使用するようにメモリコントローラ１４に
よって格納番号＃（ｉ＝１〜Ｎ）を指定するようになさ
れる。この循環使用は退避先のメモリバンクを毎回変更
するためである。

【００６７】その後、一方でステップＢ４に移行して通
常の電源が「断」されたかを電源センサ１５により監視
される。通常の電源が「断」されると、電源オフ情報や
電源検知信号Ｓ０がメモリコントローラ１４へ出力され
る。通常の電源「断」はユーザによる手動スイッチＳＷ
０のオフ動作を検知することによって得られる。

【００６８】この電源オフ情報や電源検知信号Ｓ０を入
力したメモリコントローラ１４ではステップＢ５に移行
して、予め指定されている例えば、格納番号＃２のメモ
リバンクへＳＲＡＭデータＤINを退避するようになされ
る（図４Ａ参照）。その後、ステップＢ６に移行して図
示しないリレー式の電源スイッチＳＷ１がメモリコント
ローラ１４によってオフされる。

【００６９】また、この例ではステップＢ４〜ステップ
Ｂ６に並行してステップＢ７で電源瞬断を監視している
ので、この電源瞬断を検知した場合には、ステップＢ８
に移行して、予め指定されている格納番号＃２のメモリ
バンクへＳＲＡＭデータＤINを退避するようになされる
（図５Ａ参照）。

【００７０】その後、ステップＢ９で電源が「投入」さ
れたかを電源センサ１５により監視するようになされ
る。ステップＢ９で電源が「投入」された場合は、ステ
ップＢ１０に移行してメモリバンク選択モードが設定さ
れているかが履歴管理ユニット１７によってチェックさ
れる。

【００７１】このメモリバンク選択モードが設定されて
いない場合はステップＢ１２に移行して前回の格納番地
＃２のメモリバンクからＳＲＡＭデータＤINを読み出し
てＳＲＡＭ１１に書き込むようになされる。これによ
り、前回退避した置いたＳＲＡＭデータＤINをＳＲＡＭ
１１に復帰させることができる。そして、ステップＢ７
に移行して格納番号＃２が「＋１」された後に、ステッ
プＢ３に戻る。その後は、エンドレスループに移行す
る。

【００７２】また、ステップＢ１０でメモリバンク選択
モードが設定されている場合は、ステップＢ１１に移行
して前回又は前々回のメモリバンクを選択するかがチェ
ックされる。電源瞬断等において、前々回のメモリバン
クを選択する場合はステップＢ１３へ移行する。ステッ
プＢ１３では前々回の格納番地＃１のメモリバンクから
ＳＲＡＭデータＤINを読み出してＳＲＡＭ１１に書き込
むようになされる。これにより、前々回退避した置いた
ＳＲＡＭデータＤINをＳＲＡＭ１１に復帰させることが
できる。

【００７３】そして、ステップＢ１４に移行して格納番
号＃１が「＋１」された後に、ステップＢ３に戻る。な
お、電源瞬断等における前回のメモリバンクは次回退避
時にデータ一括消去が行われる。前回退避したメモリバ
ンクには不完全なＳＲＡＭデータＤINが保持されている
確率が高いためである。その後、エンドレスループに移
行する。

【００７４】このように、本発明に係る実施例としての
不揮発メモリ装置１００及びそのメモリ制御方法によれ
ば、Ｎ個に分割されたメモリバンクを循環使用するよう
にメモリコントローラ１４により指定されると、電源断
時のＳＲＡＭ１１に記憶されたＳＲＡＭデータＤINが指
定された格納番地＃ｉのメモリバンクに退避するように
なされる。

【００７５】従って、電源断又は電源投入に基づいてＳ
ＲＡＭ１１及びフラッシュメモリ１２の間でＳＲＡＭデ
ータＤINの書込み読出し制御をすることができる。これ
により、ＳＲＡＭ１１のＳＲＡＭデータＤINを退避する
先のメモリバンクを電源断に従って毎回変更することが
できる。

【００７６】また、同じ格納番地＃ｉのメモリバンクを
連続して使用することが回避できるので、フラッシュメ
モリ１２の書込み回数を見かけ上Ｎ倍に増やすことがで
き、従来方式に比べて不揮発メモリ装置１００の寿命を
実質的に長く延ばすことができる。

【００７７】因みにフラッシュメモリ１２の書込み回数
上限を１０万回とし、ＳＲＡＭ１１の４倍のメモリ容量
を有するフラッシュメモリ１２を準備し、このフラッシ
ュメモリ１２を４個のメモリバンクに分割して書込み読
出し処理する場合、書込み回数は４０万回になるので、
従来方式に比べて寿命を４倍に延ばすことができる。

【００７８】しかも、前回の電源断の状況によって前々
回の退避したＳＲＡＭに復帰させることができる。ま
た、前回の電源断の状況によって過去に退避した任意の
メモリバンクのＳＲＡＭデータＤINをＳＲＡＭ１１に復
帰させることができる。ＳＲＡＭデータＤINのバックア
ップに関して電源を常時必要としない不揮発メモリ装置
１００を構成できる。

【００７９】この実施例では電源センサ１５がチップ内
部に設けられる場合について説明したが、これに限られ
ることはなく、当該不揮発メモリ装置外のＣＰＵに電源
検知機能を持たせ、手動スイッチＳＷ０のオフ動作を検
知して電源オフ情報を得るものであってもよい。

【００８０】その場合には、手動スイッチＳＷ０の出力
をＣＰＵに接続し、このスイッチＳＷ０のオフ動作を直
接、ＣＰＵで検知して電源オフ情報を得るようになされ
る。メモリコントローラ１４ではＣＰＵからの電源オフ
情報を受信し、その検出時刻に遅れてＳＲＡＭデータＤ
INを退避させてから、図１に示したような電源スイッチ
ＳＷ１を実際にオフさせることができる。この遅れ時間
を利用してＳＲＡＭデータＤINをもれなく退避させるこ
とができる。

【００８１】

【発明の効果】以上説明したように、本発明に係る不揮
発性記憶装置によれば、電源断又は電源投入に基づいて
揮発性の第１の記憶装置及び不揮発性の第２の記憶装置
の間で情報の書込み読出し制御をするメモリ制御装置を
備え、このメモリ制御装置は第２の記憶装置のメモリ領
域が第１の記憶装置のメモリ容量に対応したＮ個のメモ
リブロック領域に分割される場合であって、この分割さ
れたＮ個のメモリブロック領域を循環するように指定し
て電源断時の第１の記憶装置に記憶された情報を指定さ
れたメモリブロック領域に退避させるものである。

【００８２】この構成によって、第１の記憶装置に記憶
された情報を退避させる先の不揮発性の記憶装置のメモ
リブロック領域を電源断に従って毎回変更することがで
きる。しかも、その特定のメモリブロック領域を連続し
て使用することが回避できるので、第２の記憶装置の書
込み回数を見かけ上Ｎ倍に増やすことができ、従来方式
に比べて不揮発性記憶装置の寿命を長く延ばすことがで
きる。

【００８３】本発明に係る不揮発性記憶装置のメモリ制
御方法によれば、記憶保持用の電源が供給される間は情
報の随時書込み読出しが可能な揮発性の第１の記憶装置
と、この第１の記憶装置のＮ倍のメモリ容量を有すると
共に、全ビットあるいはブロック単位に情報の一括消去
が可能で、かつ、情報のプログラムが可能な不揮発性の
第２の記憶装置とを備えた不揮発性記憶装置のメモリ制
御をする場合に、第２の記憶装置のメモリ領域を第１の
記憶装置のメモリ容量に対応してＮ個のメモリブロック
領域に分割し、ここで分割したＮ個のメモリブロック領
域を循環使用するように指定し、電源断時の第１の記憶
装置に記憶された情報を指定したメモリブロック領域に
退避するようになされる。

【００８４】この構成によって、電源断又は電源投入に
基づいて第１及び第２の記憶装置の間で情報の書込み読
出し制御をすることができる。しかも、第１の記憶装置
に記憶された情報を退避する先の不揮発性の記憶装置の
メモリブロック領域を電源断に従って毎回変更すること
ができる。また、その特定のメモリブロック領域を連続
して使用することが回避できるので、第２の記憶装置の
書込み回数を見かけ上Ｎ倍に増やすことができ、従来方
式に比べて不揮発性記憶装置としての寿命を実質的に長
く延ばすことができる。

【００８５】この発明は、記憶保持用の電源が供給され
る間は情報の随時書込み読出しが可能で、しかも、全ビ
ットあるいはブロック単位に情報の一括消去が可能で、
かつ、情報のプログラムが可能な不揮発メモリ装置に適
用して極めて好適である。

【図面の簡単な説明】

【図１】本発明に係る実施形態としての不揮発性記憶装
置１０の構成例を示すブロック図である。

【図２】不揮発性記憶装置１０のメモリ制御例を示すフ
ローチャートである。

【図３】本発明に係る実施例としてのワンチップ型の不
揮発メモリ装置１００の構成例を示すブロック図であ
る。

【図４】Ａ及びＢは通常の電源ＯＦＦ／ＯＮ時の退避及
び復帰動作例を示すイメージ図である。

【図５】Ａ及びＢは電源瞬断時の退避及びその後の復帰
動作例を示すイメージ図である。

【図６】不揮発メモリ装置１００のメモリ制御例（その
１）を示すフローチャートである。

【図７】不揮発メモリ装置１００のメモリ制御例（その
２）を示すフローチャートである。

【符号の説明】

１ 第１の記憶装置 ２ 第２の記憶装置 ４ メモリ制御装置 ５ 電源検知手段 ６ 蓄電手段 １０ 不揮発性記憶装置 １１ ＳＲＡＭ（第１の記憶装置） １２ フラッシュＥＥＰＲＯＭ（フラッシュメモリ：第
２の記憶装置） １４ メモリコントローラ（メモリ制御装置） １５ 電源電圧変動検知センサ（電源検知手段） １６ バンクセレクタ（ブロック選択手段） １７ 履歴管理ユニット（制御装置） １００ 不揮発メモリ装置

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B018 GA04 HA23 LA01 NA03 NA06 5B025 AD01 AE08 5B082 CA02 JA06

Claims (17)

【特許請求の範囲】
1. 【請求項１】 所定のメモリ容量を有すると共に、記憶
   保持用の電源が供給される間は情報の随時書込み読出し
   が可能な揮発性の第１の記憶装置と、 前記第１の記憶装置のＮ倍のメモリ容量を有すると共
   に、全ビットあるいはブロック単位に情報の一括消去が
   可能で、かつ、情報のプログラムが可能な不揮発性の第
   ２の記憶装置と、 電源投入及び電源断に基づいて前記第１及び第２の記憶
   装置の間で情報の書込み読出し制御をするメモリ制御装
   置とを備え、 前記メモリ制御装置は、 前記第２の記憶装置のメモリ領域が前記第１の記憶装置
   のメモリ容量に対応したＮ個のメモリブロック領域に分
   割される場合であって、 分割されたＮ個の前記メモリブロック領域を循環するよ
   うに指定して電源断時の第１の記憶装置に記憶された情
   報を指定されたメモリブロック領域に退避させることを
   特徴とする不揮発性記憶装置。
2. 【請求項２】 前記メモリ制御装置は、 電源投入及び電源断を検知し、 前記電源投入から電源断に至る間は第２の記憶装置への
   情報書込みを禁止する書込み不可モードを設定し、 前記電源断の検知に基づいて第２の記憶装置への情報書
   込みを許可する書込みモードを設定することを特徴とす
   る請求項１に記載の不揮発性記憶装置。
3. 【請求項３】 前記電源投入及び電源断を検知する電源
   検知手段を備え、 前記メモリ制御装置は、 前記電源検知手段によって電源断が検知されたとき、 前記第１の記憶装置に記憶された情報を指定されたメモ
   リブロック領域に退避させた後に、当該不揮発性記憶装
   置への供給電源を実際にオフすることを特徴とする請求
   項１に記載の不揮発性記憶装置。
4. 【請求項４】 前記電源検知手段は、 電源線の電位と基準電圧とを比較して電源断を検知する
   第１の機能又は／及び手動スイッチのオフ動作を検知す
   る第２の機能を有することを特徴とする請求項１に記載
   の不揮発性記憶装置。
5. 【請求項５】 電源瞬断時の前記第１の記憶装置から第
   ２の記憶装置へ情報を退避させる動作電力を賄う蓄電手
   段が備えられることを特徴とする請求項１に記載の不揮
   発性記憶装置。
6. 【請求項６】 前記蓄電手段は、 前記電源投入から電源断に至る間に蓄電されることを特
   徴とする請求項５に記載の不揮発性記憶装置。
7. 【請求項７】 前記メモリ制御装置は、 電源投入が検知されたとき、 前記第２の記憶装置のメモリブロック領域に前回退避し
   て置いた情報を第１の記憶装置に読み出すことを特徴と
   する請求項１に記載の不揮発性記憶装置。
8. 【請求項８】 前記第２の記憶装置のメモリブロック領
   域を選択するブロック選択手段と、 前記情報を退避したメモリブロック領域の履歴を管理す
   る制御装置とを備え、 前記制御装置は、 前記最新に情報を退避したメモリブロック領域を選択す
   るように前記ブロック選択手段を制御することを特徴と
   する請求項１に記載の不揮発性記憶装置。
9. 【請求項９】 前記メモリ制御装置は、 電源瞬断後、前記電源投入が検知されたとき、 前記第２の記憶装置のメモリブロック領域に前々回退避
   して置いた情報を第１の記憶装置に読み出すことを特徴
   とする請求項１に記載の不揮発性記憶装置。
10. 【請求項１０】 所定のメモリ容量を有すると共に、記
    憶保持用の電源が供給される間は情報の随時書込み読出
    しが可能な揮発性の第１の記憶装置と、前記第１の記憶
    装置のＮ倍のメモリ容量を有すると共に、全ビットある
    いはブロック単位に情報の一括消去が可能で、かつ、情
    報のプログラムが可能な不揮発性の第２の記憶装置とを
    備えた不揮発性記憶装置のメモリ制御方法であって、 前記第２の記憶装置のメモリ領域を前記第１の記憶装置
    のメモリ容量に対応してＮ個のメモリブロック領域に分
    割し、 分割された前記Ｎ個のメモリブロック領域を循環使用す
    るように指定し、 電源断時の前記第１の記憶装置に記憶された情報を指定
    された前記メモリブロック領域に退避することを特徴と
    する不揮発性記憶装置のメモリ制御方法。
11. 【請求項１１】 前記電源投入及び電源断を検知し、 前記電源投入から電源断に至る間は第２の記憶装置への
    情報書込みを禁止する書込み不可モードを設定し、 前記電源断の検知に基づいて第２の記憶装置への情報書
    込みを許可する書込みモードを設定することを特徴とす
    る請求項１０に記載の不揮発性記憶装置のメモリ制御方
    法。
12. 【請求項１２】 手動スイッチのオフ動作により前記電
    源断が検知される場合であって、 前記第１の記憶装置に記憶された情報を指定されたメモ
    リブロック領域に退避させた後に、当該不揮発性記憶装
    置への電源供給を実際にオフすることを特徴とする請求
    項１０に記載の不揮発性記憶装置のメモリ制御方法。
13. 【請求項１３】 電源線の電位と基準電圧とを比較して
    電源断が検知される場合であって、 電源瞬断検知時に、予め備えられた蓄電手段の動作電力
    を使用して前記第１の記憶装置から第２の記憶装置へ情
    報を退避させるようにしたことを特徴とする請求項１０
    に記載の不揮発性記憶装置のメモリ制御方法。
14. 【請求項１４】 前記電源投入を検知したとき、 前記第２の記憶装置のメモリブロック領域に前回退避し
    て置いた情報を第１の記憶装置に読み出すことを特徴と
    する請求項１０に記載の不揮発性記憶装置のメモリ制御
    方法。
15. 【請求項１５】 前記情報を退避したメモリブロック領
    域の履歴を管理することを特徴とする請求項１０に記載
    の不揮発性記憶装置のメモリ制御方法。
16. 【請求項１６】 前記電源断及び／又は電源瞬断検知に
    応じて前記情報を退避させた第２の記憶装置のメモリブ
    ロック領域を任意に選択することを特徴とする請求項１
    ０に記載の不揮発性記憶装置のメモリ制御方法。
17. 【請求項１７】 電源瞬断後、前記電源投入を検知した
    とき、 前記第２の記憶装置のメモリブロック領域に前々回退避
    して置いた情報を第１の記憶装置に読み出すことを特徴
    とする請求項１０に記載の不揮発性記憶装置のメモリ制
    御方法。