DE2758023A1 - Anschlusschaltung fuer eine eingabe-/ ausgabeschnittstelle in einer datenverarbeitungsanlage - Google Patents

Description

BC 976 018

Anmelderin: International Business Machines Corporation, Armonk, N.Y. 10504

ru-bz

Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle in einer Datenverarbeitungsanlage

Die Erfindung betrifft eine Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle nach dem Oberbegriff des Patentanspruchs 1.

Die Steuerung der Datenübertragung zwischen dem Speicher der Zentral- j einheit eines DV-Systems und peripheren Eingabe-/Ausgabegeräten (E-/A- ! Geräten) über Eingabe~/Ausgabe-Busleitungen (Sammelleitungen) oder j

Schnittstellenbusleitungen kann auf verschiedene Arten bewirkt werden. j

i Dazu gehören einmal die direkte Steuerung der Datenübertragung durch |

Programmbefehl (direkteiYogrammsteuerung), dann die Veranlassung von ι Datenübertragungen durch den Prozessor der Zentraleinheit und anschliessende Steuerung der Übertragungen durch das Periphergerät ohne Benutzung des Prozessors, sowie Einrichtungen zur Behandlung von Unterbrechungsanforderungen von Periphergeräten durch Benachrichtigung des Prozessors über den Periphergerätezustand. Auch hierfür gibt es wieder verschiedene Möglichkeiten. Entweder können Periphergeräte, die Unterbrechung erfordern den Prozessor direkt über die Ceräteidentität und den betreffenden Zustand informieren, oder es muss aufgrund einer Unterbrechungsanforderung der Prozessor der Zentraleinheit zunächst ein Aufrufsignal seriell an alle Geräte senden, um auf diese Weise erst die Übertragung der Information

8Ü882870638

- H - BC9-76-018

zu crmc glichen, welche das die Unterbrechung veranlassende Gerät und deesenjStatus identifiziert.

Böi Anlagen mit direkter Programmsteuerung jeder DaLenübertragung zwischen Pcriphergerät und Hauptspeicher sind normalerweise Schnitt-Steuereinrichtungen vorhanden, welche aufgrund eines Programinbefehls

die sequentielle Uebertragung von Geräteadresse, Kommandos (Steuerbefehlen) urtd/oder Daten erfordern.

W^nn in einer Datenverarbeitungsanlage nicht nur direkt programmgesteuerte, sondern auch Cycle-Steal-Datenübertragungen vorgesehen sind, gibt ei normalerweise verschiedene Formen von entsprechenden Programmbefehl^n. Selbst aber wenn keine verschiedenen Formen von Befehlen zur Ueberttagungseinleitung vorgesehen sind, muss es verschiedene Formen von Pejriphergerätsteuerinformation geben, welche von der Periphergerät-

I
Steuereinheit erkannt und auf verschiedene Weise behandelt werden müssen.

Hierfü^r muss dann jede Periphergerät-Steuereinhcit spezielle Verarbeitungsschaltungen haben. Wenn das Eingabe/Ausgabe-Steuersystem auch noch asynchjrone Anforderungen zur Unterbrechungsbedienung durch den Prozessor behandeln muss, sind für diesen Zweck weitere Schaltungen in der Periphergerät-Steuereinheit nötig.

Wenn bei Cycle-Steal-Datenübertragungen eine Periphergerät-Steuereinheit genügend Information bekommen hat, um die Benutzung der Schnittstellenbusleitung und der Speichereinheit einzuleiten und unabhängig vom Prozessor weiter zu steuern, können bestimmte Ausnahmebedingungen vor der vollständigen Beendigung der Datenübertragung auftreten, welche eine spezielle Behandlung durch den Prozessor vor Wiederaufnahme der Datenübertragung erfordern.

Eingabe/Ausgabe-Steuereinrichtungen, welche Uebertragungen mittels direkter Programmsteuerung sowie aufgrund von Cycle-Steal- und Unterbrechungsanforderungen über eine gemeinsame Schnittstelle durchführen können, müssen dabei für jede dieser Kategorien den Schnittstellenbus separat zur Verfügung halten und verhindern, dass jeweils mehr als eine Anforderungsart behandelt wird.

In bekannt gewordenen Systemen sind Aufrufeinrichtungen vorgesehen, die auf eine nicht näher spezifizierte Unterbrechungsanforderung, die allerdings ihre Priorität mit angibt, ansprechen. Die E/A-Steuereinrichtung reagiert darauf mit einem seriell durchgegebenen Aufrufsignal, kombiniert mit einer vom Prozessor abgegebenen Identifizierung

809828/0636

j - 5 - BC9-76-O18

der Priorität der betreffenden Unterbrechung, um damit die Auswahl der

richtigen Periphergerät-Steuereinheit zur anschiiessenden Benützung der

Schnitjtstellenbus leitungen zu bewirken. Die von einer Periphergerät-Steuerpinheit abgegebene Unterbrechungsanforderung bcstimnter Priorität kann vpm Prozessor der Zentraleinheit modifiziert werden. Jedoch kann in diesen zum Stand der Technik gehörenden Anlagen die Modifizierung

der Prjloritätsstufe einer Periphergerät-Steuereinheit nur vorgenommen wcrdcnu wenn diese nicht mit der Verarbeitung eines früheren Kommandos (Steuerbefehls) beschäftigt ist. Ausserdem müssten in den bisher bekannten Anlagen, in welchen Cycle-Steal-Datenübertragungen kombiniert mit der Bearbeitung von Unterbrechungsanforderungen behandelt werden können, für die Aufrufoperationen dieser beiden Uebermittlungsformen sowohl in der Periphergerät-Steuereinheit als auch in der E/A-Steuereinrichtung der Zentraleinheit separate Schaltungen vorgesehen werden.

In den zum Stand der Technik gehörenden Anlagen, in denen ein seriell dujr cn ge gebener Aufruf zur Auswahl einer von mehreren, Bedienung verlangenden Periphergerät-Steuereinheiten vorgesehen ist, müssen in jeder dieser Steuereinheiten Schaltungen vorhanden sein zur Weitergabc des seriell durchgegebenen Aufrufsignals an die nachfolgenden Einheiten. Bei diesen Anlagen war ein einwandfreies Funktionieren der Aufrufweitergabe nicht mehr gewährleistet, wenn eine Periphergerät-Steuereinheit oder ein E/A-Gerät physisch von der E/A-Busleitungsanordnung getrennt wurde.

Weitere Komplikationen ergaben sich in den bekannten DV-Systemen, wenn eine so grosse Anzahl von Periphergeräten an die E/A-Schnittstelle angeschlossen werden sollte, dass die Treiberleistung des Kanals nicht mehr ausreichte. Wenn zu einer Schnittstellen-Busleitungsanordnung, welche Zweirichtungssignalleitungen umfasst, durch eine besondere Anschlussschlatung eine Busleitungs-Erweiterung hinzugefügt wird, so müssen für die Treiberschaltungen dieser besonderen Anschlussschaltung zusätzliche Steuerinformationen bereitgestellt werden, welche die jeweils erforderliche Uebertragungsrichtung auf dem Schnittstellenbus anzeigen. Wenn die Busleitungserweiterung eine eigene Stromversorgung hat, können durch Spannungsschwankungen Fehlersignale auf der ursprünglichen Busleitung (Grund-Busleitungsanordnung) entstehen. Ausserdea wird normalerweise eine spezielle Anschlussscbaltung zur Signalzwiachenverstärkung benötigt, wenn Signale vom Grundsyetem an ein einzelne·, in

BC 976 018

grösserer Entfernung stationiertes Periphergerät übertragen werden müssen.

Der Erfindung liegt die Aufgabe zugrunde, eine Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle innerhalb einer Datenverarbeitungsanlage zur gesteuerten Verbindung der Daten-, Adress- und Steuersignal leitungen einer zu einem Prozessor mit Kanal und angeschlossenen Periphergeräten gehörenden Eingabe-/Ausgabe-Sammelleitung und einer Eingabe-/Ausgabe-Erweiterungssammelleitung, bei der die Zwischenverstärkung von Signalen sowie eine Steuerung der Verstärkungsrichtung bzw. Übertragungsrichtung von zwei Richtungsschaltungen möglich ist, ohne dass besondere zusätzliche Signale hierfür erforderlich sind, die es weiterhin ermöglichen, daß beide genannten Sammelleitungen je eine getrennte Stromversorgung aufweisen und die ausserdem Verzögerungen durch Laufzeiten nicht aufweisen soll.

Die erfindungsgemäße Lösung der Aufgabe besteht im Kennzeichen des Patentanspruchs 1.

Weitere erfindungsgemäße Lösungen ergeben sich aus den Kennzeichen der Patentansprüche 2 bis 4.

Die erfindungsgemäße Schaltungsanordnung hat den Vorteil, dass auf jeder Anschlußkarte zur Verbindung mit einer Sammelleitung Standardverbindungsschaltungen vorgesehen sind, die Signale sowohl von Zwei richtung ssignal leitungen als auch von Einrichtungssignal leitungen zwischen verstärken. Die Schaltungen reagieren auf normale Schnittstellensignale so, dass sie die Richtung der Signalübertragung auf den Zweirichtungssammelleitungen steuern können. Diese Lösung wird vor allem deshalb als technisch fortschrittlich angesehen, weil weitere Schaltungen weder in den Kanälen noch auf den zusätzlichen Anschlusskarten benötigt werden, um Adressinformationen zu erkennen, die die Notwendigkeit anzeigen, dass Treiber aktiviert werden müssen, um Signale zu einer weiteren Sammelleitung durchzugeben. Ausserdem werden Signa I lauf Zeitverzögerungen für die kritischen Aufrufsignale durch Bereitstellung von entsprechenden Schaltungen direkt auf der Anschlußkarte eliminiert. Ausserdem werden durch die Schaltungsanordnung nachteilige Wirkungen der Stromversorgungsschwar kungen beseitigt.

809828/0636

j - 7 - BC9-76-O18

Im folgenden wird ei» Ausfühnmgsbeispicl der Erfindung anhand von Zeichnpngen beschrieben. Es zeigen:
Fig. I; ein Blockdiagranun mit den Hauptfunktionseinheiten eines ι Datenverarbeitungssystcras, für welches die vorliegende

! Erfindung vorgesehen ist;
Fig. 2J eine Darstellung der konstruktiven Anordnung der Bauein- ; hei ten oder Schaltungskarten des beschriebenen Datenver-

ι arbcitungssystems;

Fig. 3J eine schemati sehe Darstellung zur Identifizierung der j
; Einzelleitungen und Mehrfachleitungen einer Eingabe/Ausgabc- ! (E/A)-Schnitts;tellen-Busleitungsanordnung, welche die Eingabe/Ausgabe-Steuereinrichtung (E/A-Werk, Kanal) der ! Zentraleinheit mit einer Periphergerät-Steuereinheit im : beschriebenen DV-System verbinden;

Fig. 41 ein Blockdiagramm mit den wesentlichen Funktionseinheiten einer E/A-Steuereinrichtung (Kanal) im beschriebenen DV-System;

Fig. S bestimmte Register und Datenbusleitungen des Prozessors der Zentraleinheit,' welche mit den erfindungsgemässen Einrichtungen zusammenwirken und für deren Verständnis erforderlich sind;

Fig. 6 bestimmte Register und Prozessorbusleitungcn der Zentraleinheit, welche im Zusammenhang mit den erfindungsgemässen Einrichtungen zur Adressbehandlung benützt werden;

Fig. 7 die Formate eines Programmbefehls und eines Direkt-Gerätesteuerblocks (IDCB) des DV-Systems zur Einleitung von E/AOperationen;

Fig. 8 das Format eines Direkt-Gerätesteuerblocks, der zu einer Periphergerät-Steuereinheit übertragen wird, sowie den Zeitverlauf der zugehörigen Signale; Fig. 9 die Formate und gegenseitigen Zusammenhänge eines Befehls

"E/A durchführen" (ΟΙΟ), eines DirektgerMtesteuerblocks (IDCB) und eines Gerätesteuerblocks (DCB) bei der Uebertragung von Daten in einem DV-System mit erfindungegemässer Einrichtung;. Fig. 10 den Inhalt eines der Wörter im Gerätestcuerblock, die la Hauptspeicher des DV-Systems gespeichert sind und zur Steuerung von E/A-Operationen im Zusammenhang mit der vorliegenden

809828/0636

Fig. lj.

Fig. IfS

Fig. Ij*

- 8 - BC9-76-O18

Erfindung benützt werden; den zeitlichen Verlauf der Signale auf E/A-Schnittstcllenbusleitungcn bei der Datenübertragung auf Cyclc-Steal-Basis im Rahmen der vorliegenden Erfindung zwischen einem Speicher der Zentraleinheit und einer Periphcrgerät-Stcuereinhcit; den zeitlichen Verlauf der Signale auf E/A-Schnittstellenbusleitungen für den Aufruf von Periphergerät-Steuereinheiten zwecks Einleitung weiterer Informations-Uebermitulungen über die E/A-Schnittstelle; eine allgemeine Darstellung der seriellen Uebcrtragung und Weitergabe von AufrufSignalen bei einer Reihe von Periphergerät-Steuereinheiten zwecks Auswahl einer dieser Einheiten; Einzelheiten einer Schaltungsanordnung, welche im beschriebenen Ausführungsbeispiel in Periphergerät-Stcuereinheiten benUtzt wird zum Empfang von AufrufSignalen von einer vorangehenden Steuereinheit, zum Festhalten des Aufrufs (zwecks Belegung der E/A-Schnittstelle) und zur Rückmeldung dieser Tatsache an die E/A-Steuereinrichtung (Kanalwerk) des DV-Systems; eine Uebersichtsdarstellung der Hauptbestandteile einer Periphergerät-Steuereinheit, die gemäss Ausführungsbeispiel an eine E/A-Schnittstellenbusleitung angeschlossen ist; ein Blockdiagramm der Hauptbestandteile der Kanalschnittstellenschaltung, welche die Schnittstcllenbusleitung mit der Periphergerätsteuereinheit verbindet; die Hauptbestandteile eines Mikroprozessors, der im Ausführungsbeispiel ein Teil jeder Periphergerät-Steuereinheit ist; eine Blockdiagrammdarstellung der Verbindungen zwischen den verschiedenen Busleitungen des Mikroprozessors sowie der E/A-Schrittstelle der Gerätesteuerschaltung in einer Periphergerät-Steuereinheit des Ausführungsbeispiels; ein allgemeines Blockdiagramm der Verbindungsschaltung einer E/A-Schnittstellen-Zusatzanschlussanordnung (Anschluss-Schaltungskarte) gemäss vorliegender Erfindung; ein mehr detailliertes Schaltbild der Steuerschaltung aus Fig. 19, welche auf normale Steuersignale einer E/A-Schnittstellenbusleitung anspricht, um je eine von einem Paar

809828/0636

I - 9 - BC9-76-O18

I Treiberschaltungen selektiv zu aktivieren zwecks korrekter ι Signalübertragung in jeweils einer Richtung auf einer j Zweirichtungs-Busleitung.

Iin folgenden werden die verschiedenen Busleitungen, d.h. Leitungen

mit mehreren Anschlussstellen (E/A-Schnittstellenbusleitung, Datenbus-

leitung, usw.) zur Vereinfachung und besseren Übersichtlichkeit des Textes! kurz als "Bus" bezeichnet (E/A-Schnittstellenbus, Datenbus, usw.).

Dia tenverarbei tungssys tem Djie Umgebung der Erfindung ist in Fig. 1 gezeigt. Die vorliegende

Erfindung wird in einem Datenvcrarbeitungssystein benutzt, das einen Prozessor 30, eine Hauptspeichereinheit 31 zur Speicherung von Daten, Maschinenbefehlen sowie Eingabe/Ausgabe(E/A)-Steuerinformation, und eine E/A-Steuereinrichtung (Kanal) 32 enthält. Die Erfindung betrifft die Steuerbng der Uebertragung von Daten und Steuerinformation an E/A-Geräte 33 durfch Periphergerät-Steuereinheiten oder E/A-Anschlusseinheiten 34, unter !Benutzung eines E/A-Schnittstellenbus 35, der zwischen den verschiedjanen Einheiten eine Parallelverbindung für die Uebertragung von Daten,: Adressinformation und Steuerinformation herstellt. Weiterhin ist eine Leitung 36 für ein Aufrufsignal gezeigt, welche die Periphergerät-Steuereinheiten 34 in Serie miteinander verbindet, um ein bestimmtes E/A-Gerät 33 zum Anschluss an die E/A-Schnittstelle 35 während eines bestimmten Uebertragungszyklus auszuwählen.

Eine konstruktive Darstellung des Datenverarbeitungssystems, in dem die vorliegende Erfindung benutzt wird, ist in Fig. 2 gezeigt. Die konstruktive Anordnung enthält eine Stromversorgung 37, ein Gestell (Kartenhalter) 38, und eine Mehrzahl von steckbaren Schaltimgskarten 39, auf denen die Schaltungen untergebracht sind, welche die verschiedenen Einheiten des Datenverarbeitungssystems bilden.

Drei Karten 40, 41 und 42 enthalten die Schaltungen, welche den Prozessor 30 bilden. Verschiedene Teile der E/A-Steuereinrichtung 32 sind auf den Prozessorschaltungskarten verteilt. Weiterhin sind Speicherkarten 43, deren Anzahl von dem Speicherbedarf abhängt, in den Kartenhalter 38 eingesteckt.

Für jede der in Fig. 1 gezeigten E/A-Anschlusseinheiten 34 ist je eine Schaltungskarte 44 vorgesehen. Falls zusätzliche E/A-Geräte an das System angeschlossen werden sollen, muss eine Zwiscbcnverstärkung- und Isolationskarte 45 vorgesehen werden. Diese Schaltungskarte 45 hat die

809828/0636

- 10 - BC9-76-O18

Aufgabe , die Signale auf den E/A-Schnittstellenleitungen 35, die zu einem weiteran Gestell führen, zu verstärken und die in Fig. 2 gezeigten Baueinheiten i zu isolieren, wenn bei etwaigen zusätzlichen Gp.stellen die Stromversorgung ausfallen sollte, wodurch normalerweise die Ε/Λ-Schnittstelle 35 unbenutzbar wird.

Die Karte 42 ist eine Festspeicherkarte (ROS) und stellt die Mikroprograrimsteuereinrichtung für das Datenverarbeitungssystera dar. Die Adresskarte 41 (ADR) enthält alle durch das Programm erreichbaren Schaltungseinrichtungen, wie z.B. Daten- und Statusregister, und bildet die Adressen, die benutzt werden, um zur Speichereinheit 31 und den E/A-Geräten 33 zuzugreifen. Mit den Schaltungen der Datenkarte 40 werden alle arithmetischen und logischen Operationen ausgeführt, und sie bewirkt ausserdem die Durchschaltung der Daten zu und von der E/A-Schnittstelle 35 und der Speich^reinheit 31.

Sehn i 11 s t e 1 Ie η 1 e i t un p,e η

lit Fig. 3 ist die E/A-Steuereinrichtung für den Kanal 32 gezeigt,

deren Schaltungsteile verteilt sind auf die Adresskartc 41, Datenkarte und did Festspeicherkarte 42. Weiter ist. eine E/A-Anschlusseinheit-Karte 44 (gemäss Fig. 2) für ein Periphergerät 33 gezeigt. Gemäss vorliegender Beschreibung können an den Sclmittstellenbus 35 mehrere verschiedene Periphergeräte 33 angeschlossen werden. Gemäss dem vorliegenden Ausführugsbeispiel enthält jede E/A-Anschlusseinheitskarte 44 gemeinsam die Kanalschaltung 46 und einen Mikroprozessor 47. Dazu kommt die Geräteanschlussschaltung 48, welche zu dem betreffenden zu steuernden Periphergerät 33 passt.

In der folgenden Beschreibung des Betriebs einer Periphergerät-Steuereinheit 34 geraäss vorliegendem Ausführungsbeispiel wird zunächst der Betrieb des Mikroprozessors 47 genauer erläutert. Die zusammengefassten Schaltungen 46 und 47 könnten jedoch ganz aus kombinatorischen und sequentiellen Schaltwerken (Verknüpfungsschaltungen) aufgebaut sein.

Es gibt drei Grundformen des Informationsaustauschs zwischen einem E/A-Gerät 33 und der zugehörigen E/A-Steuereinrichtung 32. Je nach Art des Gerätes 33 werden für diesen Informationsaustausch bis zu 81 Leitungen für die E/A-Schnittstelle 35 benötigt. Zwei Formen des Informationsaustauschs werden durch einen Programmbefehl eingeleitet, der mit "E/A durchführen (010)" bezeichnet wird. Diese beiden Formen des Informationsaustauschs dienen vornehmlich zur Uebermittlung von Daten, und

809828/0636

" '' " BC9-76-O18

werden bezeichnet als "Uebertragung durch direkte Programmsteuerung (DPC)" bzw. "Ujebertragung durch Cycle-Steal (CS)". Bei der direkt programmgesteuerten Uebertragung bewirkt jeder Befehl "E/A durchführen" die Uebertriagung einer Dateneinheit zwischen der Speichcrciriheit 31 und dem E/A-Gerjät 33 in der einen oder anderen Richtung. Die Cycle-Steal-Uebertragungj wird vom Prozessor 30 eingeleitet, und es gehört dazu die Uebertragung von E/A-Kommandoinformationen an die Periphergerät-Steuereinheitj 34, welche diese Informationen später benutzt, um die Uebertragung einer Mehrzahl von Dateneinheiten zwischen der Speichereinheit 31 und dem Periphergcrät 33 zu steuern. Diese Uebertragung geschieht unabhängig von und gleichzeitig mit anderen Operationen des Prozessors 33, Die dritte Form des Informationsaustauschs zwischen dem Prozessor 30 und einem Gerät 3.3 ist die Einleitung einer Programmunterbrechung im Prozessor aufgrund einer Anforderung für eine Prozessordienstleistung durch das Periphejrgerät 33.

Es" wird nun im einzelnen beschrieben, wie die E/A-Steuereinrichtung 32,der jSchnittstellenbus 35 und die Periphergerätsteucreinheit 34 mitein-

ander Arbeiten, um diese Formen des Informationsaustauschs zu erreichen.

Die 81 Leitungen der E/A-Schnittstelle 35 bzw. die darauf übertragenen Signale werden nun anhand von Fig. 3 kurz beschrieben. Besonders wichtig sind zwei Busse mit Uebertragungsmöglichkeit in beiden Richtungen, und zwar der Adressbus 49, auf dem siebzehn Bit parallel übertragen werden können, und der E/A-Datenbus 50 für sechzehn parallele Datenbits und zwei zusätzliche Paritätsbits.

Um r.ach Decodierung eines Befehls "E/A durchfuhren (010)" Daten oder E/A-Steucrinformation über den Datenbus 50 übertragen zu können, benötigt man den Adressbus 49. Weitere zur Steuerung der Uebertragung benötigte Leitungen der Schnittstelle sind Leitung 51 "Adresstor", Leitung 52 "Adresstor-Rücksignal", Bus 53 "Bedingungscodeeingabe" und Leitung,54 "Datenabtastung", welche in entsprechender Reihenfolge beaufschlagt werden, um die Informationsübermittlung zu steuern.

Während Cycle-Steal-Uebermittlungen wird die Uebertragung von Daten auf dem Datenbus 50 und die Uebertragung von Adressinformationen für die Speichereinheit 31 über den Adressbus 49 von der Steuereinheit 34 bewirkt. Weiter Leitungen des Schnittstellenbus 35, die für diese Uebermittlungsart benötigt werden, sind die Leitung 55 "Bedienungstor", Leitung 56 "Bedienungstor-RUcksignal", Leitung 57 "Ausgabe/Eingabe-

809828/0636

j - 12 - BC9-76-O18

Anzeige,·", Leitung 58 "Uoi t/Byte-An^Hge", und ein Bus 59 iür vier Statusbits, Vielehe auf die FcstspoichcrkarLe 42 und die Adros.skarte 41 verteilt sind. Wenn beim Prozessor 30 und der Spei cliorcinhci t 31 ein Speichcrschützmec.hani;snius vorgesehen ist, wird der Bcdingungscodc-Bus 53 während Cycle-Steal-Cjperationen benutzt, um den Speicherschutzschlü.ssel von der Gerät-

Steuereinheit 34 zum Spcicherscliutzmechnnismus zu übertragen, Normalerweise ereignet sich bei der Ucbertragung von Cycle-Steal-

Information zwischen der E/A-Steuereinrichtung 32 und der Gerätsteuor-

I
einheit, 34 eine einzelne Ucbertragung, wonach ein anderes Gerät für

j
weitere! Operationen ausgewählt wird. Es könnte noch eine andere Uebertragungsart verwirklicht werden und diese würde angezeigt, durch ein Signal lauf der Leitung 60 "Bündelübergabe". Das Signal "Bündelübergabe" (60) aktiviert die Steuerschaltungen sowohl in der Gerätsteuereinheit 34 als auqh in der E/A-Steuereinrichtung 32, um bei einmaliger Auswahl eines Gerätes· 33. eine Mehrzahl von Uebertragungen von Cycle-Steal-Information über ddn E/A-Bus 35 zu bewirken, bevor ein anderes Gerät ausgewählt wird.

Für die dritte Grundform der Informationsübcrmittlung benötigt man ein Signal an die E/A-Steuereinrichtung 32, dass ein bestimmtes Gerät 33 den Prozessor 30 zu unterbrechen wünscht. Die hierfür im wesentlichen benötigten Leitungen der Schnittstelle 35 sind Bus 61 "Anforderungseingabe" und Bus 62 "Aufrufkennzeichen". Durch ein vorbereitendes Kommando wurde einer Gerätsteucreinheit 34 eine bestimmte Unterbrechungsprioritätsstufe zugeordnet. Es kann sich dabei um eine von vier verschiedenen Stufen handeln, obwohl mittels der Erfindung im Prinzip sechzehn verschiedene Stufen berücksichtigt werden könnten. Wenn ein Gerät 33 eine Unterbrechungsbedienung benötigt, beaufschlagt ein Teil der Kanalschnittstellenschaltung 46 der Periphergerätsteuereinheit 34 eine bestimmte der vier Leitungen des Bus 61, um eine Unterbrechungsanforderung anzuzeigen. Jede der Leitungen des Bus 61 ist einer bestimmten Unterbrechungsprioritätsstufe zugeordnet. Eine zusätzliche Leitung des Bus 61, die mit Bit 16 bezeichnet ist, wird beaufschlagt, um die E/A-Steuereinrichtung 32 zu informieren, dass ein Gerät 33 eine Uebertragung in der Cycle-Steal-Form benötigt.

Wenn ein bestimmtes Gerät 33 entweder eine Prioritätsunterbrechung oder eine Cycle-Steal-Operation über den Bus 61 beantragt hat, bestimmen die Unterbrechungssteuerschaltungen in der E/A-Steuercinrichl:ung 32 und der Prozessor 30, welche von mehreren Prioritätsstufen oder Cycle-Stcal-

809828/0636

j - 13 - BC9-76-018

Anforderungen angenommen werden kann zur Herstellung einer Verbindung zwischqn der E/A-Steuereinrichtung 32 und dem Gerät 33. Der Aufrufkcnuzeichcnbus 62 überträgt in codierter Form Infoimationen zur Anzeige, welche !llnterbreebuiig:;priorit ätsstufe angenommen wurde, oder es wird eine bestimmte Codekoinbination auf dem Aufrufkennzeichenbns 62 übertragen, die anzeigt, dass eine Cyclt-Steal-Anforderung angenommen wurde.

Als Teil der Vorgänge, mit denen ein Gerät 33 aufgrund einer Uuterbrechur|gsanforderung oder einer Cycle-Steal-Anforderung ausgewählt wird, um mit 'dem E/A-Bus 35 verbunden zu werden, generiert die E/A-Steuerein-

richtung 32 ein Aufrufsignal 63 und ein Nebenaufrufsignal 64. Die Aufrufsignale 63 und 34 werden seriell durch alle Gerätsteuereinheiten 34

übertragen, welche an den Schnittstcllenbus 35 angeschlossen sind. Um ein Gerät für die Benutzung des Bus 35 auszuwählen, wirken unter anderem das Aufrufsignal 63 und das Nebenauf rufsignal 64 mit der codierten Information lauf dem Aufrufkennzeichenbus 62 zusammen, um eine bestimmte Gerätsteuereinheit 34 auszuwählen. Wenn eine Periphergerätsteuereinheit 34 auf dem Bufi 62 ein Aufrufkennzeichen erkennt, welches seiner gegenwärtigen Unterbrechungsprioritätsstufe entspricht,oder wenn es bei Anforderung einer Cycle-Steal-Uebertragung den Cycle-Steal-Kennzeichencode erkennt, und wenn es gleichzeitig dns Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt, ist die Auswahl festgelegt. Diese Tatsache wird der E/ASteuereinrichtung 32 mitgeteilt über eine Leitung 65Λ "Aufruf-Rücksignal". Wenn eine Gerätsteuereinheit 34 das Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt, aber nicht gleichzeitig das richtige Codewort auf dem Aufrufkennzeichenbus 62 erkennt, dann gibt diese Gerätsteuereinheit 34 das Aufrufsignal 63 und das Nebenaufrufsignal 64 an die nachfolgenden Periphergerätsteuereinheiten 34 weiter.

Beim vorliegenden Ausführungsbeispiel sind für den Schnittstellenbus 35 noch weitere Signalleitungen vorgesehen, die bisher nicht erwähnt wurden und die an sich auch nicht Teil der vorliegenden Erfindung sind. Es sind dies eine Leitung 65B für ein "Anhalte- oder Maschinenfehlersignal", mit dem ein vorher gestartetes Gerät angehalten werden kann, zwei Leitungen 66Λ und 66B, die bei einer Aufangsprogrammladung (IPL) von einem Gerät 33 zur Speichereinheit 31 für die Steuerung und Uebertragung verwendet werden, eine Leitung 67 für das Einschaltrückstellsignal, mit dem alle Schaltungen in der Gerätsteuereinheit 34 auf einen festgelegten Zustand zurückgestellt werden, sowie eine Leitung 38 für ein System-

809828/0636

j - 14 - BC9-76-O18

rückstßllsignal, um mittels Prozcssorstcuerun;; best ir"i!it.c Vorbedingungen herzustellen.

Iii der weiteren Bc. Hch reibung werden für die Signal leitungen und Busse die gleichen Bezeichnungen verwendet, wie sie in Fig. 3 gezeigt sind. Wenn ayf eine bestimmte Bitleitung in einem Bug bezuggenonunen wird, so wird diese identifiziert durch die Busnummer und die betreffende Bitnummerj Zum Beispiel wird die Leitung 16 des Bus 61 gekennzeichnet durch 61-16.j

All gerne ine Besch reibung der E /A-S teuere in r ij^b t ung

Die wesentlichen Funktionseinheiten der bereits in Fig. 1 gezeigten E/A-Steuereinrichtung 32 sind in Fig. 4 dargestellt. Das bevorzugte Ausfühyungsbeispiel der vorliegenden Erfindung sollte mit einem Prozessor 30 verwendet werden, der eine logische Einrichtung hat zur Anzeige der

i
Wichti^keitsstufe eines bestimmten Programms, das gerade im Prozessor 30 ausgeführt wird. Wenn nun eine Anforderung zur Ausführung eines anderen Prograijnnes auftritt, so wird die Reaktion des Prozessors 30 davon abhängen, olj> dieses Programm von einer höheren oder niedrigeren Wichtigkeitsstufe ist. Die E/A-Steuereinrichtung 32 enthält hierfür eine Unterbrechungsschaltung 69, welcho die Wichtigkeit einer Unterbrechungsanforderung eines E/A-Gerätes, die auf dem Bus 61 übertragen wird, mit der Wichtigkeitsstufe des gegenwärtig im Prozessor 30 laufenden Programms vergleicht, deren Wert in einem Register 70 für die laufende Stufe gespeichert ist. Wie in vielen anderen Datenverarbeitungssystemen kann man die Wirksamkeit bestimmter Unterbrechungsanforderungen modifizieren durch die Benutzung einer Unterbrechungsmaske, die in einem Register 71 enthalten ist. Der Inhalt des Registers 70 für die laufende Stufe und des Unterbrechungsmaskenregisters 71 kann gemäss vorliegender Programminstruktionen durch Daten, welche auf dem Prozessordatenbus 32 vorliegen, modifiziert werden. In Abhängigkeit vom Inhalt des Registers 70 für die laufende Stufe und des Maskenregisters 71 und von der Stufe der auf dem Bus 61 vorliegenden Unterbrechungsanforderung kann die Festspeichersteucrung des Prozessors 30 durch ein Signal auf der Leitung 73 veranlasst werden, den Prozessor so zu steuern, dass er die Arbeit auf der laufenden Stufe aufhört und eine Unterbrechung einleitet.

Nachdem im Prozessor 30 die notwendigen administrativen Operationen durchgeführt sind, gibt die Festspeicherst.eucrung ein Signal auf Leitung 74, welches anzeigt, dass die Unterbrcchungsanforderung oder die Cycle-

809828/0636

j - 15 - BC9-76-O18

Steal-Anfordcrung, welche auf der Leitung 61-16 angezeigt wird, angenommen werden kann.

Zu diesem Zeitpunkt ist dem Prozessor 30 und demnach auch den Programme^, die in der Speiche reinheit 31 gespeichert sind, die Identität

desjenigen Gerätes, welches die angenommene Anforderung abgegeben hatte, nicht gekannt". Deshalb enthält die E/A-Steuereinrichtung 32 des weiteren eine Ajifrufreihenfolgesteuerung 75, welche ein Aufrufsignal auf Leitung 63 undlausserdem codierte Information auf dem Aufrufkennzeichenbus 62 abgibt^ welche anzeigt , ob es sich um eine Cycle-Stcal-Anforderung handelt, oder welche eine bestimmte Unterbrechungsprioritätsstufe für die angenommene Anforderung angibt. Aufgrund eines Aufrufvücksignals auf der Leitung 65Λ, welches anzeigt,' dass ein Gerät 33 das Aufrufsignal von Leitung 63 festgehalten hat, leitet die Aufrufrcihenfolgesteuerung 75 denierforderlichen Austausch von Signalen zwischen der E/A-Steuereinrichtung 32 und dar Periphergerätsteuereinheit 34 ein.

Die Steuerung der Signalübertragung sowie die entsprechende Beantwortung wird in der E/A-Steuereinrichtung 32 durch eine Schaltung 76

i
bewirkt, welche als Schnittstellentorsteunrung bezeichnet ist. Falls, wie oben besprochen, eine Aufrufsequenz aufgrund einer Unterbrechungsoder Cycle-Steal-Anforderung eingeleitet wurde, sind die in der Schnittstellentorsteuerung 76 aktivierten Primärsignallcitungen und Antwortleitungcn folgende: Leitung 75 "Bedienungstor", Leitung 56 "Bedienungstor-Rücksignal" und Leitung 54 "Datenabtastung". Falls es sich um eine Cycle-Steal-Uebertragung handelt, werden verschiedene Cyclc-Steal-Paten auf den Bus 59 zur Periphergerätsteuereinheit 34 übertragen, welche die verschiedenen Bedingungen der Cycle-Steal-Operation anzeigen.

Wenn die Schnittstellentorsteuerung 76 eine Informationsübertragung einleitet und steuert, wird auf Leitung 77 vom Instruktionsregister des Prozessors 30 ein Signal übertragen, welches anzeigt, dass eine Instruktion "E/A durchführen (010)" decodiert wurde. Das Signal auf der Leitung 77 bewirkt Aktivierungs-bzw. Antwortsignale auf der Adrcsstorsignallcitung 51, Adresstorrücksignnlleitung 52 und der Datenabtastsignalleitung 54. Ausserdem wird die Einwirkung jeder 010-Instruktion auf die adressierte Periphergerätsteuereinheit 34 angezeigt durch Information auf dem Bedingungscodeeingabebus 53, welche in die Bedingungr.codemerker 78 eingegeben wird, um von dort über Leitungen 79 an ein Stufenstatusregister im Prozessor 30 zu gelangen. Falls es sich um Cycle-Steal-Uebertragung handelt,

809828/0636

-Ib- BC5-7G-O18

wird dir Speicherschutzschlüssel über Leitungen 80 zum Speicherscliutzmechaiusmus übertragen.

Eine Schnittstellcn-Prüfsteuerschaltung 81 reagiert auf Signale und erzeugf Signale, welche auf einer Leitung 82 die Richtigkeit der Arbeitsreihenfolge der E/A-Steuereinrichtung anzeigen auf einer E/A-Prüfsignalleitung 83 andere E/A-Fehler und gcrütcbcdingte Fehler anzeigt, und welche!mit einem Signal auf einer Leitung 84 anzeigt, dass ein Paritätsfehler J während einer Cycle-Steal-Datenübertrngung entdeckt wurde. Die

!
Bezeichnung PSW bezieht sich auf ein Prozessorstatuswort im Prozessor 30.

Das PSJi kann programmgesteuert abgefragt werden, um auftretende Fehler und Ausnahmezustände im Datenverarbeitungssystem zu überwachen und anzuzeigen;

Die Zeitsteuerung der Vorgänge zwischen der E/A-Steucreinrichtung 32 undj der Speichereinheit 31 wird allgemein durch Signale auf den Leitungen 85 erreicht. Die Beendigung einer E/A-Folge wird dem Prozessor

!
30 durch ein Signal auf der Leitung 86 angezeigt, und die Steuerung von Torschaltungen A, B und C im Prozessor, welche zur Vollendung der Daten-

i
übertragung nötig ist, wird auf drei Leitungen 87 signalisiert. Die Decodierung eines E/A-Anhaltebefehls durch den Prozessor 30 wird der Schnittstellentorsteuerung 76 auf einer Leitung 88 signalisiert, und die Forderung zur Rückstellung des E/A-Stcuermechanisinus wird auf einer Leitung 89 vom Prozessor 30 signalisiert. Während Cyclc-Steal-Operationen wird jeder Paritätsfehler, der bei der Uebertragung von Daten in die Speiseeinheit 31 auf der Schnittstelle festgestellt wird, auf einer Leitung 90 signalisiert. Verschiedene andere Leitungen, die mit dem Prozessor 30 verbunden sind, sind in der Fig. 4 gezeigt und genannt. Sie sind im wesentlichen selbsterklärend und für das Verständnis der vorliegenden Erfindung nicht unbedingt nötig.

In den Fig. 5 und 6 sind verschiedene Register und Busse des Prozessors 30 gezeigt, die zur Durchführung der E/A-Operationen nötig sind. Alle gezeigten Busse und Register haben eine Kapazität von 16 Bits. An den Prozessorbus 72 ist eine Anzahl anderer Einheiten angeschlossen, so z.B. das Rechenwerk, ein Lokalspeichcr und weiter zusätzliche Register, die vornehmlich für Datenverarbeitungsfunktionen benötigt werden.

Auf einem Bus 91 werden Daten von der Speichereinheit 31 empfangen, und auf einem Bus 92 werden Daten zur Speichereinheit 31 übertragen. Wenn die von der Speichereinheit 31 empfangenen Daten hauptsächlich

809828/0636

! - 17 - BC9-76-O18

innerhalb des Prozessors 30 verwendet werden, so werden sie in ein Prozes^or-Speicherdatenregistcr (PUOZSDR) 93 eingegeben. Wenn dagegen

Daten ^wischen Periphergcrät 33 und der Speicliereinheit 31 während Cycle-Steal-Operationen übertragen werden, so werden diese Daten in ein Cycle-Steal-^peicherdatenregistcr (CSSDR) 94 eingegeben. In Fig. 5 ist weiterhin eii> Operationsregister 95 zu sehen, in welches Progranmiinstruktionen von dej Speichereinheit 31 über Bus 91 und das Prozessorspeicherdatenregister 93 übertragen werden, um dann zur Steuerung der Operation des System* decodiert zu werden. Besonders wichtig für die vorliegende Erfindung ist die Decodierung eines Befehls "E/A durchführen (010)".

W^nn durch den OIO-Befehl eine direkt programmgesteuerte Uebertragung von Dafen von der Speichereinheit 31 zu einem Periphergerät 33 bewirkt werden j soll, so treffen die Daten von der Speichcreinhcit 31 auf dem Bus 91 ein[ werden in das Prozessorspeicherdatenregister 93 eingegeben, dann

i
über din Prozessorbus 72 und einen weiteren Bus 96 in eines der Prozessor-

i
register 97 eingegeben, und dann über einen Bus 98 an den E/A-Datenbus 50

ι
weitergegeben, wenn die Schnittstellentorschaltung A (99) aufgrund von Steuersignalen aus der E/A-Steuereinrichtung 32 geöffnet is*. Die direkte Programmsteuerung einer Datenübertragung von einem E/A-Gerät 33 an die Speichereinheit 31 wird erreicht durch Uebergabe der Daten vom E/A—Datenbus 50 zum Prozessorbus 72 infolge Oeffnen der Torschaltung 100, und Weitergabe über einen Bus 101 an das Prozessorspeicherdatenregister 93, sowie schliessliche Uebertragung der Daten über einen Bus 92 zur Speichereinheit 31.

Zur Uebertragung von Daten bei Cycle-Steal-Operationen zwischen einem E/A-Gerät 33 und der Speiseeinheit 31 gehören die Datenübertragung vom E/A-Datenbus 50 in das Cycle-Steal-Speicherdatenregister 34 über einen Bus 102 infolge Oeffnung der Schnittstellentorschaltung D (103), sowie eine Uebertragung der Daten vom Cycle-Steal-Speicherdatenregister 94 zur Speichereinheit 31 über den Bus 92.

Cycle-Steal-Ausgabeübertragungen bestehen aus der Uebertragung von Daten von der Speichcreinheit 31 über den Bus 91 in das Cycle-Steal-Speicherdatenregister 94 sowie eine darauffolgende Oeffnung der Schnittstellentorschaltung C (104) zur Weitergabe der Daten über den Bus 105 zum E/A-Datenbus 50.

Die Erzeugung der Paritätsbits (Leitung 106) für die Daten vom E/ADatenbus 50 sowie die Signalisierung von Paritätsfehlern auf Leitung 84

809828/0636

- 18- BC9-/6-018

wird durch cine Schnittstellen-Paritätsprüfungr./Gencratiorschaltiing 107 währenq E/A-Opcrationen bewerkstelligt.

F^g. 6 zeigt die Busse und die Register des Prozessors 30, die für die Uetyertragung von Adrcssiuformation zv/inchcn E/A-Geraten 33 und der Speich«}¹ reinheit 31 benötigt werden. Adressen werden der Speichereinheit 31 zugeführt über einen Bus 108, entweder von einem Prozessorspeicheradresstegister (PROZSAR) 109 oder, während Cycle-Steal-Uebertragungen,

i
von einem Cycle-Steal-Speicheradressre^ister (CSSAR) 107. Im Rahmen der vorliegenden Erfindung wird die Auswahl eines bestimmten E/A-Gerätes 33 und!die Uebertragung von Kommandos zum Gerät 33 durch Benutzung des E/A-Adressbus 49 bewerkstelligt. Diese Information gelangt zum E/A-Adressbus 49 von einem weiteren Prozessorregister 111, welches seiner- scits {lie Information vom Prozessorbus 72 erhält.

i
Format der Befehle OIQ-IDCB-DCB und Zeitsteuerung

F^g. 7 zeigt den aus zwei Wörtern (32 Bits) bestellenden OJO-Befehl

"E/A durchführen", der im Operationsregister 95 (Fig. 5) decodiert wird,

j
welches alle E/A-Operationen vom Prozessor 30 aus einleitet. Es ist ein

privilegierter Befehl, der nur im Supervisorbetrieb abgerufen werden kann. Falls dieser Befehl im Problemlösungsbctrieb abgerufen wird, erfolgt Anzeige einer Privilegsverletzung, die zu einer Klassenunterbrechung führt.

Die durch diesen Befehl erzeugte effektive Adresse identifiziert und adressiert einen Direkt-Gerätesteuerblock (IDCB) in der Speichereinheit Der Direkt-Gerätesteuerblock IDCB enthält ein Kommamlofeld (Bits 0 - 7), ein Geräteadressfeld (Bits 8 - 15), und das Direkt-Datenfeld (Bits 16 - 31).

Vom Kommandofeld identifiziert die erste Hexadezimalziffer (Bits 0 3) die Art des Kommandos, und die zweite Hexadezimalziffer (Bits 4-7) ist ein Modifizierer. Die möglichen Kommandoarten sind: Lesen, Lesen ID, Lesen Status, Schreiben, Vorbereiten, Steuerung, Gerätrückstellung, Start, Start Cycle-Steal-Status, und E/A anhalten.

Das Geräteadressfeld enthält die Adresse des Gerätes 33. Die Geräteadressen sind wählbar durch Schalter oder Ueberbrückungsdrähtc auf jeder der E/A-Anschlusseinhcitskarten 34.

Für Operationen mit direkter Programmsteuerung (DPC) enthält das Direktfeld des IDCB-Befehls in der Speichercinheit 31 das Wort, welches von de,r Spei chore inhe it 31 zum E/A-Gerät 33 zu transportieren ist, oder das Wort, welches vom Gerät 33 zur Speichereinheit 31 zu übertragen und dort zu speichern ist. Für Cycle-Steal-Operationen enthält das Direktfeld

809828/0636

" ¹⁹ " .. ■■> BC9-76-018

j
die Adjresse eines GerätPSteuerblocks (DCB) in der Speichercinheit 31.

Durch das Kommando "Lesen TD" wird ein Identifikationswort vom Gerät 33 zumiDirektfeld des Blocks IDCB übertragen. Das Gerätidentifikationswort ejithält physische Informationen über das Gerät und wird bei Diagnoseprogrammen benutzt, um die Systemkonfigurationen aufzuzeichnen. Dieses Identilikationswort hat nichts zu tun mit dem Unterbrechungs-ID-Wort, welchefe bei Unterbreclmngsbehandlungcn benutzt wird.

Durch das Kommandu "Status lesen" wird ein Gerätestatuswort vom Gerät 33 zum Direktfeld des Direkt-Gcrätesteuerblock.s IDCB übertragen.

I Der Inhalt des Statusworts ist geräteunabhängig.

Durch das Schreibkommando wird ein Datenwort oder ein Datenbyte vom Direktfeld des Blocks IDCB an das adressierte Geräte 33 übertragen. Wenn ein Einzelbyte übertragen wird, wird es in die Bitpositionen 24 bis 31 des Direktfeldes eingegeben, wogegen die Bitpositionen 16 bis 23 ignoriert werdenL

Durch das Kommando "Vorbereiten" wird ein Wort an das adressierte Gerätej 33 übertragen, welches die Unterbrechungsstufe festlegt. Dieses

i
Wort wird aus dem zweiten Feld des IDCB-Blocks entnommen, in welchem die Bitpositionen 16 bis 26 mit Nullen besetzt sind, die Bitpositionen 27 bis 30 ein Stufenfeld enthalten, und worin das Bit 31 ein I-Bit ist. Dem Gerät 33 wird durch das Stufenfeld eine Unterbrechungcprioritätsstufe zugeordnet. Das I-Bit (Gerätemaske) steuert die Unterbrechungsfähigkeit des Gerätes. Wenn das I-Bit = 1, so sind dem Gerät Unterbrechungen erlaubt.

Das Steuerkommändo leitet im adressierten Gerät 33 einen Steuervorgang ein. Es kann die Uebertragung eines Wortes oder Bytes von dem Direktfeld des IDCB-Blocks zum adressierten Gerät erfolgen oder auch nicht, je nach den Erfordernissen des Geräts.

Durch das Kommando "Gerätrückstellung" wird das adressierte Gerät 33 zurückgestellt. Eine hängige Unterbrechungsanforderung dieses Geräts wird gestrichen. Die Gerätemaske (I-Bit) wird jedoch nicht verändert.

Das Startkommando leitet eine Cycle-Stoal-Operation für das adressierte Gerät 33 ein. Das zweite Wort, d.h. das Dircktfeld des Direkt-Gerätsteuerblocks IDCB, wird zur PeriphergerätSteuereinheit 34 übertragen. Es enthält die 16 Bit lange Adresse eines Gerätesteuerblocks (DCB) in der Speichereinheit 31, welche von der Periphergcrätsteuereinheit 34 zur Steuerung weiterer Operationen benutz wird.

809828/0636

I - 20 - BC9-76-O18

Dor Befehl "Start Cyclc-Steal-Status" leitet eine Cycle-Sfceal-Operatijon für dos adressierte Geriit 33 ein. Sei« Zweck ist die Erfassung von Statusinformationen mit Bezug auf die vorangehende Cycle-Steal-Operat^on. Das Direktfcld des lDCB-Hlocks wird zur Periphergerütsteuereinheitj 34 übertragen. Es enthält die 16 Bit lange Adresse eines Geräteteuertlocks DCB.

D; s Kommando "E/A anhalten" ist an die E/A-Steuereinrichtung 32 gerichtet und bewirkt das Anhalten sämtlicher E/A-Aktivitäten auf der E/A-Schnittstelle 35. Diesem Kommando sind keine Daten zugeordnet. Sämtliche hängigen Geräteunterbreclnmgsanforderimgen werden gestrichen. Die

bestehenden Zuordnungen für Ihiterbrechungsprioritätsslufen und die

i
Gerätemasken (I-Bits) bleiben jedoch unverändert.

Fig. 8 zeigt den Inhalt des Registers 97 von Fig. 5 und des Registers 111 von Fig. 6 sowie den Zcitverlauf der Signale auf verschiedenen

Leitungen der Schnittstelle 35. Diese Darstellung zeigt die einleitenden

! . . .
Vorgänge bei Decodierung eines OIO-Befchls (E/A durchführen), wobei es

i
sich um folgende Operationen handeln kann: direkt programmgesteuertes

Lesen ider Schreiben, Übertragung der Gerätsteuerblockadresse für Cycle-Steal-Öperationen oder Uebertragung von Unterbrechungsstufencodes bei
einem Kommando "Vorbereiten". Auf dem Datenbus 50 erscheinen Signale für die Daten, welche zwischen dem Gerät 33 und dem Direktfeld desjenigen
Blocks IDCB in der Speichereinheit 31 übertragen werden, der durch den
Befehl "E/A durchführen" (010) adressiert wurde.

Die Bitleitungen 0 bis 15 des Adressbus 49 übertragen das erste
Wort des Direkt-Gerätsteuerblocks IDCB. Die Signale auf dem Adressbus 49 sind aktiviert von einem Zeitpunkt an, der vor dem Anstieg des Adresstorsignals 51 liegt und bis zum Abfallen des Adresstorrücksignals 52. Wenn
die verdrahtete Geräteadresse und die Bits 8 bis 15 des Adressbus 49
übereinstimmen und wenn das Bit 16 den Binärwert 1 hat, so erfolgt die
Auswahl einer Periphergerätsteuereinheit 34. Der Bitwert für die Leitung 16 des Adressbus 49 wird bestimmt durch die Schnittstellentorsteuerung (Fig. 4) über einen Decodierer 112, um die Benutzungsarten des Adressbus 49, nämlich einmal für E/A-Operationen und sonst für andere Operationen, zu unterscheiden.

Das Adresstorsignal 51 dient dazu, das Gerät 33 aufzufordern, auf
die Auswahl anzusprechen und die durch das Kommando angegebenen Operationen tu beginnen (Bits 0-7 des Adressbus).

809828/0636

I N58O23

- 21 - BC9-76-018

Das Ad|esstorrücksignal 52 wird von der PeriphergerutsttMip.reinhcit 34

abgegeben und dient dazu, der EZA^-StCuCrCInViClIt^-Un;; 32 mitzuteilen, dass die retiphergerätsteuereinheit 34 diis Adresstorsignal 51 empfangen hat, dass e^ seine Adresse erkannt hat und dass es Signale aktiviert hat zur Abgabe,der Stntusinformationen über den Bedingungscodeeingabebus 53. Zwischen dem Anstieg des Adresstorrücksignals 52 und dem Anstieg des

Adresstorsignals 51 darf am Kanalausgang eine vorgeschriebene Zeit nicht überschritten werden. Falls diese Zeit doch überschritten wird, wird der Beding^ngscode 0 an die E/A-Steuereinrichtung 32 zurückgegeben und daraufhin wird die Folge beendet. Das Adrcsstorsignal 51 fällt ab und der Adress-

bus 49 j wird freigegeben.

Auf dem Bedingunpjscodeeingabebus 53 wird ein 3 Bit langer. Feld übertragen^ das ein binärcodiertes Wort darstellt. Das E/A-Gerät 33 gibt auf diesemjBus dem Kanal seinen Status bekannt, und zwar während der Zeit,

in der'das Adresstorrücksignal auf seinem hohen Pegel ist. Die Bedingungs-

i
codebits werden in das Register für die laufende Stufe (LSR) des Prozessors 30 eingegeben. Die verschiedenen möglichen Werte des Bedingungscodes und ihre Bedeutung sind in Tabelle I gezeigt.

TABEIJK I
Bedingungscode-Wert Bedeutung

0 Gerät nicht angeschlossen

1 besetzt

2 besetzt nach Rückstellung

3 Kommando-Rückweisung

4 Intervention nötig

5 Schnittstellen-Datenfehler

6 Steuereinrichtung besetzt

7 zufriedenstellend

Das Datenabtastsignal 54 ist ein von der E/A-Steuereinrichtung 32 erzeugtes Signal und kann vom Gerät dazu benutzt werden, um Daten zu koordinieren, die an das Cerät geschickt werden. Das Datenabtastsignal 54 fällt ab nach dem Abfall des Adresstorsignals 51.

Anhand der Fig. 9, 10 und 11 werden weitere Einzelheiten der Cycle-Steal-Eingabc/Ausgabe-Operationen beschrieben. In Fig. 9 ist gezeigt, wie die Decodierung eines OIO-Befehls (E/A durchführen), weichereine Speichereiuheitcnadresse 200 enthält, den Prozessor 30 veranlasst, den Speicherplatz 200 in der Speichereinheit 31 zu adressieren und von dort

809828/0636

- 22 - BC9-/G-018

die zwei Wörter des Direkt-Gerätsteuerblocks IDCB 113 zu entnehmen. Dieser Block IDCB wird zur Periphergerätcteuereinheit 34 iibertriij; n, welche durch den Geiiätadresstcil des Blocks IDCB genüiss der in Fig. 8 gezeigten Folge ausgcwallIt ist. Das Direktfcld des Direkt-Gerätesteuerblocks IDCB liefert die Adiiessc eines Speicherplatzes, auf dem in der Speichercinheit 31 ein Gerätstjeuerblock DCB 114 steht. Dann wird das Kommando "Start Cycle-Steal" (oder ,Start Cycle-ßteal-Status") in der Periphergerätsteuercinrichtung 34 dccc^diert und dadurch eine erste Cyclc-Steal-Operation eingeleitet, wobei djie Adresse 500 für die Speichereinheit 31 benutzt wird, um den Gerätesjteuerblock DCB 114 zur Periphergcrätstcuereinheit 34 zu übertragen.

Dejr Gerätesteuerblock DCB gibt eine Adresse an, welche für die Datenübertragung benutzt wird. Wie in Fig. 9 gezeigt, handelt es sich dabei utn die Adresse 800 der Speichereinheit 31, durch welche ein Datenbereich! 115 bestimmt wird. Die Menge der zu übertragenden Daten wird

!
durch ejin Bytezählfeld bestimmt. Nach Vollendung der Uebertragung, welche durch den Gerätsteuerblock DCB 114 gesteuert wird, kann ein weiterer Gerätstjeuerblock, der als verketteter Gcrätsteuerblock DCB 116 gekenn-

i
zeichnet ist, an die Periphergerätsteuercinheit 34 übertragen werden, um weitere Datenübertragungen im Zusammenhang mit dem vorher ausgewählten Periphergerät 33 zu steuern. Wie in Fig. 9 zu sehen, enthält der Block DCB 114 Steuerinformation, welche die Adresse eines verketteten Blocks DCB 116 in der Speichereinheit 31 angibt. Im vorliegenden Beispiel ist dieser verkettete Gerätesteuerblock in dem Speicher 31 in einem Bereich untergebracht, der mit der Adresse 600 beginnt.

Während Cycle-Steal-Operationen wird jedes der acht Wörter, aus denen ein Gerätesteuerblock DCB besteht, an die vorher ausgewählte Periphergerätsteuereinheit 34 auf Cycle-Steal-Anforderungsbasis übertragen. Fig. 10 zeigt den Inhalt eines Gerätsteuerblocks DCB, der entweder in der Speichereinheit 31 enthalten ist oder.der von einer Periphergerätsteuereinheit 34 empfangen wird aufgrund der Benutzung von Information aus dem Direkt-Gerätsteuerblock IDCB, welche ihrerseits aufgrund des OIO-Befehls (E/A durchführen) übertragen wurde.

Der GerätestPuerblock DCB besteht aus acht Wörtern und residiert in dem Supervisorbereich der Speichereinheit 31. Er gibt die besonderen Parameter der Cycle-Steal-Operation an. Die Pcriphergerätstcuercinheit benutzt beim Aufrufen des Blocks DCB den Speichcrschutzschlüssel 0. Im folgenden wird der Inhalt des Steuerwortes aller Gevätsteuerblöcke DCB beschrieben.

809828/0636

j *²³~ BC9-76-O18

Wenn Bit 0=1, wird damit ein«.> Gerätsteuerblockvcrkettungsopcration angezeigt. Nach zufriedenstellender Beendigung der laufenden DCB-Operation bewirkt das Geriet keine Unterbrechung (mit Ausnahme von programmgesteuerten Unterbrechungen). Statt dessen ruft das Gerät den midisten Gerätsteucrhlock DCR in der Kette ab.

Wisnn Bit 1 = 1, bewirkt das Gerät eine programmgesteuerte Unterbrechung (PCI) bei der Beendigung des DCB-Abrufs. Eine hängige programmgesteuerte Unterbrechung verhindert nicht Datenübertragungen im Zusammenhang mit dem Gerätsteuerblock DCB. Falls die programmgesteuerte Unterbrechung hängig ist, wenn sich für das Gerät die nächste» eine Unterbrechung hervorrufende Bedingung ergibt, dann wird die Bedingung der programmgesteuerten Unterbrechung vom Gerät aufgehoben und ersetzt

durch eine neue Unterbrechungsbedingung.

Der Binärwert des Bits 2 gibt dem Gerät die Richtung der Datenübertragung an. 0 ■ Ausgabe (Hauptspeicher zum Gerät) und 1 » Eingabe (Gerätj zum Hauptspeicher). Falls im Rahmen eines Gerätsteuerblocks DCB Datenübertragung in beiden Richtungen erfolgt, so muss dieses Bit = 1 gesetzt werden. Für Steueroperationen, die keine Datenübertragung bewirken, muss dieses Bit = 0 gesetzt sein.

Wenn Bit 3=1 gesetzt ist, wird die Datenübertragung im Bündelbetrieb vorgenommen. Bei dieser Betriebsart wird der Kanal und die E/ASchnittstelle dem Gerät ganz zur-Verfugung gestellt, bis dio letzte Datenübertragung, die mit dem betreffenden Gcrätsteuerblock DCB zusammenhängt, vollständig ausgeführt ist.

Wenn Bit 4=1 gesetzt ist, wird die inkorrekte Länge eines Datensatzes nicht gemeldet. In diesem Fall führt das Gerät die betreffende Operation weiter. Es gibt folgende Arten von inkorrekten Datensatzlängen:

(1) Ein Datensatz, der länger als der angegebene Wert ist, und

(2) ein Datensatz, der kürzer ist, als die angegebene Länge.

Die Meldung von Datensätzen inkorrekter Länge kann für eine der beiden Arten oder für beide Arien unterdrückt werden, je nach dem betreffenden Gerät.

Bits 5-7 stellen den Cycle-Steal-AdressschlUssel dar. Dieser Schlüssel wird vom Gerät während des Datentransfers bereitgestellt. Er ■ wird benutzt, um die Berechtigung zum Speicherzugriff zu prüfen.

Bits 8-15 können zur Beschreibung spezifischer Funktionen eines bestimmten Gerätes benutzt werden.

, JflyiftM/0636

- 24 - BC9-7G-O18

Die Parameterwörter 1-3 sind gerätenbhönßige St/ouerwörtcr und

werden, je nach Bedarf ausgefüllt. Falls ein Gerät die Untordrückung der Meldung inkorrekter Längen durchfühlt, gibt das Paramet-irwort 4 eine 16 Bit! lange Speicheradresse an, welche Statusadressr: genannt wird. Diese Adresse ermöglicht den Zugriff zu einem ResJtstatusblock, der unter folgenden Be

lingungcn gespeichert ist: (1) Das Bit zur Anzeige der Unterdrückung

von unkorrekten Längenangaben (Bit 4 des DCB-Steuervortes) hat den Wert 1, und (2j) alle Datenübertragungen für den laufenden Gerätsteuerblock DCB wurden! ohne Fehler durchgeführt.

Djie Grosse des Reststatusblocks kann je nach Gerät zwischen 0 und Wörtern betragen. Das erste Wort enthält den Byte-Rrctzählwert. Weitere Wörterl (im Maximum zwei) enthalten geräteabhängige Statusinformation.

Wenn keine Unterdrückung der Meldung inkorrekter Satzla'ngen vom Gerät durchgeführt wird, ist auch die Bedeutung des Gerätpararaeterwortes 4 gerälteabhängig und hat dann die gleiche Bedeutung wie die Paramaterwörterj 1-3:

Wenn das Gerätsteuerblock-Verkettungsbit (Bit 0 des Steuerwortes) den Wejrt 1 hat, gibt das Farameterwort 5 die 16 Bit lange Hauptspeiseadresse des nächsten Gerätsteuerblocks DCB in der Kette an. Wenn keine Verkettung stattfindet, ist dieses Parametc;rwort auch gerätabhängig.

Das Zählwort enthält eine 16 Bit lange ganze Zahl ohne Vorzeichen, welche die Anzahl der Datenbytes darstellt, die für den betreffenden Gerätsteuerblock DCB zu übertragen sind. Der Bytezählwert kann in einem Bereich zwischen 0 und 65'535 liegen. Für die Operation "Start Cycle-Steal-Status" muss der Wert geradzahlig sein.

Das Datenadresswort enthält die Hauptspeicherstartadresse für die Datenübertragung.

Die Cycle-Steal-Einrichtung erlaubt Datenübergaben zu oder von einem E/A-Gerät 33, während der Prozessor 30 andere Verarbeitungsoperationen durchführt. Diese überlappte Arbeitsweise ermöglicht es, eine Mehrzahl von Datenübertragungen durch einen einzelnen Befehl "E/A durchführen" einzuleiten. Der Prozessor führt zunächst den Befehl "E/A durchführen" aus. Dann erfolgt eine Verarbeitung des Be feh Ir, Stroms, während das E/AGerät jedesmal, wenn es nötig ist, vom Hauptspeicher 31 einen Speicherzyklus "stiehlt". Die Operation wird immer beendet mit einer Prioritäteunterbrechung vom Gerät. Ein Aufrufsignal 63 wird von der Kanalsteuereinrichtung erzeugt, um dann, wenn mehrere Geräte gleichzeitig Cycle-

809828/0636

j - - 25 - BC9-76-018

Steal-Uebertragungen anfordern, eine eindeutige Auswahl zu treffen. Das Aufruf^ignal dienf ebenfalls zur eindeutigen Auswahl von Prioritätsunter brjeehungen der gleichen Stufe.

Zvj den Cycle-Steal-Opcrationen gehören bestimmte Eigenschaften, die

den einzelnen Ceräte zugeordnet sein könnnen: (1) Bündelbetricb, (2) Kom-

i
mandovcjrkettung, (3) Datenverkettung, (4) programmgesteuerte Unterbrechung (PCI), j(5) byteweise oder wortweise Uebertragung von Speicheradressen und Daten, j

Alle Cycle-Steal-Operationen werden mit einer Prioritätsunterbrechung beendet}.

D^s Kommando "Cycle-Steal-Start" wird für Datenübertragungen benutzt. Der Zweck des Kommandos "Start Cycle-Steal-Status" ist es, Restparameter von derjj Gerät zu erhalten, falls die vorangehende Cycle-Steal-Operation

i infolg^ Fehler oder infolge Ausnahmezustand beendet wurde. Das Geräte stfuerljlockformat ist das gleiche wie für eine normale Cycle-Steal-Operation, Wobei die Wörter 1-5 auf Null gesetzt sind.

Während der Operationen zur Ausführung des Kotrenandos "Start Cycle-Steal-Status" werden Daten zum Hauptspeicher 31 übertragen, wobei die Startadresse diejenige ist, die im Gerätesteuerblock DCB angegeben ist. Diese Daten sind Rcstparanieter und gerateabhängige Statusinformation. Das erste übertragene Wort enthält die Hauptspeicheradresse der zuletzt vorher mit einem Startkommando versuchten Cycle-Steal-Uebertragung. Wenn während einer "Start Cycle-Steal-Status"-Operation ein Fehler auftritt, wird diese Adresse nicht geändert. Die verbliebene Adresse (Restadresse) kann eine Datenadresse, eine DCB-Adresse oder die Adresse eines Reststatusblocks sein - sie wird nur bei Stromeinschaltrückstellung gelöscht. Bei Ausführung von Cycle-Steal-Uebcrtragungen wird diese Adresse auf den Wert der laufenden Cycle-Steal-Speicheradresse gebracht. Bei Wortübertragungen weist die Restadresse auf das höherwertige Byte des Wortes. Die Signale "Geräterückstellung, E/A anhalten, Maschinenfehler, SystemrUckstellung" haben keinen Einfluss auf die Restadresse im Gerät.

Das zweite übertragene Statuswort enthält den verbliebenen Bytezählwert (Rcstbytezählwert) eines Gerätes. Der Restbytezählwert wird durch das Zählwertfeld eines Gerätsteuerblocks initialisiert, welcher mit einem Startkommando verbunden ist, und es wird nach jeder erfolgreichen Uebertragung eines Datenbytes durch eine Cycle-Steal-Operation nachgeführt. Es wird nicht nachgeführt bei Cycle-Steal-Uebertragungen in den Reststatus-

809828/0636

j - 26 - BG9-76-O18

block..: Dor Restbylezählwert wird nicht geändert, wenn yich während einer "Startj Cyc.le-Steal-Sr.atus"-Opcration ein Fehler ereignet. Er wird jedoch

i
zurückjgcstellt durch: (1) Einschaltrückshellunc (2) Rystcmrückstcllung,

(3) Gejräterückstellung, (4) "li/A anhalten", (5) Maschinenfehlerbedingung. Der Iniialt des Cycle-Stcal-Statuswortes 1 das Gerätes ist geräteabhängig, falls jdas Gerät nicht: (1) die Unterdrückung der Mel dung unkorrekter Satzlangen implementiert oder (2) einen neuen Bytezäh!wert als Teil seined Cycle-Steal-Status speichert.

Je nach Art des Gerätes können noch weitere geräteabhängige Statuswörter; übertragen werden. Durch folgende zwei Bedingungen kann veranlasst werderi, dass bestimmte Bits in den geräteabhängigen Statuswörtern auf 1 gesetzt werden: (1) Ausführung eines E/A-Kcmmandos, das eine Unterbrechung wegen jAusnahmebedingung hervorruft. (2) Asynchronbedingungen im Gerät,

i
welche! einen Fehler oder einen Ausnahmezustand anzeigen. Diese Bits werdenj aus folgenden Gründen zurückgestellt (auf 0 gesetzt): (1) Im Zusammenhang mit der ersten oben genannten Bedingung werden die Bits Zurück-gestellt bei der Annahme des nächsten E/A-Kommandos (ausser dem Kommarjdo "Start Cycle-Steal-Status") nach einer Unterbrechung wegen Ausnahmcbcdingungen. Diese Bits werden ebenfalls zurückgestellt bei einer Stromeinschaltrückstellung, Systemrückstellung oder bei Ausführen des Kommandos "E/A anhalten". (2) Im Zusammenhang mit der zweiten oben angegebenen Bedingung werden die Bits auf geräteabhängiger Basis zurückgestellt.

Fig. 11 zeigt die Leitungen der Schnittstelle 35, welche bei Cycle-Steal-Operationen benutzt werden, sowie den zeitlichen Signalverlauf. Vor dieser Operation hat das Gerät jeweils eine Cycle-Steal-Anforderung (Bit 16 auf dem Anforderungseingabebus 61) an die E/A-Steuereinrichtung 32 abgegeben, welche daraufhin die Aufrufsequenz einleitet, und das betreffende Gerät hat dieses Aufrufsignal festgehalten.

Das Bedienungstorsignal 45 wird durch die E/A-Steuereinrichtung 32 angehoben, um dem Gerät 33, welches das Aufrufsignal 64 festgehalten hatte und welches das Aufrufrücksignal 65 abgegeben hatte, anzuzeigen, dass Datenübertragungen nun beginnen können.

Wenn dieses Gerät das Bedienungstorsignal 55 entdeckt, sendet es ein Bediemmgstorriicksignal 56 an die Kanalsteucrcinrichtung 32, um anzuzeigen, dass es die notwendigen Daten und Steuerinformationen auf die E/A-Schnittstellc 35 gegeben hat. Die Signale, welche die von dein Gerät

809828/0636

- 27 - BC9-76-018

für die; Uebertragung abgegebenen DaUm darstellen, werden nicht später als zu idem Anstiegszeitpunkt dieses Steuersignals aktiviert. Dieses Steuersignal darf nicht ehor abfallen, als das Servicetorsignal 55 und das Datjcnabtastsignal 54, wobei sich dies auf den Ausgang des E/A-Gerätes bezieht.

DeIr Adressbus 49 überträgt diejenige Adresse der Speichereinheit 31, die für das zu übertragende Datenwort benutzt wird. Die Signale vom Adressbus werden zu dem Cycle-Steal-Speicheradressregister 110 auf der AdressKarte 41 übergeben. Ein Speicherzyklus findet dann statt und das Wort wiird in das Cycle-Steal-Speicherdatenregistcr 94 eingegeben. Das übertragene Wort liegt dann auf dem Datenbus 50 an.

Ddr Bedingungucodeeingabebus 53 überträgt den Adressschlüssel, der während dem Zugriff zur Speichereinheit 31 benutzt werden muss. Die Eingabejbedingungscodebits 0, 1 und 2 entsprechen den Bits 0, 1 und 2 dieses JAdressschlüssels. Die Signale auf diesem Bus werden aktiviert mit dem Anstieg des Bedienung.storrücksignals 56 und werden aufrechterhalten bis zunj Abfallen des Bedienungstorsignals 55.

Das Datenabtastsignal 54 ist ein abgehendos Signal und kann vom Gerät benutzt werden, um die dem Gerät übersandten Daten zu koordinieren. Das Datenabtastsignal 54 fällt ab mit dem Abfallen des Bedienungstorsignals

Der Statusbus 59 wird von der E/A-Steuereinrichtung 32 benutzt, um der Periphersteuereinheit 34 die Entdeckung eines Fehlers während Cycle-Steal-Operationcn mitzuteilen. Die Bitleitungen dieses Bus haben folgende Bedeutung: Bit 0 Speicherdatenfehler, Bit 1 ungültige Speicheradresse, Bit 2 Schutzschlüsselfehler, Bit 3 Schnittstellendatenfehler.

Falls die Signale auf diesem Bus aktiviert werden, hält das Gerät die Information zurück, um sie bei einer allfälligen Unterbrechung den Unterbrechungsstatusbyte zu übergeben. Die Cycle-Steal-Operation wird beendet und das Gerät bewirkt eine Endunterbrechung.

Wenn das Gerät bereits eine Cycle-Steal-Anforderung für die nächste ' Uebertragung bewirkt hatte oder wenn es iich im Bündelübertragungsbetrieb befand, muss eine weitere Bedienung über die Schnittstelle durchgeführt werden. Diese Bedienung stellt einen Leerzyklue dar» währenddem keine von Gerät

809828/0636

j - 28 - BC9-76-O18

i
gehaltcjnen Parameter geändert oder irgendwelche Stal.usliits gewonnen werden.

Venn da's Eingabe/Ausgabn-Anzcigesignal 57 eine 0 darstellt, so zeigt dies der E/A-Steuereinrichtung 32 an, dass die Operation eine Ausgabe vom Speicher 31 darstellt., und wenn es do η Wert 1 hat, ;;o zeigt dies an, dass

i
es einq Eingabe zum Speicher 31 ist.

Wtjnn das Wort/bytc-Anzeigcöignal 58 den Binärwcrt 0 darstellt, so zeigt cjies der E/A-Steuereinrichtung 37. an, dass eine. V'ortübertragung stattfinden soll, und wenn es eine 1 darstellt, so zeigt dies an, dass eine Byteiibertragung stattzufinden hat.

Aufrufbetricb

Fijg. 12 - IA zeigen in allgemeiner Form die Grundlagen des AufruJE-betrietys im Zusammenhang mit der vorliegenden Erfindung. Die Aufrufschal Längen werden benutzt bei der Auswahl von Feriphe.rgerätstcucrein-I

heiten|3A aufgrund von Unterbrechungsanforderungen oder Cycle-Steal-Anford^rungen. Gcmäss Fig. 12 werden Signale auf dem Anforderungseingabebus du^°ch irgendein Periphergerät 33 am Schnittstellenbus 35 aktiviert, welches eine Untcrbrcchungsbehandlung anfordert oder welches den Bus 35 für Cycle-Steal-Datenübcrtragungcn benutzen will. Das Signal auf der Leitung 16 des Anforderungseingabebus 61 wird immer aktiviert, wenn ein Gerät Cycle-Steal-Üatenübcrtragungen anfordert. Von den übrigen Leitungen des Anforderungseingabebus 61 ist jede einer bestimmten Unterbrechungsstufe zugeordnet. Die aktivierten Signale auf dem Anforderungseingabebus 61 verbleiben in einem stationären Zustand solange irgendein Gerät eine Unterbrechungsbedienung oder eine Cycle-Stcal-Bedienung anfordert.

Wenn die E/A-Stcuereinrichtung 32 bestimmt, dass irgendeine der Anforderungen auf dem Anfordcrungseingabebus 61 angenommen werden sollte, werden die Signale auf den Leitungen des Aufrufkennzeichenbus 62 so aktiviert, dass sie in codierter Form allen Geräten anzeigen, dass ein Aufruf- und Auswahlprozess eingeleitet wird, und zwar entweder für Cycle-Steal-Uebertragungcn oder zur Unterbrechungsbehandlung auf einer bestimmten Unterbrechungsstufe, welche durch den Aufrufkennzeichenbus 62 identi fiziert ist. Sobald die Signale auf dem AufrufUennzcichenbus 62 aktiviert sind, wird ein Aufrufsignal über Leitung 63 seriell an alle PeriphergerätsJtcuereinheitcn 3A, die am Bus 35 angeschlossen sind, übertragen, um eine Auswahl unter den konkurrierenden Periphergerätsteuoreinheiten 34, welche Unterbrechungen auf der gleichen Prioritätsstufe oder Cycle-

809828/0636

BAD

GIN«.

j - 29 - I5C9-76-O18

Steal-Opcrationen anfordci;i, vorr.miclimen. Jede PeriphcrEürätstcuereinheit

34 empfängt das Auf ruf signal von Leitung 63 und gibt er. an die nächste

Periphörgerätstenereintieit 34 weiter, wenn das Gerät den Aufruf nicht festhalten will. Wenn jedoch eine bestimmte Gerätesteuereinheit 34 eine

Bedienung von der Art angefordert hat', wie sie gerade auf dem Aufruf-

i
kennzcichcnbus 62 identifiziert ist, so antwortet sie mit dem Aufruf rücksignal auf Leitung 65, wogegen das Aufrufsignal auf Leitung 63 nicht an ein? weitere Pcriphergerätsteuereinheit 34 weitergegeben wird.

In Fig. 13 sind drei Periphergcrätsteueroinheiten 34 thematisch

i i

gezeigt, wobei angenomarien ist, dass von allen cine Unterbrephungsauforderung j hängig ist. Das erste Gerät verlangt eine Unterbrechung auf der Stufe 2, während die übrigen Geräte Unt^rbrrcliungcn auf der Stufe 1 . verlangen. Die Signale auf dem Aufrufkennzeiciiciibus 62 stellen in codierter Fopn einen Aufruf für alle Geräte dar, die eine Anforderung auf der Stufe % haben. Da dieses Kennzeichen für Stufe 1 auf dem Aufrufkennzeichenbus 62|nicht gleich demjenigen für Stufe 2 des ersten Gerätes ist, wird das Aufrufsignal auf Leitung 63 an das nächste Gerät weitergegeben. Das, in der räumlichen Folge erste Gerät, welches eine Anforderung der Stufe _rl , hat, hält den Aufruf fest und sperrt das Aufrufweitergabcsignal zurrt nächst- -folgenden Gerät. Gleichzeitig generiert dieses erste Gerät, welches *>'·. * -Bedienung auf der Stufe 1 anforderte, das Aitfrufrücksignal auf Leitung .' '; ' 65, um die E/A—Steuereinrichtung 32 davon zu informieren, dass der Auf— . ■ ■ ruf festgehalten wurde. Die E/A-Steuereinrichtung 32 antwortet darauf; .' mit der Abgabe des Bedienungstorsignals 55, und das Gerät antwortet auf -das Bedienungstorsignal 55 mit dem Bedienungstorriicksignal 56 und beginnt mit der Benutzung des Schnittstellenbus 35.

Wie in Fig. 13 gezeigt, zerfällt das Aufrufsignal, welches sequentiell von Gerät zu Gerät weitergegeben wird, praktisch in zwei separate Signale, die mit Aufruf (63) und Nebenaufruf (64) bezeichnet sind. Die interne Schaltung jeder Periphcrgerätstcuercinheit 34 erzeugt ein internes Aufrufesignal aufgrund des Empfangs eines Signals auf jeder der beiden Eingangsleitungcn 63 (Aufruf) und 64 (Nebenaufruf). Durch diese Anordnung ist das einwandfreie Funktionieren des Aufrufbetriebs sichergestellt, auch wenn eine bestimmte Pcriphergerätsteuereinheit 34 vom Schnittstellenbus 35 physisch abgetrennt wurde. Im Extremfall könnte jede zweite Periphergerätsteuereinheit 34 physisch entfernt werden.

Fig. 14 zeigt weitere Einzelheiten der internen Schaltung einer

809828/0636

BAD

! 2758021

j - 30 - BC9-7G-018

Pcriphprgerät-.steuoreinheit 34, welche beim Empfang der Aufrufsignale 63 und 64i benutzt werden und welche da;; Auf ruf rücLsi.gnal Gb erzeugen. Das

j
UND-Glied 117 empfängt sowohl das Auf ruf signal (63) air. mich dn:; N'cben-

j
aufrufsignal (64), welche auf zwei verschiedenen Eingängen eintreffen.

Das Aujsgnngssignal des UND-Gliedes 117 auf «Irr Leitung 118 ist das internb Aufrufsignal. Mit Hilfe eines UND-Gliedes 119 und einer Vergleicherschaltung 120 bestimmt man aus der gegenwärtigen Geräteuntcrbrcchungsstufc oder der Cycle-Ste-al-Anforderungsanzeige auf einer Leitung 121 sowie aus der codierten Information auf dem Aufrufkennzeichenbus 62,

ob das; betreffende Gerät den Aufruf festhalten und ein Aufrufrücksignal 65 mit Hilfe des UUD-Cliedes 122 abgeben soll.

Wenn entweder das Aus gangs signal tlnr Verglcicheruchaltung 120 oder das Ausgangssignal des UND-Gliedes 119 aktiv ist, und wenn gleichzeitig ein internes Aufrufsignal auf Leitung 118 anliegt, dann wird mit Hilfe

des UNfa-Gliedes 122 ein Aufrufrücksignal auf Leitung 65 erzeugt und es wird gleichzeitig verhindert, dass ein Nebenaufrufsignal an das nächstfolgende Gerät weitergegeben wird.

Jbder der beiden Eingänge des UND-Gliedes 117 ist über einen Widerstand (123) mit einer positiven Spannung verbunden. Die Aufrufleitung 63 und die Nebenaufrufleitung 64 werden normalerweise, wenn die betreffenden Signale inaktiv sind, auf einem negativen Pegel gehalten. Wenn nun die nächste vorangehende Periphergerätsteuereinheit 34 vom Schni.ttstellenbus 35 abgetrennt wird, wird der mit der postiven Spannung verbundene Widerstand 123 den ersten Eingang des UND-Gliedes 117 auch auf eine positive Spannung bringen, odurch ein normales Aufrufsignal auf Leitung 63 angezeigt wird. Wenn dann auf Leitung 64 von der nächstwei t:ervorhergehenden Periphergerätsteuereinheit ein Nebenaufrufsignal empfangen wird, so kombiniert sich dieses mit dem Zwangssignal auf dem ersten Eingang des UND-Gliedes 117 zur Erzeugung eines internen Aufrufsignals auf Leitung 118. Wenn die Periphergerätsteuereinheit 34, welche das Nebenaufrufsignal auf Leitung 64 erzeugte, von der Schnittstelle 35 abgetrennt würde, dann würde der zweite Eingang zum UND-Glied 117 zwangsweise auf positives Potential gebracht und das UND-Glied 117 würde auf ein Aufrufsignal 63 von der nächstweitervorhergchcndcn Periphergerätsteuereinheit ansprechen.

Peripherierlitstcuercinhci t

Fig. 15 zeigt in etwas mehr Einzelheiten die Anordnung der wesentlichen Einheiten einer Periphergerätsteuereinheit 34, die als Block schon

809828/0636

BAD ORIGINAL

I - 31 - RC9-7G-018

in Fig.| 3 ge/.eigt wurde. Die KanalKrhnittstP.llenschaltung 46 ist parallel rait anderen solchen Schaltungen an die Schnittstellenleitung 35 angeschlossen und empfängt- ebenfalls das sequentiell übertragene Auf ruf si gnal

63. In !bestimmten Fällen könnte die Kanalschnittstcllenschaltung 46 alle

kombinatorischen und sequentiellen Schaltungen enthalten, die zur direkten Steuerung eines Gerätes 33 erforderlich sind. Im vorliegenden bevorzugten Ausfühijungsbeispiel der Erfindung ist jedoch vorgesehen, dass die Grundsteuorüng für die Periphergerätsteuereinheit 34 durch einen Mikroprozessor 47 bewerkstelligt wird, welcher einen eigenen Speicher 124 für Programme, Daten und Periphergcrat-Steucrinforn:.·?» ion hat. Die Uebertragung von Daten sowie Steuer- und Abtastinformationen geschieht für den Mikroprozessor über einen Ausgabedatenbus 125, einen Eingabedatenbus 126 und einen Adressbus 127. Die Befehle des Mikroprozessors 47 enthalten OP-Codes und Adressinformation, welch letztere auf dem Bus 127 bestimmte Register, Kippgliederi und TorschaJtiingen innerhalb der Steuereinheit 34 identifiziert, welche 'aktiviert oder abgefragt werden müssen.

Fig. 16 zeigt die Hauptbestandteile der Kanalschnittstellenschaltung 46 in Verbindung mit den Sclmittstcllenbus 35 und dem fius für den Mikroprozessor 47. Dazu gehören ein üatenregister für Byte 0 mit Paritätsprüfung und Paritätsbiterzeugung und ein Datenregister für Byte 1 mit Pari tätprüfung und Paritätsbiterzeugung. Die Schaltungen zur Folgesteuerung von Unterbrechungen und Cycle-Steal-Operationen enthalten auch Teile zur Prüfung der Prioritätsstufe und der Aufrufkennzeichnung. Weiter ist ein Adressregister für Byte 0 vorhanden, und da dieses Byte auch ein Kommando für ein Gerät darstellen kann, enthält diese Schaltung auch eine Kommandodccodiereinrichtung. Eine weitere Schaltung ist für Byte 1 der Adresse vorgesehen, mit welchem ein bestimmtes Cerät adressiert wird und welche mit einer verdrahteten Adresse verglichen wird. Eine weitere Schaltung enthält das Cycle-Stcal-Statusrcgister, eine Anordnung zur Bedingungscodeerzeugung sowie Einrichtungen zur Rückslellsteuerung und Schnittstellenstcuerung. Weiterhin gibt es einen Decodierer für Ädressinformation vom Mikroprozessor, mit welchem verschiedene Kippglieder in der Periphergerätsteuereinheit 34 gesteuert und abgefragt werden.

Fig. 17 zeigt in Form eines Blorkdiagramns die hautsachlichen Bestandteile eines Mikroprozessors 47, der für eine Pcriphcrgerätstcuereiuheit 34 geeignet ist. Sie zeigt den vorher erwähnten Speicher 124, den Ausgabebus 125, den Eingabebus 126 sowie den Adressbus 127. Gesteuert wird

809828/0636

j - 32 - J3C9-76-018

der Mikroprozessor durch Eingabe von IG IiL langen Befehlen in ein OP~ Regist<ir 128, wovon der Operationsteil (OP-Code) auf eine Zyklussteuerung 129'und einen Zeitgeber (Taktgeber) 130 einwirkt., nm die notwendigen Steuersignale inncrbalb de.¹; Mikroprozessors zu erzeugen. Zum Speicher 124

i
wird ziigegrif fen mittels Adrcssinfonr.ation aus einem Speicheradresse

I
register (SAR) 131, welches aus verschiedenen Quellen geladen werden kann.

Zu diesen Quellen gehören das OI'-Regist.er 128 (für Atlresj-information aus

den Befehlen), ein Befehlsadressrcgistcr 132, ein Verbi ndungsregistcr 133Λ und ein Stapel von adrer.sierbarcn DatenndressregisLern (DAK) 134. Das Befehlsadressregi si er 132 und das Vcrbindnngsregister 133Λ wirken zusammen mit ciijieiu Rückgriff register 135 und einer Inkremenliersehaltung 136 für die notwendige Steuerung der Reihenfolge der Ausführung von Programwbefehlen

einschließlich der Operationen Verzweigung, Verzweigung und Rückkehr

sowie Verzweigung und Verbindung. Daten aus einem weiteren adressierbaren Registcfrstapel 137 und Daten vom Speicher 124, welche durch eine Auswahl- und Hull-iplexorsclialtung 138 übertragen wurden, können in einem A-Registcr 139 und/oder in einem B-Register 140 gespeichert werden. Die Register 139 und 140 bilden den Eingang zu einem Rechenwerk 141 und sie werden auch bei Datenübertragung unter Benutzung des Ausgabcdatcnbus 125 oder Eingabedatenbus 126 verwendet.

Fig. 18 zeigt weitere Einzelheiten der Kanalschni t.tstell enschaltung 46, welche bereits im Zusammenhang mit l^rig. 16 kurz besprochen wurde. Wenn im Prozessor 30 ein 010-Befehl (E/A durchführen) decodiert wurde, muss der Kanal bzw. die E/A-Steuereinrichtung 32 mit den Periphergerät" Steuereinheiten 34 in Verbindung treten, um den Schnittstcllenbus 35 für die Uebertragung eines Direkt-Cerütcsteucrblocks (IDCB) zu benutzen. Unabhängig davon, ob die Kanalschnittstellenschaltung 46 von einem Mikroprozessor 47 gemäss vorliegendem bevorzugtem Ausführungsbeispiel, oder von kombinatorischen und sequentiellen Logikschaltungen gesteuert wird, muss sie eine Anzahl von Grundeleniaritcn enthalten. Hierzu gehören ein 16 Bit langes Datenregister 142, ein Adressregister 143, ein Koinmandoregistcr 144 und eine Adressvergleichsschnltung 145 zur Auswahl der Anschlusseinheit oder des Gerätes.

Wie bereits oben besprochen, wird auf dem Schnitt Stellenadressbus 49 das erste Wort des Direkt-Gerätesteuerblocks IDCP, übertragen, welches in Bit 0-7 das Gerätekommando und in Bit 8 - 15 die Geräteadresse enthält. Eine Vorauswahl aller Periphergcrätsteucreinhciten 34 wird durch das

809828/0636

I - 33 - HC9-76-O18

i
Bit 161 des Adrcüsb».«; Λ9 gemacht, wolui ch »wischen Jo» bo i. de η Banutzungs-

arten äiuses Bus einerseits für E/A-Operationen un«l andererseits für

sonsti he Operationon unterschieden wird. Dia Vorauswahl des Ccrlitos oder der Anhchlusseinheit geschieht durch Vergleich der Ceräteadresse in den

Bits 8j - 15 des Adressbus 49 mit der verdrahteten Gc.rätcadrcssc 133B in

ι
der Adjrcssvergleichsschaltimg 145. Das Ergebnis ist ein Geräte- oder

Anschlüsseinheits.uir.wahlsignal auf Leitung 146. Kenn die Geräteadresse

erkannf: wird, dann werden Bit« 1 — 7 vom Adressbus 49 in das Kommandoregister 144 übertragen, um von dort an die Konimaiulodecodierschaltung

147 zu: gelangen. Die Signale vom MikroproiiessoradtxT.slHis 127 werden in einer Jlecodierschaltung 148 decodiert. Die Ausgabesignale der Decodierer

148 und 147 werden in der Anschlusssteuerschaltung 149 kombiniert. Bei

Datenübertragungsoperationen wird entweder auf einer ersten Ausgangs-

leitung 150 eine direkt programmgesteuerte Uebertragung angezeigt oder auf eijier zweiten Ausgangslcitung 151 eine Cycle-Stcal-Ucbertragung.

D|is Vorauswahlsignal auf Leitung 146 für das Gerät bzw. die Anschlusseinheiten gibt das UND-Glied 152 frei, welchen dann bei Auftreten des Adresstorsignals auf Leitung 51 von der E/A-Steuereinrichtung ein Adresstorrücksignal auf Leitung 52 erzeugt. Durch dieses Adresstorrücksignal erfährt die E/A-Steuorcinrichtung 32 von der Geräteauswahl.

Das 16 Bit lange Datenregister 142 ist mit dem Schnittstellendatcnbus 50 über die Busse 153 und 154 verbunden. Datenübei"gaben zwischen dem 16 Bit langen Datenregister 142 und dem Mikroprozessor-Ausgabedatenbus 125 oder dem Mikroprozessor-Eingabedatenbus 126 von jeweils 8 Bit Kapazität erfolgen in zwei separaten Zyklon aufgrund von Steuerinformation vom Mikroprozessor. Bei einer direkt programmgesteuerten Leseoperation gibt das Üatenregister 142 die Daten, die es vom Mikroprozessor-Ausgabedatenbus 125 erhalten hat, über den Bus 154 an den Schnitlistellendatenbus 50 weiter. Wenn es sich um eine direkt programmgesteuerte Schreiboperation handelt, werden die Daten vom Schnittstellendatenbus 50 in das Datenregister 142 über den Bus 153 eingegeben, um später in zwei separaten Zyklen an den Mikroprozessor-Eingabedatenbus 126 weitergegeben zu werden.

Wenn der Kommandoteil des Direkt-Gcrätestcuerblocks eine "Start Cycle-Stcal"-Operation verlangt hat, stellt der vom Bus 153 eingegebene Inhalt des Datenregisters 142 Adressinformation dar_r die über den Mikroprozessor-Eingabedatenbus 126 an den Speicher 124 ties Mikroprozessors

809828/0636

'· - 34 - 15C9-/6-ÜL8

I
weitergegeben wird. welcher in Fi)¹,. 17 gezeigt ist. Ausserdem wird bei Decodierung einer "Start Cycle-SU-aT'-Operation der Inhalt des Konimnniloregisters 124 über einen Bus 155 zum MLLi-oprozessor-Kingabedatcri- bus 126 weitergegeben, um dann in den Speicher 124 des Mikroprozessors zu gelangen. Der Speicher 124 wird also als Kommando, pe icher und als

Speicher für Adressen der Spei cliereinheit 31 benutzt, um nachfolgende Cycle-Steal.-Datenubertragungsoperationen zu steuern.

i
Während der folgenden Cyc.le-Stc-al-Ucbcrtragungsoperal ionen erhält

I
das Adressregister 143 über einen T>us 156 in zwei aufeinanderfolgenden Zyklen!vom Mikroprozessorspei eher 124 die vorher gespeicherte Adresse für die Speichere!nheit 31. Diese Adresse wird in den nachfolgenden

Cycle-Steal-Datenühertragungsoperationen über einen Bus 157 zum Schnittstellehadressbus 49 übertragen, um von dort an die Adressiereinrichtung der SpeJLchcreinheit 31 des Prozessors zu gelangen. Das Dntenregistcr 142

wird f(ir die Daten einer Cycle-Steal-Uebcrtragung benutzt, unabhängig

!
davon,;ob es sich um eine Lese- oder Schreiboperation handelt.

Ein dritter Kommandotyp, welcher vom Direkt-Gcrätesteuerblock IDCD

abgegeben werden kann, ist da« Vorbereitungskommando, welches auf der Leitung 158 angezeigt wird. Aufgrund eines solchen Vorbereitungssignals werden die Bits 11 - 14 vom Schnittstellcndatenbun 50 in einem Prioritätsstufenregister 159 gespeichert und das bereits früher erwähnte 1-Bit von der Leitung 15 wird in einem Merker 160 gespeichert. Der Inhalt des Prioritätsstufenregisters 159 gibt die Prioritätsstufe des Gerätes für Unterbrechungsanforderungcn an. Ein Unterbrechungsanforderungssignal auf Leitung 161, welches vom angeschlossenen Mikroprozessor 47 abgegeben wird, wird durch ein UND-Glied 162 weiterübertragen, wenn das I-Bit, welches im Merker 160 gespeichert ist, den Binärwert 1 hat. Hierdurch wird angezeigt, dass das Gerät auf jeder beliebigen Stufe unterbrechen darf. Wenn das Gerät unterbrechen darf und wenn eine Unterbrechungsanforderung auf Leitung 161 vorliegt, wird ein Stufendecodierer 163 freigegeben und aktiviert dann eine der Signalleitungen auf dem Anforderungseingabebus 61. Die aktivierte Leitung gehört zu der Unterbrechungsprioritässtufe, welche durch den Inhalt des Prioritätsstufenregisters 159 angezeigt wird.

Wie früher bereits im Zusammenhang mit Fig. 14 besprochen, beginnt die E/A-Steuereinrichtung 32 eine Aufruffolgc aufgrund jedes beliebigen Signals auf dem Anforderungs-Eingabcbus 61, gleichgültig ob es sich um

809828/0636

j - 35 - DC9-76-O18

eine Untoirbrechungcmforderung oder um cine. Cyclc-iiU'.al-Aiifordi'iung handelt], welch letztere durch ein Signal auf der Leitung 61-16 angezeigt, wird. Zu der Aufiuffolge gehurt, die Uebertragung des Aufrufkcnnzcicheiis auf dem ^rus 62 an alle angeschlossenen Feriphergerätstcuercinhci Ilen 34 und die sequentielle Uebertragung des Auf ruf signals über

Leitung 63. Wenn das Aufrufkennzeichen au! dem Bug 62 irgendein Gerät aufruftj, welches eine Cyclc-Stenl-Uebertraguug anfordert, wird ein

Signaliauf Leitung 164 aktiviert. Wenn das in Fig. IB gezeigte Gerät eine Cyclc-Steal-Ucbertragung angefordert hat und dies auf der Leitung 121 anzeigt, wird nunmehr das UNL)-Glied 119 ein Ausgangssignal erzeugen.

Wenn die Signale auf dem Aufrufkennzeichenbus 62 eine Unterbrechungsprioritätsstufo angehen, die gleich der gegenwärtig im Register 159 gespeicherten Stufe ist, und wenn das in Fig. 18 gezeigte Gerät eine Unterbrechung angefordert hatte, wie es durch ein aktives Ausgangssignal vom UNO-Glied 162 angezeigt wird, dann wird auch das UND-Glied 165 ein aktives Ausgang;;signal haben. Aufgrund eines aktiven Auagangssignals des UND-Gliedes 119 oder des UND-Gliedes 165 gibt schliessli.ch das ODER-Glied 166 ein Ausgnngssignal ab, welches die Weitergabe des Auf rufsignals an die nachfolgende Periphergcrätsteuercinhcit 34 verhindert. Für dieses Vcrhinderungssignal ist die Leitung 167 vorgesehen. Das Festhalten des Aufrufs durch dieses Gerät wird über eine Leitung 168 an andere Schaltungsteile der Pcriphcrgerätsteuereinrichtung 34 der Fig. 18 signalisiert. Weiterhin wird ein UND-Glied 169 freigegeben, um in der betreffenden Periphergerätr.tcucrcinheit 34 aufgrund des Bedieriungstorsignals von Leitung 55 der Schnittstelle 35 ein Bedienungstorriicksi gnal auf Leitung 56 zu erzeugen, um die weitere Uebertragung über den Schnittstellenbus 35 zu steuern.

Fig. 19 und 20 zeigen Einzelheiten der Verbindungsschaltungen, welche sich auf einer Anschlusskarte, wie z.B. der Karte 45 von Fig. 2 befinden. Die Prozcssorkartcn 40, 41 und 42 sind so ausgelegt, dass eine vorgegebene Anzahl von Periphergerätcn bedient werden kann, die über E/A-Karten 44 angeschlossen sind, welche in dem in Fig. 2 gezeigten Grunddatenverarbeitungsgerät vorgesehen sind. In gewissen Füllen kann es erforderlich sein, dass weitere Periphergerätc an die Grundeinheit angeschlossen werden müssen. Diese werden normalerweise in einem Gestell untergebracht, wie es in Fig. 2 gezeigt ist, und welches eine Stromversorgung 37, einen Kartenhalter 38 und zusätzliche C/A-Gcrätanschlusskarten 44 enthält. Die

809828/0636

Vei !.i nt'

- 36 - BC9-76-O18

ungsscha J.tungcn auf der Zwi α· li<:nvrr.stäi .-kuiiguknrte 4Γ> slollc:n die.

Verbindung zwischen den Ki gnnllei tunken den Schui tt;;i elJcnbu;: 35 der

j
Grundeinheit der l-'i.g. 2 und dem weiteren Schnittst el lcnbur; 35 der Zusatz— einheit her.

FXg. 19 isL ein Blockdiagramm dor Zwischcnve.r.stärkungnr.nsch] usskarte /|5 von Fig. 2. Zu den Vc.rbindungsschultungen gehören Zveirichtungs-Treiberschaltungen 170 und 171, welche den Adressbus A9 und den Datenbus 50 des JGrunddat mveraibeit ungFcystemr. der Fig. 2 mit einem Zweiriehtungs-Adressbus 172 bzw. einem Zweirichtungs-Oatenbus 173 der zusätzlichen Schnittstellcmniordnung verbinden.

Treiber 174 bevirl-.cn für Signale des Dal onverarbei tungssystems auf abrollenden Bussen und Stcuersi gnallei tun (je η 175Λ cine Zv? i Rihenvcrstlirkung und geben diese weitei über einen Bus 176Λ an die zusätzlichen Schnitt— stclleiieinrichtunßcn. Treiber 175B bewirken für Signale auf einem Bus 17611 dir zusätzlichen Schnittstelleneinrichtungen eine Zwischenverstärkung uijid geben die Signale an ankommende Bus- und Steuersignal leitungen 177 weiter, welche zum Kanal des Crunddatcnve.rarbei tungssystcms gehören.

Eine Durchschaltung:;.·;! euerung 178, die im einzelnen im Zusammenhang mit Fig. 20 beschrieben wird, reagiert auf bestimmte Signale, die mit der Uebertragung von Adressen, Daten oder anderer Steuerinfornr;tion zwischen dem Kanal des Cruriddatenveiarbeilungspystcins und den zusätzlichen Periphergeräten zusammenhängen, um den richtigen der Zweirichtungstreibi.r 170 bzw. 171 zu aktivieren und um die Datenübergabe in der richtigen l!ebi:itragungsrichtung zu bewirken. Infolgedessen ist aussei" den Daten, die ohnehin normalerweise über die Schnittstelle übertragen werden, keine weitere Information nötig, um zu bestimmen, in ve 1ehe Richtung die Treiber 170 bzw. 171 jeweils wirken sollen.

Fig. 19 enthält weiterhin einen Block 179 mit der Bezeichnung "Auf ruf steuerschaltung" . Die Anschlusskarte, die direkt an die Schnittstelle des Grundsystems angeschlossen ist, um die Verbindung mit e'ne.r. Zusatzgruppe von E/A-Gerälen herzustellen, kann dazu dienen, das Grundsystem mit einem Fcriphcrgerät zu verbinden, welches vom Grundsystem ziemlicnTentfernt ist, so dass die Signale der Schnittstellcnleitungcn zwischenverstiirkt werden müssen, um das weil entfernte Periphergerät einwandfrei zu steuern. Zu den Schnittstellenoperationen, die im Zusammenhang mit den Fig. 13, 14 und 18 beschrieben wurden, gehören sequentielle Aufruf-, Hebenaufruf- und Aufrufrücksignale, mit denen ein bestimmtes

809828/0636

J*V/ir>}.n/-) π.^

[ - 37 - BC?-/6-018

Periphirgnrät au.s;'..'v.'äli 11. wird, um d-c» Schiii tT.r.tcllc bei einer Unterbrcchunc Oder eliv·!' CycLc-Ste;il--Auiorderiing zu benutzen. V.Vim il.'u; Aiifruf-

i
signal !oder das Auf rufweitcrg.-'bc- oder Aufruf riicUr;ign;i1 den Wee ^zu dem

weit entfernten Poriphergerät durchlaufen müssen, wird dadurch bei den Operationen an der Schnittstelle Zeit verloren. Dr.i.-h.'.lb enthält im Rahmen

ι
der vorliegenden Erfindung; die Anschlusr.karte, welche die Zwischenver-

stäikuijig besorgt, auch eine· AufrufSteuer:chaltung 179, vrlohe im Zusammenhang m|t weiteren ankommenden Bussen IW) und Anschlüssen IRl, an welche

das entfernte reriphergerät nngeschlosr.en .sein kann, das Festhalten oder

Weitergaben des Aufrufs oder das Erzeugen den Aufrufrücksignals auf der Anschlusskarle selbst bewerkstelligen kann. Dadurch verden die Signallaufze|.teii zum und voin entfernt angebrachten Pcrij Iiergerät beim Aufruffes tha} ten erspart.

Die in Fig. 18 gezeigten Signale, wie z.B. UnterbrechungSiMiforderung 161 od^r Cycle-Steal-Anfordorung 121, würden in diesem Fall, wenn sie von dem entfernten Peripherie rat konmien, an die Aufrufsteuerung 179 gelangen, um daraufhin eine der Leitungen auf dein Anforderungs-J'.ingabobus 61 zu aktivieren. Ein mit dem Bus 177 verbundener Bus 1B2 überträgt die betreffende Information. Die Auf rufweiterschaltung 179 enthalt auch die Einrichtungen, welche auf ein Schnittstellenaufrufkennzeichen auf den Leitungen 62 ansprechen und diese mit der Prioritätsstufe kombinieren, welche dem betreffenden Periphcrger;^!t im Register 169 zugeteilt ist, um die Signale für das Aufruffesthalten, die Aufrufweitergabe sowie das Aufrufrücksignal auf die Schnittstelle des Crundsystems zu geben.

Fig. 20 zeigt weitere Einzelheiten der Verbindungssch.iltuugen auf der Zwischenverstärkungsanschlusskarte A5 der Fig. 2, welche auf bestimmte Signale des Schnittstellenbus des Crundsystems, welche durch die normale Schnittstellenbenutzung aktiviert: werden, ansprechen, um die Richtung der Signalübertragung auf dem Zweirichtungs-Adressbus 49 oder dem Zweirichtungi>-Datenbus 50 zu bestimmen.

Im unteren Teil der Fig. 20 ist eine einzelne Zweirichtungssignal-

lAlle

leitung /»9-K des Adressbus 49 gezeißtT\anderen Signalleitungen des Adressbus A9 und alle Signal leitungen des Datenbus 50 könnten genauso dargestellt werden. Zu jeder Zweirichtungssignalleitung gehört ein erster Treiber 183, welcher durch ein erster. UND-Glied 184 angesteuert wird, um Signale für den zusätzlichen Schnittstellenbus 172 gemäss der auf der Adressbussignal leitung 49-Jl empfangenen Information zu erzeugen. Ein

809828/0636 BAD ORIGINAL

: ³⁸ r>CO- 76-018

zwo it'er* Treiber 1 <<5 an«! ein ?veife:> ΙΚ,Ίΐ Cl i. ed 1 !'/> er.-.cugei) Signale in

i
der enüy,>'i\cn[\v :ct :- Leu Richtung, d.h. 1-ür die Jnf οι π ..ί i on , ve lebe von der Leitung 172-J-IiIcS zusätzlichen Γ,/Λ-Hus 172 zur» ;■..·:n;il des Gi urdsysteiii'-. über Lcji tuiig 4'Jf¹Zi.- übertragen.

Di''i Schaltungen zur Steuerung der U-cbci tv.-iguiig.M'i < htung auf den

Zweiri c-litungs-Adrerisle'. tunken enthält einen ersten 'vivcrtcr IB/ und einen

zweiten Inverter 183. In einem früherem Teil der V- v-c Ji > vi bung wurde ι

bereit^ f,C" ^i;*'t;i-» d.'ss die einzige Zn it, km der Ad π·:: s i i> f ο rinnt i on vom Kan.jl an allei reriphcrj'i'r'itf, v;elrhc an den S< -Imi. 1.1 s te ] 1 enhns angeschlossen sind, i^liert ι;ΐ(;(.·η v.'ird, die Zeit iler Voi ;)iisv;i!i 1 eiiu. :; Per i i>he ι jjerätes bei Vorlief.eii eiii(!.<; 010-Kc fell Is (Γ,/Λ durehi'iihr c ,·.) in J'i o"(-r. r."r ist. Wenn die«; i'.utrifft, ist da.·; Adresr.bit 16 auf dem Adresibur, /»9 cine I. Sollte die.-; der Fall sein, so vi.rd das I*ΐ t vom Inverter 1 ί'7 in eine 0 uni}>ev?;:iwle! t und dann voi:i Inverter 188 wider in eine binäre 1 umgewandelt, um das UND-Glied HVt freizugeben zur Weitergabe der Information der Adressbussif.nal leil unp, Λ9-Μ Damit kani> der Treiber 1.8.) das Adre.sssiynal zur Weiterg.ibt; an die zusätzliche- Sc' L tr■·. tel lenbus»>i jjiii.'J. leitung 172/1 /λ'ϊ ücbcnvcistärken. In allen anderen l-äiicn, '..'enn das JJi.t 16 de:; Adressbus 49 eine binäre 0 ist, wird dies durch den Inverter 187 invertiert, wodurch das UND-Glied 186 freigegeben wird, so dass der Treiber

185 die Signale von der zusätzlichen Se.hni ttstell t nl e i tunj; Γ/2-i', welche zur Ad res.'; signal leitung 49-.tfd.es Kanals gerichtet sind, ve it: ergibt. Dies geschieht aber nur während Cyele-Steil-Datcnübertrayungen, bei denen das Pcripherp.erät Adressi nf ormit ion an den Prozessor !-.endet.

Für jede Zwcirichtungsp i gna] leitung des Datenbus ^r>0 ist auch ein Paar von Treibern 183 und 185 sowie ein Pnar von UND-Gliedern 18Ί und

186 vorzusehen. Die selektive bzw, alternative lienutzung der beiden Treiber wird gesteuert durch das Ausgaiignsignal eines UND-Gliedes 189 und eines Inverters 190. Die Schaltungen zur Bestimi lunp, der Si gna !übertragungsrichtung auf dem Datenbus sind im restlichen Teil der Fig. 20 gezeigt.

Eine erste Situation, in welcher Daten von tlrw zu; ä t ζ 1 i eben Schnittstellenbus zum Kanal übertragen werden müssen, wird auf der Leitung signalisiert, veranlasst durch ein UND-Glied 192, v/elches Kinärcignale von den Bitleitungen 1 und 16 des Adressbus 49 aufnimmt. Wie bereits früher gesagt, bedeutet eine binäre 1 auf der Adressbussignal leitung 49-16 die Vorauswahl eines Periphergeräts aufgrund eines 010-Befehls

809828/0636 BAD ORIGINAL

I - 39 - nC9-76-018

(E/A durchführen). Wenn die Auswahl für eine direkt programmgesteuerte Li»£;c—O[jcration vorgenommen wird, ist. während der Vorauswahl die ISi.t— Leitung 1 des Adressbus 49 mit einer binären 0 beruf schlagt: (als Folge

I
des Koiinandocodcwnrles, welches ein Lcsekommando angibt), welche von einem inverter 193 invertiert wird, um so das UKD-Glicd 192 freizugeben und dartiit über dac 0!¹KR-GIi cd 189 ein Signal zu erzeugen, welches das Pcriphorgerät zur Ik-beitragung von Daten an den Kanal aulgrund des Lesekommandos freigibt.

Mittels einem bistabilen Kippglied 194 (Untcrbrecbungsbedienungstor)

und eines UND-Gliedes 195 wird eine andere Situation angezeigt, bei welcher die Treiber des Zweirichtungsdatcnbus Datensignal« geinäss einem Steuersignal auf Leitung 191 zum Kanal übertragen müssen. Bei eincv Cyclc-StcallVitcnübergabe durch ein Feriphergerät zeigt ein Binärwert 1 auf der Leitung 57 an, dass dies eine Eingabe-Cyclo—Steal-Operation ist, und di$ Bedienung für die Cycle-Stenl-Datenübertragung wird angezeigt durch das normale Uedienungstorsignal auf Leitung 55. Das einzige, was in dieser besonderen Situation noch festgestellt werden muss, ist, ob da;; Bodicnungstorsignal auf Leitung 55 nicht zum Zwecke der Behandlung einer Unterbrechung generiert wurde, welche Tatsache durch das Ausgangs' signal eines Kippgliedes 194 signalisiert wird, welches sich im Aus-Zustand befindet und das dritte Eingangssignal für das UND-Glied 195 abgibt.

Das dritte Eingangssignal zum ODER-Glied 189 stellt eine binäre 1 dar, wenn das Kippglied 194 im Ein-Zustand oder gesetzten Zustand ist, woraufhin die Daten von dem Zweirichtungsdatenbus zum Kanal durchgeschaltet werden wegen der Bedienung einer Unterbrcchungnanfordcrung. Bestimmte Information, wie z.B. das Unterbrechungskennzeichen, muss zum Prozessor wcitergeleitet werden, um in internen Registern gespeichert zu werden. Ein bistabilcs Kippglied 196 (Unterbrechungsaufruf abgetastet) erinnert daran, dass ein Aufruf für eine Untcrbrechungnbedienung auf Leitung 63 empfangen wurde, als das Aufrufkennzeic.hcnbit 0 auf Leitung 62-0 eine binäre 0 war, die durch einen Inverter 197 invertiert wurde. Demzufolge wird das Kippglied 196 nur gesetzt, wenn ein Aufruf für eine Unterbrechung durchgeführt wurde und nicht etwa bei einem Aufruf für eine Cycle-Steal-.Operation. Wenn das Kippglied 196 gesetzt wurde und damit aktiv ist, wird das nächste Bedienungstorsignal von-Leitung 155 benutzt, um das Kippglied 194 zu setzen.

809828/0636 JAWOlRO

; - 40 - ilc:<J-76

Wi₁MTiI das Kippßlicd 1^uh (lint ο ι b ι cchui:;>i,l· .'' i ι ί;·.ιιι!·,:; t οι j ι¹ Lni>esch;'l rot

ist, v.-ird das K i pjM; 1 "l fd 1 % (Untc-rbi (■chuiij'.sr.ii f ruf ;il>;.( ί ast ca) UK·!" (linen invcrLrtr 198 mul ein ODIT.-Clied K'9 zurückgestellt. Da:: Kippclie.d 19Λ

(Unterlircchunf.r.bedienuiij'.i.l or) wird dm eh ein I'.Jj-Gliod ZlH) über ein OUEH-Glied iOl zui uck^ostell I.. Das p,e:;ch i ι lit dann, \;- an <l·: .·; Kippj',licd 196 (Untcrbrccbun{;sauf ruf abgetastet) zurückgestellt ist, und wenn dar» Γ·ϊ f.nal iWedieiiunp.st or auf Leitung V> ahr.^falJ η ist:, wodurdi über einen InVCrL(Ji" 202 iint'.cx.eigl wi.rtl, da.·^; d<■)" UnI crbj cclinij-.r bcdi cinmg:-.zyklun beendet ist.

Ein ODKIV-C'. 1 i cd 203, «leisen ]'.iii!',"nij-,i'n von d"r Krm > 1 f.cliui t Ist el Ie verschiedene Sij;n;;le /.ιΐ)-,(:ί iilirl. v.'erdin, bi'üor^t die Ur(I_-IUe¹IUnC aller Schal Lunten, die in l'i{',. 20 ye/.e.ir.t '">ii'd.

lii η weiterer Vorteil v.'ird im Zu:; aiiuni'iihan;», mit der vui 1 i (;j',enden Erfindung erreicht durch einen zu:;ä LvA i eben r.in(;pn;; zu jod;:in de·.!" UND-Glieder 186, die für je eine Zv/ei ri eh t ungiisi ;;nal 1 ei t r ij; vorgesehen sind. Wenn ein zusätzliche.-; K ar t enjvste 11 mit Stromversorgung zum Cnind-

pyst.«'.ni| binzu^ei ii<;t: werden soll, so v.'i^vd beim St. romversor j'uuyr.pyst em eine Si }',nal !ei tun;', vorgesehen für ein Sif,nal "Fi nschil t rückst el 1 un[;" , wolclicis dem Kinschal t riickstel 1 si }',nal auf l.eiluiij', 57 des Orunddal (iivi'iarbo i lun};ssystcms vergleichbar ist. Das I'.i lin hai trücksl .e 11 si {^T,nal auf I.citimp, 204, we 1 clic zum zusätzlichen Selini t t st e 1 lenbus gehört, ist im Normalzustand inaktiv, d.h. es stellt eine binäie 0 dar. lnfolße de··; Invericrs 205 bleibt das UND-Glied ISlG also im Normalzustand f r e i p.e^el.en. Auch wenn die Stromversorgung des zusätzlichen Sei : i11sie 1]enbus ausgeschaltet wird, bleibt die Schiii 1 l st el Ie des (hundsyst ems mit allen direkt daran angeschlossenen Geräten ί unkt i ons ί äh ί;;. ΙΊοί einem Versuch, ein Peripherpe. rät am zusätzlichen Sehni tt st el 1 enbus aus.zuvjählen , viirde lediglich ein Redi ni;iini\sco(ie 0 an den Krnal zurüc:l;;;ey( luii, v.^re. leber anzeigt , d.TSS der zusätzliche Schni t tst el lenluis nicht in !Ulrich ist. Da der Treiber 185 nur eine einzelne Last an der Schni t t.sl e 11 ensi i;nal 1 ei l mij; Λ9-/I ist, };ibt es keine negativen Ιΐί'κ k\;i rkunf.en auf die Si c,na lpe; (·,·.·! auf dor Schnittstelle des (irumlr.ys t eins , ρ,Ι ei chj;ü 11 i f,, wieviele I'ei i phi!i{',ei ate vom zusätzlichen Schni 11si el 1 enbus abj;et rennt werden.

Hei öcr St romei nschal t unj; der zusätzlichen 'Ai Im i t t si el 1 e wird das Ilinso.hnll.rückst el ] signal aui I.eitunc, 20A al: t i vi crt., v.'odui . h das UND-Glied 186 fM··.peilt wird. Während des Sl rinne ί nschal l vorj'.'uf.es also, während dem vei schiedenc linheiten am zusäl/. 1 i ( heu Sehn i t I s t el 1 enbus

809828/0636

j ~ αϊ - UC9-76-O18

ihre ZiUtimde um! Si f;nal bedingungen ändern, i.'erden iti'üi· externen Signale (lure

nicht (lurch das UND-Cl i cd 18f> an den Sclmi tt.slcllcnlu.-· de:: Gniiul systems weitergegeben. -3

IiB Rahmen der vorliegenden Erfindung Wiirdon St and.ivdverbi nJungs" schaltijnf.cn vorgestellt, welche auf jeder Ansc.lilusskortc· y.ur Verbindung mit eiiicm Schnittstcllenbus einos Grunddatcnvernrijfi.l'.ungssyste'.ii.'j vorgesehen .und, um die Signale s«n/ohl von Zwp.irichtiinßssignallci tunken als auch die von Einvichtungcsignallcituiigcn zv.'i.:-;chfnzuv«rstärken. Die relativ einfachen Schaltungen reagieren auf nornip.le Sc.hnil.L.'it-.ellcnsignalc so, dass

i
sie dio Richtung der Signalübertragung auf den Zwei rieht ui'gsbu ;sen steuern können. Weitere Schaltungen werden wc-drr in den Kanalcinrichtuugen noch auf der zusätzliclicn Anschlusskartc benötigt, um Adrcssinforinationen zu erkennen, welche die Notwcmü gkcit anzeigen, drr.s Treiber aktiviert werden müssen, um Signale zu einem weiteren liinaabo/Ausgabc-Schiiittstellenbus ilurchzugeben. Ausserdem werden die Signal laufZeitverzögerungen für die kritischen Aufrufsignale verkürzt durch Bereitstellung von solchen Schaltungen direkt auf der An sohlusska ι le, welche normalerweise zu einem Periphirgerät gehör' i, welches weit von dem Schni ttst.e J lenbus entfernt ist. Weiterhin werden die nachteiligen Wirkungen von Stromvarsorgungsschwankungen und Störsigaalen, welche durch einen zusätzlichen Schnittstellenbus bedingt sind, durch einfache Schaltungen auf der Zvischenvcrstiirkungskarte eliminiert oder wenigstens isoliert.

809828/0636

, 4

L e c r s

BAD ORIGINAL

Claims (4)

1. PATENTAN SPRÜCHE

   (Jy Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle einer Datenverarbeitungsanlage zur gesteuerten Verbindung der Daten-, Adress- und Steuersignal leitungen einer zu einem Prozessor mit Kanal und angeschlossenen Periphergeräten gehörenden Eingabe-/ Ausgabesammeileitungs-Anordnung und einer Eingabe-/Erweiterungssammelleitungs-Anordnung, gekennzeichnet durch,

   - erste Treiberanordnungen (170, 171) zur Verbindung von Adressleitungen (49, 172) und Datenleitungen (50, 173) der beiden Sammelleitungsanordnungen für wahlweise Signalübertragung in beiden Richtungen,

   - zweite Treiberanordnungen (174, 175B) zur Verbindung von Steuersignal leitungen der beiden genannten Sammelleitungsanordnungen für Signalübertragung in nur je einer Richtung und

   - Steuer schaltungen (178), die mit Signal leitungen und Treiberanordnungen verbunden sind und auf vorbestimmte, normal zwischen einem Periphergerät und dem Kanal übertragenen Signale ansprechen, um die Signalübertragungsrichtung in den ersten Treiberanordnungen zu steuern.
2. 2. Anschlußschaltung nach Patentanspruch 1, dadurch gekennzeichnet, dass in den ersten Treiberanordnungen je für einzelne Sammelleitungen eine erste Treiberschaltung (183) zur Abgabe von Signalen an eine zugeordnete Leitung (172-N) der Eingabe-ZAusgabe-Erweiterungssammel leitung,

   - eine zweite Treiberschaltung (184) zur Abgabe von Signalen an eine zugeordnete Leitung (49-N) der genannten Sammelleitung,

   - eine erste Verknüpfungseinrichtung (184) deren Ausgang mit dem Eingang der ersten Treiberschaltung verbunden ist und deren Eingänge mit der zugeordneten Leitung (49-N) der genannten Sammelleitung sowie mit einem Steuerglied (188) in den Steuersenkungen verbunden sind und

   ß 0 9 ö 2 0 / 0 6 3 R ORIGINAL INSPECTED

   BC 976 018

   - eine zweite Verknüpfungseinrichtung (186) deren Ausgang mit dem Eingang der zweiten Treiberschaltung verbunden ist und deren Eingänge mit der zugeordneten Leitung (172-N) der Eingabe-/Ausgabe-Erweiterungssammelleitung sowie mit einem weiteren Steuerglied (187) in den Steuerschaltungen verbunden sind, angeordnet sind, wobei die Steuerschaltungen jeweils nur entwederldie erste oder die zweite Treiberschaltung aktivieren.
3. 3. Anschlußschaltung nach Anspruch 1, dadurch gekennzeichnet, dass jede der zweiten Verknüpfungseinrichtungen (186) einen zusätzlichen Eingang aufweist, der mit einer der für Signalübertragung in nur einer Richtung vorhandenen Steuerleitung (204) der Eingabe-/ Ausgabe-Erweiterungssammelleitung, welche als Steuerleitung für ein Stromeinschalt-Rückstell-Signal vorgesehen ist, verbunden ist, so dass die betreffende Verknüpfungseinrichtung je nach dem Binärwert des Signals auf dieser Leitung gesperrt oder freigegeben wird.
4. 4. Verwendung der Anschlußschaltung nach den Patentansprüchen 1 bis 3, in einer Datenverarbeitungsanlage, in der mehrere Steuereinheiten für Periphergeräte direkt an die Sammelleitung in der Art einer Mehrpunktverbindung angeschlossen sind (Fig. 1), wobei jede Steuereinheit Schaltungseinrichtungen (Fig. 14) aufweist, um ein seriell übertragenes Aufrufsignal entweder zur nächsten Steuereinheit weiterzugeben oder es zwischenzuspeichern und damit die Sammelleitung für sich zu belegen, und in der mindestens ein Periphergerät an die Eingabe-ZAusgabe-Erweiterungssammelleitung angeschlossen ist, dadurch gekennzeichnet, dass in der Anschlußschaltung eine Aufrufsteuerschaltung (79) angeordnet ist, um ein seriell übertragenes Aufrufsignal in Abhängigkeit davon weiterzugeben oder festzuhalten, ob ein Anforderungssignal von irgendeinem an die Eingabe-ZAusgabe-Erweiterungssammelleitung angeschlossenen Periphergerät vorliegt oder nicht, wobei Ausgänge (102) dieser Aufrufsteuerschaltung direkt mit der Steuerleitung (177) der genannten Sammelleitung verbunden sind.

   809820/063R

   ic