FR2639733A1

FR2639733A1 - Perfectionnements a un ordinateur de type domestique

Info

Publication number: FR2639733A1
Application number: FR8815666A
Authority: FR
Inventors: Michel Poivet
Original assignee: EUROP RECH ELECTR LAB
Current assignee: EUROP RECH ELECTR LAB
Priority date: 1988-11-30
Filing date: 1988-11-30
Publication date: 1990-06-01

Abstract

Ordinateur comprenant un circuit intégré 11 de gestion d'entrées-sorties avec une entrée-sortie 12 connectée à un bus 15 de données auquel sont reliées des mémoires morte 20 et vive 21. Les mémoires 20, 21 sont connectées directement au bus, à l'exclusion de tout tampon entre ces mémoires et l'entrée-sortie 12 correspondante. La charge capacitive du bus présentée par le fil de ce dernier et par les mémoires est de l'ordre de 150 picofarads.

Description

PERFECTIONNEMENTS A UN ORDINATEUR DE TYPE
DOMESTIQUE
L'inventlon est relative à des perfectionnements apportés à un ordinateur, notamment du type domestique.

Un micro ou mini ordinateur comprend habituellement un micro-processeur et un ou plusieurs circuits de gestion d'entrée-sortie dont les fonctions sont, en partlculier, la gestion des pérlphériques, la connexion au bus de données et au bus d'adresses ainsi que le codage et le décodage des adresses.

Un tel circuit est, le plus souvent, sous forme de circuit Intégré dont chaque sortie délivre un courant de l'ordre du milli-ampêre ou moins. L'intensité du courant fourni par le bus de données étant ainsi limitée, la technique usuelle consiste à relier le bus à chacun des organes à connecter par l'intermédiaire d'un tampon ou "buffer" bidirectionnel qui Joue le rôle, d'une part, d'amplificateur de courant, et d'autre part, de séparateur entre deux bus de charges différentes.

Dans le cadre d'une recherche de diminution des coûts et d'amélioration des performances, on a constaté qu'il n'était pas indispensable que les mémoires vives et mortes, soient connectées au bus par l'intermédiaire d'un tampon.

Ainsi, l'invention est caractérisée en ce que la (les) mémoire(s) vive(s) et/ou morte(s) de l'ordinateur est (sont) reliée(s) directement au bus de données sortant du circuit de gestion des entrées-sorties.

Par connexion directe, on entend ici que les mémoires vives (RAM) et mortes (ROM) sont connectées directement, sans tampon ou buffer, à la sortie de bus de données du circuit de gestion des entrées-sortie.

On a en effet découvert que, malgré sa faible valeur (par exemple de l'ordre de plusieurs milliampères), l'intensité du courant délivré par le bus de données était cependant suffisante pour alimenter des mémoires mortes, des mémoires vives ainSI qu'un tampon amplificateur de courant pour la connexion des autres périphériques. En outre, la charge capacitive introduite par les mémoires, le bus lui-même, et éventuellement par le tampon à la sortie du circuit de gestion des entrées-sorties entraîne, pour les circuits à l'aval du tampon, un retard peu genant dans la transmission des signaux.

L'invention permet non seulement de se passer d'un tampon amplificateur de courant d'un prix non négligeable, mais, en plus, elle diminue la consommation en courant (du fait de la suppression d'un tampon) et, surtout, elle diminue le temps de transit entre la sortie du circuit de gestion des entrées-sorties et les mémoires.

En effet si un tampon bi-directionnel est, comme dans l'état antérieur de la technique, prévu entre la sortie du circuit de gestion des entrées-sorties et les mémoires, ce tampon amène un retard de l'ordre d'une vingtaine de nanosecondes.

Du fait de la réduction du temps de transmission entre la sortie du circuit de gestion et les mémoires, on peut utiliser des mémoires relativement peu rapides et donc bon marché. On notera que cet avantage est d'autant plus important que le coût des mémoires représente une partie significative du prix d'un ordinateur. Ainsi la différence entre le coût d'une mémoire de temps de réponse 60 nanosecondes et le coût d'une mémoire de temps de réponse 50 nanosecondes est couramment de l'ordre de 30%.

D'autres caractéristiques et avantages de l'invention apparaîtront avec la description de certains de ses modes de réalisation, celle-ci étant effectuée en se référant à la figure unique qui est un schéma représentant un ordinateur selon l'invention.

Pour la clarté de l'explication, on n'a représenté que les éléments nécessaires à la compréhension de l'invention.

L'ordinateur représenté sur la figure unique comprend, de façon classique, un microprocesseur 10 et un circuit Il de gestion des entrées-sorties qui présente trois entrées-sorties ou bornes principales 12, 13, 14. A la borne 12 est connecté le bus de données 15 A å la borne 13 est relié le bus d'adresses 16 et à la borne 14 se trouve connecté un bus 17 pour les signaux de commande des organes périphériques tels que les signaux de commande de lecture, d'écriture, d'horloge, etc
Selon l'invention les mémoires vives 20 et mortes 21 sont connectées directement au bus 15 ou à la borne 12, sans passer par l'intermédiaire d'un tampon ou buffer.Cependant, pour que l'intensité du courant soit suffisante à l'aval des mémoires 20 et 21, le bus 15 est connecté à sa partie avale par l'intermédiaire d'un tampon bi-dlrectlonnel 22 qui débite, éventuellement par l'intermédiaire d'autres tampons amplificateurs de courant 23, dans des périphériques.

De même, les bus d'adresses 16 et de commande 17 sont connectés à l'entrée d'autres tampons mono-directionnels, respectivement 24 et 25.

Dans l'exemple, le circuit 11 de gestion des entrées-sorties délivre sur la sortie 12 un courant d'intensité 300 micro-ampères quand le signal est à l'état logique bas alors que cette intensité est de 120 micro-ampères lorsque le signal est A l'état logique haut.

Dans cette réalisation, les mémoires 20 et 21 sont en technologie CMOS. On prévoit par exemple deux mémoires mortes 20 et seize mémoires vives 21.

L'intensité fournie par l'entrée-sortie 12 est suffisante pour alimenter le tampon 22 et les mémoires 20 et 21 car le tampon 20 consomme environ 200 micro-ampères a l'état logique bas, chaque mémoire morte consomme 20 micro-ampères et chaque mémoire vive environ 5 ou 10 micro-ampères. En outre la charge capacitive que voit la sortie 12 et qui est apportée par les conducteurs du bus 15, les mémoires 20 et 21 ainsi qu'éventuellement par l'entrée du tampon 22 est de l'ordre de 150 picofarads La valeur de cette charge capacitive est
Suffisamment basse pour ne pas Altérez rìe façon significative la forme des signaux.Le retard de transmission qu'apporte cette charge capacitive n'est également pas gênant.

La connexion directe des mémoires 20, 21 au bus 15 ou à la sortie 12, sans passer par l'intermédiaire d'un tampon, diminue le temps de transît des signaux entre le circuit 11 et les mémoires, ce qui permet d'utiliser des mémoires de temps de réponse plus important que le temps de réponse de mémoires prévues, comme dans l'état antérieur de la technique, avec un tampon intermédiaire. Autrement dit les performances des mémoires sont moins importantes et leur coût est donc moins élevé. Dans l'exemple de temps de réponse des mémoires est de l'ordre de 60 ns.

En outre, la suppression d'un tampon abaisse le coilt et diminue la consommation en courant.

Enfin il est important de noter que, dans la réalisation décrite, le circuit 11 est un circuit qui est
Initialement prévu pour la connexion aux mémoires, par l'intermédiaire d'un tampon, d'un bus de données spécifique et, comme expliqué ci-dessus, malgré la suppression du tampon, le fonctionnement est satisfaisant et présente même des avantages supplémentaires.

Claims

REVENDICATIONS

1. Ordinateur comprenant un circuit Intégré (11) de gestion d'entrées-sorties avec une entrée-sortie (12) connectée à un bus (15) de données auquel sont reliées des mémoires morte (20) et vive (21) ainsi que d'autres organes, caractérisé en ce que les mémoires (20, 21) sont connectées directement au bus (15), à l'exclusion de tout tampon entre ces mémoires et l'entrée - sortie (12) correspondante.

2. Ordinateur selon la revendication 1, caractérisé en ce que ladite entrée-sortie (12) du circuit intégré (11) de gestion des entrées-sorties est propre à fournir un courant d'intensité de l'ordre de quelques milliampêres.

3. Ordinateur selon la revendication 2, caractérisé en ce que l'intensité maximum du courant que peut débiter ladite entrée-sortle (12) du circuit intégré (11) de gestion des entrées-sorties connectée au bus (15), est de l'ordre de 300 #A.

4. Ordinateur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les mémoires vive et/ou morte (20, 21) sont de type CMOS.

5. Ordinateur selon l'une quelconque des revendications précédentes, caractérisé en ce que le temps de réponse des mémoires est de l'ordre de 60 ns.

6. Ordinateur selon la revendication 2 ou 3, caractérisé en ce que la consommation en courant de la (ou des) mémoire(s) morte(s) est de l'ordre de 20 A.

7. Ordinateur selon la revendication 2 ou 3, caractérisé en ce que la consommation en courant des mémoires vives est de l'ordre de 10 pA.

8. Ordinateur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'à l'aval des méntores (20, 21) te bus (t5) est connecté à un tampon (22') alraplificattur dr courant.

9. Ordinateur selon l'une quelconque des revendications précédentes, caractérisé en ce que la charge capacitive du bus (15) présentée par le fil de ce bus et par les mémoires (20, 21) est de l'ordre de 150 picofarads.

10. Ordinateur selon l'une quelconque des revendications précédentes, caractérIsé en ce que le circuit

Intégré (11) de gestion d'entrées-sorties est initialement agencé pour permettre la connexion des mémoIres au bus de données par l'intermédiaire d'un tampon.