CH629010A5 - Anschlussschaltung fuer eine eingabe/ausgabeschnittstelle in einer datenverarbeitungsanlage. - Google Patents

Description

Die vorliegende Erfindung betrifft eine Anschlussschaltung für eine Eingabe/Ausgabeschnittstelle in einer Datenverarbeitungsanlage, zur gesteuerten Verbindung der Daten-, Adress-und Steuersignalleitungen einer zu einem Prozessor mit E/A-Kanalwerk und angeschlossenen Periphergeräten gehörenden. Grund-E/A-Busleitungsanordnung und einer Erweiterungs-E/A-Busleitungsanordnung.

Die Steuerung der Datenübertragung zwischen dem Speicher der Zentraleinheit eines D V-Systems und peripheren Eingabe/ Ausgabegeräten (E/A-Geräten) über Eingabe/Ausgabe-Busleitungen oder Schnittstellenbusleitungen kann auf verschiedene Arten bewirkt werden. Dazu gehören einmal die direkte Steuerung der Datenübertragung durch Programmbefehl (direkte Programmsteuerung), dann die Veranlassung von Datenübertragungen durch den Prozessor der Zentraleinheit und anschliessende Steuerung der Übertragungen durch das Periphergerät ohne Benützung des Prozessors, sowie Einrichtungen zur Behandlung von Unterbrechungsanforderungen von Periphergeräten durch Benachrichtigung des Prozessors über den Peripher-gerätezustand. Auch hierfür gibt es wieder verschiedene Möglichkeiten . Entweder können Periphergeräte, die Unterbrechung erfordern, den Prozessor direkt über die Geräteidentität und den betreffenden Zustand informieren, oder es muss aufgrund einer Unterbrechungsanforderung der Prozessor der Zentraleinheit zunächst ein Aufrufsignal seriell an alle Geräte senden , um auf diese Weise erst die Übertragung der Information zu ermöglichen, welche das die Unterbrechung veranlassende Gerät und dessen Status identifiziert.

Bèi Anlagen mit direkter Programmsteuerung jeder Datenübertragung zwischen Periphergerät und Hauptspeicher sind normalerweise Schnittstelleneinrichtungen vorhanden, welche aufgrund eines Programmbefehls die sequentielle Übertragung von Geräteadressen, Kommandos (Steuerbefehlen) und/oder Daten erfordern.

Wenn in einer Datenverarbeitungsanlage nicht nur direkt programmgesteuerte, sondern auch Cycle-Steal-Datenübertra-gungen vorgesehen sind, gibt es normalerweise verschiedene Formen von entsprechenden Programmbefehlen. Selbst aber wenn keine verschiedenen Formen von Befehlen zur Übertragungsanleitung vorgesehen sind, muss es verschiedene Formen von Periphergerätsteuerinformation geben, welche von der Peri-phergerätsteuereinheit erkannt und auf verschiedene Weise behandelt werden müssen. Hierfür muss dann jede Peripherge-rät-Steuereinheit spezielle Verarbeitungsschaltungen haben. Wenn das Eingabe/Ausgabe-Steuersystem auch noch asynchrone Anforderungen zur Unterbrechungsbedienung durch den Prozessor behandeln muss, sind für diesen Zweck weitere Schaltungen in der Periphergerät-Steuereinheit nötig.

Wenn bei Cycle-Steal-Datenübertragunggn eine Periphergerät-Steuereinheit genügend Information bekommen hat, um die Benützung der Schnittstellenbusleitung und der Speichereinheit einzuleiten und unabhängig vom Prozessor weiter zu steuern, können bestimmte Ausnahmebedingungen vor der vollständigen Beendigung der Datenübertragung auftreten, welche eine spezielle Behandlung durch den Prozessor vor Wiederaufnahme der Datenübertragung erfordern.

Eingabe/Ausgabe-Steuereinrichtungen, welche Übertragungen mittels direkter Programmsteuerung sowie aufgrund von Cycle-Steal- und Unterbrechungsanforderungen über eine gemeinsame Schnittstelle durchführen können, müssen dabei für jede dieser Kategorien den Schnittstellenbus separat zur Verfü-

3 629 010

gang halten und verhindern, dass jeweils mehr als eine Anforde- einrichtungen für die Aufrufsignalbehandlung, welche normaler-rungsart behandelt wird. weise in einem Gerät untergebracht sind, bei entferntem Standin bekannt gewordenen Systemen sind Aufrufeinrichtungen ort des Gerätes direkt in der Anschlussschaltung unterzubringen, vorgesehen, die auf eine nicht näher spezifizierte Unterbre- um unerwünschte Verzögerungen durch Laufzeiten zu ver-chungsanforderung, die allerdings ihre Priorität mit angibt, 5 meiden.

ansprechen. Die E/A-Steuereinrichtung reagiert darauf mit Der Gegenstand der Erfindung ist in den Patentansprüchen einem seriell durchgegebenen Aufrufsignal, kombiniert mit einer dargestellt.

vom Prozessor abgegebenen Identifizierung der Priorität der Im folgenden wird ein Ausführungsbeispiel der Erfindung betreffenden Unterbrechung, und damit die Auswahl der richti- anhand von Zeichnungen beschrieben. Es zeigen:

gen Periphergerät-Steuereinheit zur anschliessenden Benützung io Fig. 1 ein Blockdiagramm mit den Hauptfunktionseinheiten der Schnittstellenbusleitungen zu bewirken. Die von einer Peri- eines Datenverarbeitungssystems, für welches die vorliegende phergerät-Steuereinheit abgegebene Unterbrechungsanforde- Erfindung vorgesehen ist;

rung bestimmter Priorität kann vom Prozessor der Zentraleinheit Fig. 2 eine Darstellung der konstruktiven Anordnung der modifiziert werden. Jedoch kann in diesen zum Stand der Baueinheiten oder Schaltungskarten des beschriebenen Daten-

Technik gehörenden Anlagen die Modifizierung der Prioritäts- 15 Verarbeitungssystems ;

stufe einer Periphergerät-Steuereinheit nur vorgenommen wer- Fig. 3 eine schematische Darstellung zur Identifizierung der den, wenn diese nicht mit der Verarbeitung eines früheren Einzelleitungen und Mehrfachleitungen einer Eingabe/Ausgabe-

Kommandos (Steuerbefehls) beschäftigt ist. Ausserdem müssten (E/A)-Schnittstellen-Busleitungsanordnung, welche die Ein-

in den bisher bekannten Anlagen, in welchen Cycle-Steal-Daten- gäbe/Ausgabe-Steuereinrichtung (E/A-Werk, Kanal) der Zen-

übertragungen kombiniert mit der Bearbeitung von Unterbre- 20 traleinheit mit einer Periphergerät-Steuereinheit im beschriebe-

chungsanforderungen behandelt werden können, für die Aufruf- nen DV-System verbinden;

Operationen dieser beiden Übermittlungsformen sowohl in der Fig. 4 ein Blockdiagramm mit den wesentlichen Funktions-

Periphergerät-Steuereinheit als auch in der E/A-Steuereinrich- einheiten einer E/A-Steuereinrichtung (Kanal) im beschriebe-

tung der Zentraleinheit separate Schaltungen vorgesehen nen DV-System ;

werden. 25 Fig. 5 bestimmte Register und Datenbusleitungen des Prozes-

In den zum Stand derTechnik gehörenden Anlagen, in denen sors der Zentraleinheit, welche mit den erfindungsgemässen ein seriell durchgegebener Aufruf zur Auswahl einer von mehre- Einrichtungen zusammenwirken und für deren Verständnis ren, Bedienung verlangenden Periphergerät-Steuereinheiten erforderlich sind;

vorgesehen ist, müssen in jeder dieser Steuereinheiten Schaltun- Fig. 6 bestimmte Register und Prozessorbusleitungen der gen vorhanden sein zur Weitergabe des seriell durchgegebenen 30 Zentraleinheit, welche im Zusammenhang mit den erfindungsge-

Aufrufsignals an die nachfolgenden Einheiten. Bei diesen Anla- mässen Einrichtungen zur Adressbehandlung benützt werden;

gen war ein einwandfreies Funktionieren der Aufrufweitergabe Fig. 7 die Formate eines Programmbefehls und eines Direkt-

nicht mehr gewährleistet, wenn eine Periphergerät-Steuereinheit Gerätesteuerblocks (IDCB) des DV-Systems zur Einleitung von oder ein E/A-Gerät physisch von der E/A-Busleitungsanordnung E/A-Operationen;

getrennt wurde. 35 Fig. 8 das Format eines Direkt-Gerätesteuerblocks, der zu

Weitere Komplikationen ergaben sich in den bekannten D V- einer Periphergerät-Steuereinheit übertragen wird, sowie den

Systemen, wenn eine so grosse Anzahl von Periphergeräten an Zeitverlauf der zugehörigen Signale;

die E/A-Schnittstelle angeschlossen werden sollte, dass die Trei- Fig. 9 die Formate und gegenseitige Zusammenhänge eines berleistung des Kanals nicht mehr ausreichte. Wenn zu einer Befehls «E/A durchführen» (OIO), eines Direktgerätesteuer-

Schnittstellen-Busleitungsanordnung, welche Zweirichtungssi- 40 blocks (IDCB) und eines Gerätesteuerblocks (DCB) bei der gnalleitungen umfasst, durch eine besondere Anschlussschaltung Übertragung von Daten in einem DV-Sjstem mit erfindungsge-

eine Busleitungs-Erweiterung hinzugefügt wird, so müssen für mässer Einrichtung;

die Treiberschaltungen dieser besonderen Anschlussschaltung Fig. 10 den Inhalt eines der Wörter im Gerätesteuerblock, die zusätzliche Steuerinformationen bereitgestellt werden, welche im Hauptspeicher des DV-Systems gespeichert sind und zur die jeweils erforderliche Übertragungsrichtung auf dem Schnitt- 45 Steuerung von E/A-Operationen im Zusammenhang mit der stellenbus anzeigen. Wenn die Busleitungserweiterung eine vorliegenden Erfindung benützt werden ;

eigene Stromversorgung hat, können durch Spannungsschwan- Fig. 11 den zeitlichen Verlauf der Signale auf E/A-Schnittstel-kungen Fehlersignale auf der ursprünglichen Busleitung (Grund- leribusleitungen bei der Datenübertragung auf Cycle-Steal-Basis Busleitungsanordnung) entstehen. Ausserdem wird normaler- im Rahmen der vorliegenden Erfindung zwischen einem Speiweise eine spezielle Anschlussschaltung zur Signalzwischenver- 50 eher der Zentraleinheit und einer Periphergerät-Steuereinheit; Stärkung benötigt, wenn Signale vom Grundsystem an ein einzel- Fig. 12 den zeitlichen Verlauf der Signale auf E/A-Schnittstel-nes, in grösserer Entfernung stationiertes Periphergerät übertra- lenbusleitungen für den Aufruf von Periphergerät-Steuereinheit gen werden müssen. zwecks Einleitung weiterer Informations-Übermittlungen über

Der Erfindung liegt die Aufgabe zugrunde, eine Anschluss- die E/A-Schnittstelle ;

schaltung der eingangs genannten Art anzugeben, mit welcher 55 Fig. 13 eine allgemeine Darstellung der seriellen Übertragung die aufgeführten Nachteile vermieden werden können. und Weitergabe von Aufrufsignalen bei einer Reihe von Peri-

Die erfindungsgemässe Anordnung soll die Zwischenverstär- phergerät-Steuereinheiten zwecks Auswahl einer dieser Ein-

kung von Signalen der Grund-Schnittstellenbusanordnung heiten ;

sowohl für die Erweiterungsbusanordnung als auch für einzeln in Fig. 14 Einzelheiten einer Schaltungsanordnung, welche im grösserer Entfernung angeschlossene Geräte ermöglichen. Sie 6" beschriebenen Ausführungsbeispiel in Periphergerät-Steuerein-

soll weiterhin eine Steuerung der Verstärkungsrichtung bzw. heiten benützt wird zum Empfang von Aufrufsignalen von einer

Übertragungsrichtung von Zweirichtungsschaltungen ermögli- vorangehenden Steuereinheit, zum Festhalten des Aufrufs chen, ohne besonderer zusätzlicher Signale hierfür zu bedürfen. (zwecks Belegung der E/A-Schnittstelle) und zur Rückmeldung

Ausserdem soll die erfindungsgemässe Anschlussschaltung eine dieser Tatsache an die E/A-Steuereinrichtung (Kanalwerk) des stromversorgungsmässige Isolierung, d. h. Trennung der Grund- 65 DV-Systems;

busanordnung von der Erweiterungsbusanordnung ermöglichen, Fig. 15 eine Übersichtsdarstellung der Hauptbestandteile wenn die letzere eine eigene Stromversorgung aufweist. Ausser- einer Periphergerät-Steuereinheit, die gemäss Ausführungsbei-

dem soll es durch die Erfindung ermöglicht werden, Schaltungs- spiel an eine E/A-Schnittstellenbusleitung angeschlossen ist;

629 010 4

Fig. 16 ein Blockdi agramm der Hauptbestandteile der Kanal- werden, um zur Speichereinheit 31 und den E/A-Geräten 33 schnittstellenschaltung, welche die Schnittstellenbusleitung mit zuzugreifen. Mit den Schaltungen der Datenkarte 40 werden alle der Periphergerätsteuereinheit verbindet; arithmetischen und logischen Operationen ausgeführt, und sie

Fig. 17 die Hauptbestandteile eines Mikroprozessors, der im bewirkt ausserdem die Durchschaltung der Daten zu und von der Ausführungsbeispiel ein Teil jeder Periphergerät-Steuereinheit 5 E/A-Schnittstelle 35 und der Speichereinheit 31.

isti-

Fig. 18 eine Blockdiagrammdarstellung der Verbindungen zwischen den verschiedenen Busleitungen des Mikroprozessors Schnittstellenleitung sowie der E/A-Schnittstelle der Gerätesteuerschaltung in einer In Fig. 3 ist die E/A-Steuereinrichtung für den Kanal 32 gezeigt, Periphergerät-Steuereinheit des Ausführungsbeispiels; 10 deren Schaltungsteile verteilt sind auf die Adresskarte 41, Daten-

Fig. 19 ein allgemeines Blockdiagramm der Verbindungs- karte 40 und die Festspeicherkarte 42. Weiter ist eine E/A-schaltung einer E/A-Schnittstellen-Zusatzanschlussanordnung Anschlusseinheit-Karte 44 (gemäss Fig. 2) für ein Periphergerät ( Anschluss-Schaltungskarte) gemäss vorliegender Erfindung; 33 gezeigt. Gemäss vorliegender Beschreibung können an den Fig. 20 ein mehr detailliertes Schaltbild der Steuerschaltung Schnittstellenbus 35 mehrere verschiedene Periphergeräte 33 aus Fig. 19, welche auf normale Steuersignale einer E/A-Schnitt- 15 angeschlossen werden. Gemäss dem vorliegenden Ausführungs-stellenbusleitung anspricht, um je eine von einem Paar Treiber- beispiel enthält jede E/A-Anschlusseinheitskarte 44 gemeinsam Schaltungen selektiv zu aktivieren zwecks korrekter Signalüber- die Kanalschaltung 46 und einen Mikroprozessor 47. Dazu tragung in jeweils einer Richtung auf einer Zweirichtungs- kommt die Geräteanschlussschaltung 48, welche zu dem betref-

Busleitung. fenden zu steuernden Periphergerät 33 passt.

Im folgenden werden die verschiedenen Busleitungen, d.h. 20 In der folgenden Beschreibung des Betriebs einer Peripherge-Leitungen mit mehreren Anschlussstellen (E/A-Schnittstellen- rät-Steuereinheit 34 gemäss vorliegendem Ausführungsbeispiel busleitung, Datenbusleitung, usw.) zur Vereinfachung und bes- wird zunächst der Betrieb des Mikroprozessors 47 genauer seren Übersichtlichkeit des Textes kurz als «Bus» bezeichnet (E/ erläutert. Die zusammengefassten Schaltungen 46 und 47 könn-A-Schnittstellenbus, Datenbus, usw.). ten jedoch ganz aus kombinatorischen und sequentiellen Schalt-

Datenverarbeitungssystem 25 werken (Verfügungsschaltungen) aufgebaut sein.

Die Umgebung der Erfindung ist in Fig. 1 gezeigt. Die Es gibt drei Grundformen des Informationsaustauschs zwi-

vorliegende Erfindung wird in einem Datenverarbeitungssystem sehen einem E/A-Gerät 33 und der zugehörigen E/A-Steuerein-benutzt, das einen Prozessor 30, eine Hauptspeichereinheit 31 richtung 32. Je nach Art des Gerätes 33 werden für diesen zur Speicherung von Daten, Maschinenbefehlen sowie Eingabe/ Informationsaustausch bis zu 81 Leitungen für die E/A-Schnitt-Ausgabe(E/A)-Steuerinformation, und eine E/A-Steuereinrich- 30 stelle 35 benötigt. Zwei Formen des Informationsaustauschs tung (Kanal) 32 enthält. Die Erfindung betrifft die Steuerung der werden durch einen Programmbefehl eingeleitet, der mit «E/A Übertragung von Daten und Steuerinformationen an E/A- durchführen (OIO)» bezeichnet wird. Diese beiden Formen des

Geräte 33 durch Periphergerät-Steuereinheiten oder E/A- Informationsaustauschs dienen vornehmlich zur Übermittlung

Anschlusseinheiten 34, unter Benutzung eines E/A-Schnittstel- vonDaten, und werden bezeichnet als «Übertragung durch lenbus35, der zwischen den verschiedenen Einheiten eine Parai- 35 direkte Programmsteuerung (DPC)» bzw. «Übertragung durch lei Verbindung für die Übertragung von Daten, Adressinforma- Cycle'-Steal (CS)». Bei der direkt programmgesteuerten Über-tion und Steuerinformation herstellt. Weiterhin ist eine Leitung tragung bewirkt jeder Befehl «E/A durchführen» die Übertra-36 für ein Aufrufsignal gezeigt, welche die Periphergerät-Steuer- gung einer Dateneinheit zwischen der Speichereinheit 31 und einheiten 34 in Serie miteinander verbindet, um ein bestimmtes dem E/A-Gerät 33 in der einen oder anderen Richtung. Die E/A-Gerät 33 zum Anschluss an die E/A-Schnittstelle 35 wäh- 40 Cycle-Steal-Übertragung wird vom Prozessor 30 eingeleitet, und rend eines bestimmten Übertragungszyklus auszuwählen. es gehört dazu die Übertragung von E/A-Kommandoinf ormatio-

Eine konstruktive Darstellung des Datenverarbeitungssy- nen an die Periphergerät-Steuereinheit34, welche diese Informa-stems, in dem die vorliegende Erfindung benutzt wird, ist in Fig. tionen später benutzt, um die Übertragung einer Mehrzahl von 2 gezeigt. Die konstruktive Anordnung enthält eine Stromver- Dateneinheiten zwischen der Speichereinheit 31 und dem Peri- ' sorgung 37, ein Gestell (Kartenhalter) 38, und eine Mehrzahl von 45 phergerät 33 zu steuern. Diese Übertragung geschieht unabhän-steckbaren Schaltungskarten 39, auf denen die Schaltungen gig von und gleichzeitig mit anderen Operationen des Prozessors untergebracht sind, welche die verschiedenen Einheiten des 33. Die dritte Form des Informationsaustauschs zwischen dem

Datenverarbeitungssystems bilden. Prozessor 30 und einem Gerät 33 ist die Einleitung einer Pro

Drei Karten 40,41 und 42 enthalten die Schaltungen, welche grammunterbrechung im Prozessor 30 aufgrund einer Anforde-den Prozessor 30 bilden. Verschiedene Teile der E/A-Steuerein- 5? rungfür eine Prozessordienstleistung durch das Periphergerät 33. richtung 32 sind auf den Prozessorschaltungskarten verteilt. Es wird nun im einzelnen beschrieben, wie die E/A-Steuer-

Weiterhin sind Speicherkarten 43, deren Anzahl von dem Spei- einrichtung 32, der Schnittstellenbus 35 und die Periphergerät-cherbedarf abhängt, in den Kartenhalter 38 eingesteckt. Steuereinheit 34 miteinander arbeiten, um diese Formen des

Für jede der in Fig. 1 gezeigten E/A-Anschlusseinheiten 34 ist Informationsaustauschs zu erreichen.

je eine Schaltungskarte 44 vorgesehen. Falls zusätzliche E/A- 55 Die 81 Leitungen der E/A-Schnittstelle 35 bzw. die darauf Geräte an das System angeschlossen werden sollen, muss eine übertragenen Signale werden nun anhand von Fig. 3 kurz Zwischenverstärkung- und Isolationskarte 45 vorgesehen wer- beschrieben. Besonders wichtig sind zwei Busse mit Übertraden. Diese Schaltungskarte 45 hat die Aufgabe, die Signale auf gungsmöglichkeit in beiden Richtungen, und zwar der Adressbus den E/A-Schnittstellenleitungen 35, die zu einem weiteren 49, auf dem siebzehn Bit parallel übertragen werden können, und

Gestell führen, zu verstärken und die in Fig. 2 gezeigten Bauein- 60 der E/A-Datenbus 50 für sechzehn parallele Datenbits und zwei heiten zu isolieren, wenn bei etwaigen zusätzlichen Gestellen die zusätzliche Paritätsbits.

Stromversorgung ausfallen sollte, wodurch normalerweise die E/ Um nach Decodierung eines Befehls «E/A durchführen A-Schnittstelle 35 unbenutzbar wird. (OIO)» Daten oder E/A-Steuerinformation über den Datenbus

Die Karte 42 ist eine Festspeicherkarte (ROS) und stellt die 50 übertragen zu können, benötigt man den Adressbus 49. Mikroprogrammsteuereinrichtung für das Datenverarbeitungs- 65 Weitere zur Steuerung der Übertragung benötigte Leitungen der system dar. Die Adresskarte 41 (ADR) enthält alle durch das Schnittstelle sind Leitung 51 «Adresstor», Leitung 52 «Adress-Programm erreichbaren Schaltungseinrichtungen, wie z. B. tor-Rücksignal», Bus 53 «Bedingungscodeeingabe» und Leitung

Daten- und Statusregister, und bildet die Adressen, die benutzt 54 «Datenabtastung», welche in entsprechender Reihenfolge

beaufschlagt werden, um die Informationsübermittlung zu steuern.

Während Cycle-Steal-Übermittlungen wird die Übertragung von Daten auf dem Datenbus 50 und die Übertragung von Adressinformationen für die Speichereinheit 31 über den Adressbus 49 von der Steuereinheit 34 bewirkt. Weitere Leitungen des Schnittstellenbus 35, die für diese Übermittlungsart benötigt werden, sind die Leitung 55 «Bedienungstor», Leitung 56 «Bedienungstor-Rücksignal», Leitung 57 «Ausgabe/Eingabe-Anzeige», Leitung58 «Wort/Byte-Anzeige», und ein Bus 59 für vier Statusbits, welche auf die Festspeicherkarte 42 und die Adresskarte 41 verteilt sind. Wenn beim Prozessor 30 und der Speichereinheit 31 ein Speicherschützmechanismus vorgesehen ist, wird der Bedingungscode-Bus 53 während Cycle-Steal-Ope-rationen benutzt, um den Speicherschutzschlüssel von der Gerätsteuereinheit 34 zum Speicherschutzmechanismus zu übertragen.

Normalerweise ereignet sich bei der Übertragung von Cycle-Steal-Information zwischen der E/A-Steuereinrichtung 32 und der Gerätesteuereinheit 34 eine einzelne Übertragung, wonach ein anderes Gerät für weitere Operationen ausgewählt wird. Es könnte noch eine andere Übertragungsart verwirklicht werden und diese würde angezeigt durch ein Signal auf der Leitung 60 «Bündelübergabe». Das Signal «Bündelübergabe» (60) aktiviert die Steuerschaltungen sowohl in der Gerätsteuereinheit 34 als auch in der E/A-Steuereinrichtung 32, um bei einmaliger Auswahl eines Gerätes 33 eine Mehrzahl von Übertragungen von Cycle-Steal-Information über den E/A-Bus 35 zu bewirken, bevor ein anderes Gerät ausgewählt wird.

Für die dritte Grundform der Informationsübermittlung benötigt man ein Signal an die E/A-Steuereinrichtung 32, dass ein bestimmtes Gerät 33 den Prozessor 30 zu unterbrechen wünscht. Die hierfür im wesentlichen benötigten Leitungen der Schnittstelle 35 sind Bus 61 «Anforderungseingabe» und Bus 62 «Aufrufkennzeichen». Durch ein vorbereitetes Kommando wurde einer Gerätsteuereinheit 34 eine bestimmte Unterbre-chungsprioritätsstufe zugeordnet. Es kann sich dabei um eine von vier verschiedenen Stufen handeln, obwohl mittels der Erfindung im Prinzip sechzehn verschiedene Stufen berücksichtigt werden könnten. Wenn ein Gerät 33 eine Unterbrechungsbedienung benötigt, beaufschlagt ein Teil der Kanalschnittstellenschaltung 46 der Periphergerätsteuereinheit 34 eine bestimmte der vier Leitungen des Bus 61, um eine Unterbrechungsanforderung anzuzeigen. Jede der Leitungen des Bus 61 ist einer bestimmten Unterbrechungsprioritätsstufe zugeordnet. Eine zusätzliche Leitung des Bus 61, die mit Bit 16 bezeichnet ist, wird beaufschlagt, um die E/A-Steuereinrichtung 32 zu informieren, dass ein Gerät 33 eine Übertragung in der Cycle-Steal-Form benötigt.

Wenn ein bestimmtes Gerät 33 entweder eine Prioritätsunterbrechung oder eine Cycle-Steal-Operation über den Bus 61 beantragt hat, bestimmen die Unterbrechungssteuerschaltungen in der E/A-Steuereinrichtung 32 und der Prozessor 30, welche von mehreren Prioritätsstufen oder Cycle-Steal-Anforderungen angenommen werden kann zur Herstellung einer Verbindung zwischen der E/A-Steuereinrichtung 32 und dem Gerät 33. Der Aufrufkennzeichenbus 62 überträgt in codierter Form Informationen zur Anzeige, welche Unterbrechungsprioritätsstufe angenommen wurde, oder es wird eine bestimmte Codekombination auf dem Aufrufkennzeichenbus 62 übertragen, die anzeigt, dass eine Cycle-Steal-Anforderung angenommen wurde.

Als Teil der Vorgänge, mit denen ein Gerät 33 aufgrund einer Unterbrechungsanforderung oder einer Cycle-Steal-Anforde-rung ausgewählt wird, um mit dem E/A-Bus 35 verbunden zu werden, generiert die E/A-Steuereinrichtung 32 ein Aufrufsignal 63 und ein Nebenaufrufsignal 64. Die Aufrufsignale 63 und 34 werden seriell durch alle Gerätsteuereinheiten 34 übertragen, welche an den Schnittstellenbus 35 angeschlossen sind. Um ein

629 010

Gerät für die Benutzung des Bus 35 auszuwählen, wirken unter anderem das Aufrufsignal 63 und das Nebenaufrufsignal 64 mit der codierten Information auf dem Aufrufkennzeichenbus 62 zusammen, um eine bestimmte Gerätsteuereinheit 34 auszuwählen. Wenn eine Periphergerätsteuereinheit 34 auf dem Bus 62 ein Aufrufkennzeichen erkennt, welches seiner gegenwärtigen Unterbrechungsprioritätsstufe entspricht, oder wenn es bei Anforderung einer Cycle-Steal-Übertragung den Cycle-Steal-Kennzeichencode erkennt, und wenn es gleichzeitig das Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt, ist die Auswahl festgelegt. Diese Tatsache wird der E/A-Steuereinrichtung 32 mitgeteilt über eine Leitung 65A «Aufruf-Rücksignal». Wenn eine Gerätsteuereinheit 34 das Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt, aber nicht gleichzeitig das richtige Codewort auf dem Aufrufkennzeichenbus 62 erkennt, dann gibt diese Gerätsteuereinheit 34 das Aufrufsignal 63 und das Nebenaufrufsignal 64 an die nachfolgenden Periphergerätsteuereinhei-ten 34 weiter.

Beim vorliegenden Ausführungsbeispiel sind für den Schnittstellenbus 35 noch weitere Signalleitungen vorgesehen, die bisher nicht erwähnt wurden und die an sich auch nicht Teil der vorliegenden Erfindung sind. Es sind dies eine Leitung 65B für ein «Anhalte- oder Maschinenfehlersignal», mit dem ein vorher gestartetes Gerät angehalten werden kann, zwei Leitungen 66A und 66B, die bei einer Anfangsprogrammladung (IPL) von einem Gerät 33 zur Speichereinheit 31 für die Steuerung und Übertragung verwendet werden, eine Leitung 67 für das Ein-schaltrückstellsignal, mit dem alle Schaltungen in der Gerätsteuereinheit 34 auf einen festgelegten Zustand zurückgestellt werden, sowie eine Leitung 38 für ein Systemrückstellsignal, um mittels Prozessorsteuerung bestimmte Vorbedingungen herzustellen.

In der weiteren Beschreibung werden für die Signalleitungen und Busse die gleichen Bezeichnungen verwendet, wie sie in Fig. 3 gezeigt sind .Wenn auf eine bestimmte Bitleitung in einem Bus bezuggenommen wird, so wird diese identifiziert durch die Busnummer und die betreffende Bitnummer. Zum Beispiel wird die Leitung 16 des Bus 61 gekennzeichnet durch 61-16.

Allgemeine Beschreibung der E/A-Steuereinrichtung Die wesentlichen Funktionseinheiten der bereits in Fig. 1 gezeigten E/A-Steuereinrichtung 32 sind in Fig. 4 dargestellt. Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung sollte mit einem Prozessor 30 verwendet werden, der eine logische Einrichtung hat zur Anzeige der Wichtigkeitsstufe eines bestimmten Programms, das gerade im Prozessor 30 ausgeführt wird. Wenn nur eine Anforderung zur Ausführung eines anderen Programms auftritt, so wird die Reaktion des Prozessors 30 davon abhäfigen, ob dieses Programm von einer höheren oder niedrigeren Wichtigkeitsstufe ist. Die E/A-Steuereinrichtung 32 enthält hierfür eine Unterbrechungsschaltung 69, welche die Wichtigkeit einer Unterbrechungsanforderung eines E/A-Gerätes, die auf dem Bus 61 übertragen wird, mit der Wichtigkeitsstufe des gegenwärtig im Prozessor 30 laufenden Programms vergleicht, deren Wert in einem Register 70 für die laufende Stufe gespeichert ist. Wie in vielen anderen Datenverarbeitungssystemen kann man die Wirksamkeit bestimmter Unterbrechungsanforderungen modifizieren durch die Benutzung einer Unterbrechungsmarke, die in einem Register71 enthalten ist. Der Inhalt des Registers 70 für die laufende Stufe und des Unterbrechungsmaskenregisters 71 kann gemäss vorliegender Programminstruktionen durch Daten, welche auf dem Prozessordatenbus 32 vorliegen, modifiziert werden. In Abhängigkeit vom Inhalt des Registers 70 für die laufende Stufe und des Maskenregisters 71 und von der Stufe der auf dem Bus 61 vorliegenden Unterbrechungsanforderung kann die Festspeichersteuerung des Prozessors 30 durch ein Signal auf der Leitung 73 veranlasst werden, den Prozessor so zu steuern, dass er die

5

t

10

15

20

25

30

35

40

45

50

55

60

65

629 010

Arbeit auf der laufenden Stufe aufhört und eine Unterbrechung einleitet.

Nachdem im Prozessor 30 die notwendigen administrativen Operationen durchgeführt sind, gibt die Festspeichersteuerung ein Signal auf Leitung 74, welches anzeigt, dass die Unterbrechungsanforderung oder die Cycle-Steal-Anforderung, welche auf der Leitung 61-16 angezeigt wird, angenommen werden kann.

Zu diesem Zeitpunkt ist dem Prozessor 30 und demnach auch den Programmen, die in der Speichereinheit 31 gespeichert sind, die Identität desjenigen Gerätes, welches die angenommene Anforderung abgegeben hatte, nicht bekannt. Deshalb enthält die E/A-Steuereinrichtung 32 des weiteren eine Aufrufreihenfolgesteuerung 75, welche ein Auf rufsignal auf Leitung 63 und ausserdem codierte Information auf dem Aufruf kennzeichenbus 62 abgibt, welche anzeigt, ob es sich um eine Cycle-Steal-Anforderung handelt, oder welche eine bestimmte Unterbrechungsprioritätsstufe für die angenommene Anforderung angibt. Aufgrund eines Aufrufrücksignals auf der Leitung 65A, welches anzeigt, dass ein Gerät 33 das Aufrufsignal von Leitung 63 festgehalten hat, leitet die Aufrufreihenfolgesteuerung 75 den erforderlichen Austausch von Signalen zwischen der E/A-Steuer-einrichtung 32 und der Periphergerätsteuereinheit 34 ein.

Die Steuerung der Signalübertragung sowie die entsprechende Beantwortung wird in der E/A-Steuereinrichtung 32 durch eine Schaltung 76 bewirkt, welche als Schnittstellentorsteuerung bezeichnet ist. Falls, wir oben besprochen, eine Aufrufsequenz aufgrund einer Unterbrechungs- oder Cycle-Steal-Anforderung eingeleitet wurde, sind die in der Schnittstellentorsteuerung 76 aktivierten Primärsignalleitungen und Antwortleitungen folgende: Leitung 75 «Bedienungstor», Leitung 56 «Bedienungstor-Rücksignal» und Leitung 54 «Datenabtastung». Falls es sich um eine Cycle-Steal-Übertragung handelt, werden verschiedene Cycle-Steal-Daten auf den Bus 59 zur Periphergerätsteuereinheit 34 übertragen, welche die verschiedenen Bedingungen der Cycle-Steal=Operation anzeigen.

Wenn die Schnittstellentorsteuerung 76 eine Informationsübertragung einleitet und steuert, wird auf Leitung 77 vom Instruktionsregister des Prozessors 30 ein Signal übertragen, welches anzeigt, dass eine Instruktion «E/A durchführen (OIO)» decodiert wurde. Das Signal auf der Leitung 77 bewirkt Aktivie-rungs- bzw. Antwortsignale auf der Adresstorsignalleitung 54. Ausserdem wird die Einwirkung jeder OIO-Instruktion auf die adressierte Periphergerätsteuereinheit 34 angezeigt durch Information auf dem Bedingungscodeeingabebus 53, welche in die Bedingungscodemerker78 eingegeben wird, um von dort über Leitungen 79 an ein Stufenstatusregister im Prozessor 30 zu gelangen. Falls es sich um Cycle-Steal-Übertragung handelt,

wird der Speicherschutzschlüssel über Leitungen 80 zum Speicherschutzmechanismus übertragen.

Eine Schnittstellen-Prüfsteuerschaltung 81 reagiert aûf Signale und erzeugt Signale, welche auf einer Leitung 82 die Richtigkeit der Arbeitsreihenfolge der E/A-Steuereinrichtung anzeigen auf einer E/A-Prüfsignalleitung 83 andere E/A-Fehler und gerätebedingte Fehler anzeigt, und welche mit einem Signal auf einer Leitung 84 anzeigt, dass ein Paritätsfehler während einer Cycle-Steal-Datenübertragung entdeckt wurde. Die Bezeichnung PSW bezieht sich auf ein Prozessorstatuswort im Prozessor 30. Das PSW kann programmgesteuert abgefragt werden, um auftretende Fehler und Ausnahmezustände im Datenverarbeitungssystem zu überwachen und anzuzeigen.

Die Zeitsteuerung der Vorgänge zwischen der E/A-Steuereinrichtung 32 und der Speichereinheit 31 wird allgemein durch Signale auf den Leitungen 85 erreicht. Die Beendigung einer E/ A-Folge wird dem Prozessor 30 durch ein Signal auf der Leitung 86 angezeigt, und die Steuerung von Torschaltungen A, B und C im Prozessor, welche zur Vollendung der Datenübertragung nötig ist, wird auf drei Leitungen 87 signalisiert. Die Decodierung eines E/A-Anhaltebefehls durch den Prozessor 30 wird der Schnittstellentorsteuerung 76 auf einer Leitung 88 signalisiert, und die Forderung zur Rückstellung des E/A-Steuermechanismus wird auf einer Leitung 89 vom Prozessor 30 signalisiert. Während Cycle-Steal-Operationen wird jeder Paritätsfehler, der bei der Übertragung von Daten in die Speiseeinheit 31 auf der' Schnittstelle festgestellt wird, auf einer Leitung 90 signalisiert. Verschiedene andere Leitungen, die mit dem Prozessor 30 verbunden sind, sind in der Fig. 4 gezeigt und genannt. Sie sind im wesentlichen selbsterklärend und für das Verständnis der vorliegenden Erfindung nicht unbedingt nötig.

In den Fig. 5 und 6 sind verschiedene Register und Busse des Prozessors 30 gezeigt, die zur Durchführung der E/A-Operationen nötig sind. Alle gezeigten Busse und Register haben eine Kapazität von 16 Bits. An den Prozessorbus 72 ist eine Anzahl anderer Einheiten angeschlossen, soz. B. das Rechenwerk, ein Lokalspeicher und weiter zusätzliche Register, die vornehmlich für Datenverarbeitungsfunktionen benötigt werden.

Auf einem Bus 91 werden Daten von der Speichereinheit 31 empfangen, und auf einem Bus 92 werden Daten zur Speichereinheit 31 übertragen. Wenn die von der Speichereinheit 31 empfangenen D aten hauptsächlich innerhalb des Prozessors 30 verwendet werden, so werden sie in ein Prozessor-Speicherda-tenregister (PROZSDR) 93 eingegeben. Wenn dagegen Daten zwischen Periphergerät 33 und der Speichereinheit 31 während Cycle-Steal-Operationen übertragen werden, so werden diese Daten in ein Cycle-Steal-Speicherdatenregister (CSSDR) 94 eingegeben. In Fig. 5 ist weiterhin ein Operationsregister 95 zu sehen, in welches Programminstruktionen von der Speichereinheit 31 über Bus 91 und das Prozessorspeicherdatenregister 93 übertragen werden, um dann zur Steuerung der Operation des Systems decodiert zu werden. Besonders wichtig für die vorliegende Erfindung ist die Decodierung eines Befehls «E/A durchführen (OIO)».

Wenn durch den OIO-Befehl eine direkt programmgesteuerte Übertragung von Daten von der Speichereinheit 31 zu einem Periphergerät 33 bewirkt werden soll, so treffen die Daten von der Speichereinheit 31 auf dem Bus 91 ein, werden in das Prozessorspeicherdatenregister 93 eingegeben, dann über den Prozessorbus 72 und einen weiteren Bus 96 in eines der Prozessorregister 97 eingegeben, und dann über einen Bus 98 an den E/ A-Datenbus 50 weitergegeben, wenn die Schnittstellentorschal-tung A (99) aufgrund von Steuersignalen aus der E/A-Steuereinrichtung 32 geöffnet ist. Die direkte Programmsteuerung einer Datenübertragung von einem E/A-Gerät 33 an die Speichereinheit 31 wird erreicht durch Übergabe der Daten vom E/A-Datenbus 50 zum Prozessorbus 72 infolge Öffnen der Torschaltung 100, und Weitergabe über einen Bus 101 an das Prozessorspeicherdatenregister 93, sowie schliessliche Übertragung der Daten über eine Bus 92 zur Speichereinheit 31.

Zur Übertragung von Daten bei Cycle-Steal-Operationen zwischen einem E/A-Gerät 33 und der Speiseeinheit 31 gehören die Datenübertragung vom E/A-Datenbus 50 in das Cycle-Steal-Speicherdatenregister 34 über einen Bus 102 infolge Öffnung der Schnittstellentorschaltung D (103), sowie eine Übertragung der Daten vom Cycle-Steal-Speicherdatenregister 94 zur Speichereinheit 31 über den Bus 92.

Cycle-Steal-Ausgabeübertragungen bestehen aus der Übertragung von Daten von der Speichereinheit 31 über den Bus 91 in das Cycle-Steal-Speicherdatenregister 94 sowie eine darauffolgende Öffnung der Schnittstellentorschaltung C (104) zur Weitergabe der Daten über den Bus 105 zum E/A-Datenbus 50.

Die Erzeugung der Paritätsbits (Leitung 106) für die Daten vom E/A-Datenbus 50 sowie die Signalisierung von Paritätsfehlern auf Leitung 84 wird durch eine Schnittstellen-Paritätsprüfung/Generatorschaltung 107 während E/A-Operationen bewerkstelligt.

Fig. 6 zeigt die Busse und die Register des Prozessors 30, die

6

5

10

15

20

25

30

35

40

45

50

55

60

65

629 010

für die Übertragung von Adressinformationen zwischen E/A-Geräten 33 und der Speichereinheit 31 benötigt werden. Adressen werden der Speichereinheit 31 zugeführt über einen Bus 108, entweder von einem Prozessorspeicheradressregister (PROZ-SAR) 109 oder, während Cycle-Steal-Übertragungen, von einem Cycle-Steal-Speicheradressregister (CSSAR) 107. Im Rahmen der vorliegenden Erfindung wird die Auswahl eines bestimmten E/A-Gerätes 33 und die Übertragung von Kommandos zum Gerät 33 durch Benutzung des E/A-Adressbus 49 bewerkstelligt. Diese Information gelangt zum E/A-Adressbus 49 von einem weiteren Prozessorregister 111, welches seinerseits die Information vom Prozessorbus 72 erhält.

Format der Befehle OIO-IDCB-DCB und Zeitsteuerung Fig. 7 zeigt den aus zwei Wörtern (32 Bits) bestehenden OIO-Befehl «E/A durchführen», der im Operationsregister 95 (Fig. 5) decodiert wird, welches alle E/A-Operationen vom Prozessor 30 aus einleitet. Es ist ein privilegierter Befehl, der nur im Supervisorbetrieb abgerufen werden kann. Falls dieser Befehl im Problemlösungsbetrieb abgerufen wird, erfolgt Anzeige einer Privilegverletzung, die zu einer Klassenunterbrechung führt.

Die durch diesen Befehl erzeugte effektive Adresse identifiziert und adressiert einen Direkt-Gerätesteuerblock (IDCB) in der Speichereinheit 31. Der Direkt-Gerätesteuerblock IDCB enthält ein Kommandofeld (Bits 0-7), ein Geräteadressfeld (Bits 8-15), und das Direkt-Datenfeld (Bits 16-31).

Vom Kommandofeld identifiziert die erste Hexadezimalziffer (Bits 0-3) die Art des Kommandos, und die zweite Hexadezimalziffer (Bits 4-7) ist ein Modifizierer. Die möglichen Kommandoarten sind: Lesen, Lesen ID, Lesen Status, Schreiben, Vorbereiten, Steuerung, Gerätrückstellung, Start, Start Cycle-Steal-Sta-tus, und E/A anhalten.

Das Geräteadressfeld enthält die Adresse des Gerätes 33. Die Geräteadressen sind wählbar durch Schalter oder Überbrük-kungsdrähte auf jeder der E/A-Anschlusseinheitskarten 34.

Für Operationen mit direkter Programmsteuerung (DPC) enthält das Direktfeld des IDCB-Befehls in der Speichereinheit 31 das Wort, welches von der Speichereinheit 31 zum E/A-Gerät 33 zu transportieren ist, oder das Wort, welches vom Gerät 33 zur Speichereinheit 31 zu übertragen und dort zu speichern ist. Für Cycle-Steal-Operationen enthält das Direktfeld die Adresse eines Gerätesteuerblocks (DCB) in der Speichereinheit 31.

Durch das Kommando «Lesen ID» wird ein Identifikationswort vom Gerät 33 zum Direktfeld des Blocks IDCB übertragen. Das Gerätidentifikationswort enthält physische Informationen über das Gerät und wird bei Diagnoseprogrammen benutzt, um die Systemkonfigurationen aufzuzeichnen. Dieses Identifikationswort hat nichts zu tun mit dem Unterbrechungs-ID-Wort, welches bei Unterbrechungsbehandlungen benutzt wird.

Durch das Kommando «Status lesen» wird ein Gerätestatuswort vom Gerät 33 zum Direktfeld des Direkt-Gerätesteuer-blocks IDCB übertragen. Der Inhalt des Statusworts ist geräteunabhängig.

Durch das Schreibkommando wird ein Datenwort oder ein Datenbyte vom Direktfeld des Blocks IDCB an das adressierte Gerät 33 übertragen. Wenn ein Einzelbyte übertragen wird, wird es in die Bitpositionen 24 bis 31 des Direktfeldes eingegeben, wogegen die Bitpositionen 16 bis 23 ignoriert werden.

Durch das Kommando «Vorbereiten» wird ein Wort an das adressierte Gerät 33 übertragen, welches die Unterbrechungsstufe festlegt. Dieses Wort aus dem zweiten Feld des IDCB-Blocks entnommen, in welchem die Bitpositionen 16 bis 26 mit Nullen besetzt sind, die Bitpositionen 27 bis 30 ein Stufenfeld enthalten, und worin das Bit 31 ein I-Bit ist. Dem Gerät 33 wird durch das Stufenfeld eine Unterbrechungspriorität zugeordnet. Das I-Bit (Gerätemaske) steuert die Unterbrechungsfähigkeit des Gerätes. Wenn das I-Bit = 1, so sind dem Gerät Unterbrechungen erlaubt.

Das Steuerkommando leitet im adressierten Gerät 33 einen

Steuervorgang ein. Es kann die Übertragung eines Wortes oder Bytes von dem Direktfeld des IDCB-Blocks zum adressierten Gerät erfolgen oder auch nicht, je nach den Erfordernissen des Geräts.

5 Durch das Kommando «Gerätrückstellung» wird das adressierte Gerät 33 zurückgestellt. Eine hängige Unterbrechungsanforderung dieses Geräts wird gestrichen. Die Gerätemaske (I-Bit) wird jedoch nicht verändert.

Das Startkommando leitet eine Cycle-Steal-Operation für das io adressierte Gerät 33 ein. Das zweite Wort, d. h. das Direktfeld des Direkt-Gerätsteuerblocks IDCB, wird zur Periphergerätsteuereinheit 34 übertragen. Es enthält die 16 Bit lange Adresse eines Gerätesteuerblocks (DCB) in der Speichereinheit 31, welche von der Periphergerätsteuereinheit 34 zur Steuerung 15 weiterer Operationen benutzt wird.

Der Befehl «Start Cycle-Steal-Status» leitet eine Cycle-Steal-Operation für das adressierte Gerät 33 ein. Sein Zweck ist die Erfassung von Statusinformationen mit Bezug auf die vorangehende Cycle-Steal-Operation. Das Direktfeld des IDCB-Blocks 20 wird zur Periphergerätsteuereinheit 34 übertragen. Es enthält die 16 Bit lange Adresse eines Gerätsteuerblocks DCB.

Das Kommando «E/A anhalten» ist an die E/A-Steuereinrichtung 32 gerichtet und bewirkt das Anhalten sämtlicher E/A-Aktivitäten auf der E/A-Schnittstelle 35. Diesem Kommando 25 sind keine Daten zugeordnet. Sämtliche hängigen Geräteunterbrechungsanforderungen werden gestrichen. Die bestehenden Zuordnungen für Unterbrechungsprioritätsstufen und die Gerätemasken (I-Bits) bleiben jedoch unverändert.

Fig. 8 zeigt den Inhalt des Registers 97 von Fig. 5 und des 30 Registers 111 von Fig. 6 sowie den Zeitverlauf der Signale auf verschiedenen Leitungen der Schnittstelle 35. Diese Darstellung zeigt die einleitenden Vorgänge bei Decodierung eines OIO-Befehls (E/A durchführen), wobei es sich um folgende Operationen handeln kann : direkt programmgesteuertes Lesen oder 35 Schreiben, Übertragung der Gerätsteuerblockadresse für Cycle-Steal-Operationen oder Übertragung von Unterbrechungsstufencodes bei einem Kommando «Vorbereiten». Auf dem Datenbus 50 erscheinen Signale für die Daten, welche zwischen dem Gerät 33 und dem Direktfeld desjenigen Blocks IDCB in der 40 Speichereinheit 31 übertragen werden, der durch den Befehl «El A durchführen» (OIO) adressiert wurde.

Die Bitleitungen 0 bis 15 des Adressbus 49 übertragen das erste Wort des Direkt-Gerätsteuerblocks IDCB. Die Signale auf dem Adressbus 49 sind aktiviert von einem Zeitpunkt an, der vor 45 dem Anstieg des Adresstorsignals 51 liegt und bis zum Abfallen des Adresstorrücksignals 52. Wenn die verdrahtete Geräteadresse und die Bits 8 bis 15 des Adressbus 49 übereinstimmen und wenn das Bit 16 den Binärwert 1 hat, so erfolgt die Auswahl einer Periphergerätsteuereinheit 34. Der Bitwert für die Leitung 5016 des Adressbus 49 wird bestimmt durch die Schnittstellentorsteuerung 76 (Fig. 4) über einen Decodierer 112, um die Benutzungsarten des Adressbus 49, nämlich einmal für E/A-Operationen und sonst für andere Operationen, zu unterscheiden.

Das Adresstorsignal 51 dient dazu, das Gerät 33 aufzufor-55 dern, auf die Auswahl anzusprechen und die durch das Kommando angegebenen Operationen zu beginnen (Bits 0-7) des Adressbus).

Das Adresstorrücksignal 52 wird von der Periphergerätsteuereinheit 34 abgegeben und dient dazu, der E/A-Steuerein-60 richtung 32 mitzuteilen, dass die Periphergerätsteuereinheit 34 das Adresstorsignal 51 empfangen hat, dass es seine Adresse erkannt hat und dass es Signale aktiviert hat zur Abgabe der Statusinformationen über den Bedingungscodeeingabebus 53. Zwischen dem Anstieg des Adresstorrücksignals 52 und dem 65 Anstieg des Adresstorsignals 51 darf am Kanalausgang eine vorgeschriebene Zeit nicht überschritten werden. Falls diese Zeit doch überschritten wird, wird der Bedingungscode 0 an die E/A-Steuereinrichtung 32 zurückgegeben und daraufhin wird die

629 010 8

Folge beendet. Das Adresstorsignal 51 fällt ab und der Adressbus dem Direkt-Gerätsteuerblock DCB, welche ihrerseits aufgrund 49 wird freigegeben. des OIO-Befehls (EIA durchführen) übertragen wurde.

Auf dem Bedingungscodeeingabebus 53 wird ein 3 Bit langes Der Gerätsteuerblock DCB besteht aus acht Wörtern und

Feld übertragen, das ein binärcodiertes Wort darstellt. Das E/A- residiert in dem Supervisorbereich der Speichereinheit 31. Er Gerät 33 gibt auf diesem Bus dem Kanal seinen Status bekannt, 5 gibt die besonderen Parameter der Cycle-Steal-Operation an. und zwar während der Zeit, in der das Adresstorrücksignal auf Die Periphergerätsteuereinheit 34 benutzt beim Aufrufen des seinem hohen Pegel ist. Die Bedingungscodebits werden in das Blocks DCB den Speicherschutzschlüssel 0. Im folgenden wird Register für die laufende Stufe (LSR) des Prozessors 30 eingege- der Inhalt des Steuerwortes aller Gerätsteuerblöcke DCB beben . Die verschiedenen möglichen Werte des Bedingungscodes schrieben.

und ihre Bedeutung sind in Tabelle I gezeigt. 10 Wenn Bit 0=1, wird damit eine Gerätsteuerblockverket-

tungsoperation angezeigt. Nach zufriedenstellender Beendigung Tabelle I der laufenden DCB-Operation bewirkt das Gerät keine Unter-Bedingungscode-Wert Bedeutung brechung (mit Ausnahme von programmgesteuerten Unterbre-

0 Gerät nicht angeschlossen chungen). Statt dessen ruft das Gerät den nächsten Gerätsteuer-

1 besetzt 15 block DCB in der Kette ab.

? besetzt nach Rürkstelliinu Wenn Bit 1 = 1, bewirkt das Gerät eine programmgesteuerte

3 Kommando-Rückweisung Unterbrechung (PCI) bei derBeendigung des DCB-Abrufs.

4 Intervention nötig Eine hängige programmgesteuerte Unterbrechung verhindert

5 SrhnitKtellf>n-r>atenfeliW nicht Datenübertragungen im Zusammenhang mit dem Gerät-

6 Steuereinrichtung besetzt 20 steuerblock DCB. Falls die programmgesteuerte Unterbrechung

7 zufriedenstellend hängig ist, wenn sich für das Gerät die nächste, eine Unterbre chung hervorrufende Bedingung ergibt, dann wird die Bedin-

Das Datenabtastsignal 54 ist ein von der E/A-Steuereinrich- gunS der programmgesteuerten Unterbrechung vom Gerät auf-

tune 32 erzeuges Signal und kann vom Gerät dazu benutzt 25 Sehoben und ersetzt durch eme neue Unterbrechungsbedingung,

werden, um Daten zu koordinieren, die an das Gerät geschickt ^ Der Bmärwert des Bits 2 g!bt dem Gerät die Richtung der werden. Das Datenabtastsignal 54 fällt ab nach dem Abfall des Datenübertragung an. 0 — Ausgabe (Hauptspeicher zum Gerät)

Adresstorsi «nais 51 1111 1 =Eingabe (Gerät zum Hauptspeicher). Falls îmRahmen

Anhand der Fig. 9,10 und 11 werden weitere Einzelheiten der eines Gerätsteuerblocks DCB Datenübertragung in beiden Rich-

Cycle-Steal-Eingabe/Ausgabe-Operation beschrieben . In Fig. 9 30 tungen erfolgt, so muss dieses Bit =1 gesetzt werden. Für ist gezeigt, wie die Decodierung eines OIO-Befehls (E/A durch- . Steueroperationen, die keine Datenübertragung bewirken, muss führen), welcher eine Speichereinheiten adresse 200 enthält, den dieses Bit —0 gesetzt sein.

Prozessor 30 veranlasst, den Speicherplatz 200 in der Speicher- Wenn Bit 3 — 1 gesetzt ist, wird die Datenübertragung im einheit 31 zu adressieren und von dort die zwei Wörter des Bündelbetneb vorgenommen. Bei dieser Betriebsart wird der Direkt-Gerätsteuerblocks IDCB 113 zu entnehmen. Dieser 35 Kanal und die E/A-Schnittstelle dem Gerät ganz zur Verfügung Block IDCB wird zur Periphergerätsteuereinheit 34 übertragen, gestellt, bis die letzte Datenübertragung, die mit dem betreffenweiche durch den Gerätadressteil des Blocks IDCB gemäss der in den Gerätsteuerblock DCB zusammenhängt, vollständig ausge-Fig. 8 gezeigten Folge ausgewählt ist. Das Direktfeld des Direkt- führt ist.

Gerätesteuerblocks IDCB liefert die Adresse eines Speicherplat- Wenn Bit 4 — 1 gesetzt ist, wird die inkorrekte Länge eines zes, auf dem in der Speichereinheit 31 ein Gerätsteuerblock DCB 40 Datensatzes nicht gemeldet. In diesem Fall führt das Gerät die

114 steht. Dann wird das Kommando «Start Cycle-Steal» (oder betreffende Operation weiter. Es gibt folgende Arten von inkor-

«StartCycle-Steal-Status»)inderPeriphergerätsteuereinrich- rekten Datensatzlängen.

tung 34 decodiert und dadurch eine erste Cycle-Steal-Operation W em Datensatz, der länger als der angegebene Wert ist, und eingeleitet, wobei die Adresse 500 für die Speichereinheit 31 £) ein Datensatz, der kürzer ist als die angegebene Länge,

benutzt wird, um den Gerätsteuerblock DCB 114 zur Peripherge- 45 Die Meldung von Datensätzen inkorrekter Länge kann für räKtpnprpinhpit M 7,1 nhprtr-iCTpn eine der beiden Arten oder für beide Arten unterdrückt werden,

Der Gerätsteuerblock DCB gibt eine Adresse an, welche für Ìe nach dem betreffenden Gerät.

die Datenübertragung benutzt wird. Wie in Fig. 9 gezeigt, Bits 5~7 stellen den Cycle-Steal-Adressschlüssel dar. Dieser handelt es sich dabei um die Adresse 800 der Speichereinheit 31, Schlüssel wird vom Gerät während des Datentransfers bereitge-

durch welche ein Datenbereich 115 bestimmt wird. Die Menge 5q ste ^r wird benutzt, um die Berechtigung zum Speicherzugriff der zu übertragenden Daten wird durch ein Bytezählfeld ' zu prüfen.

bestimmt. Nach Vollendung der Übertragung, welche durch den . Blt,s ^15 können zur Beschreibung spezifischer Funktionen

Gerätsteuerblock DCB 114gesteuert wird, kann ein weiterer eines bestimmten Gerätes benutzt werden.

Gerätsteuerblock, der als verketteter Gerätsteuerblock DCB 116 Parameterwörter 1-3 sind geräteabhängige Steuerwörter gekennzeichnet ist, an die Periphergerätsteuereinheit 34 übertra- „ u werden je nach Bedarf ausgefüllt. Falls ein Gerät die gen werden, um weitere Datenübertragungen im Zusammen- UnterdrückungderMeldungmkorrekterLängendurchführt, hang mit dem vorher ausgewählten Periphergerät 33 zu steuern. Parameterwort 4 eine 16 Bit lange Speicheradresse an, Wie in Fig. 9 zu sehen, enthält der Block DCB 114 Steuerinfor- welche Statusadresse genannt wird. Diese Adresse ermöglicht mation, welche die Adresse eines verketteten Blocks DCB 116 in den Zugriff211 einem Reststatusblock, der unter folgenden der Speichereinheit 31 angibt. Im vorliegenden Beispiel ist dieser ,0 Bedingungen gespeichert ist: (1) Das Bit zur Anzeige der Unterverkettete Gerätsteuerblock in dem Speicher 31 in einem Bereich drückung von unkorrekten Längenangaben (Bit 4 des DCB-untergebracht, der mit der Adresse 600 beginnt. Steuerwortes) hat den Wert 1, und (2) alle Datenübertragungen Während Cycle-Steal-Operationen wird jedes der acht Wör- för d£n Rufenden Gerätsteuerblock DCB wurden ohne Fehler ter, aus denen ein Gerätsteuerblock DCB besteht, an die vorher durchgeführt.

ausgewählte Periphergerätsteuereinheit 34 auf Cycle-Steal- „ Die Grösse des Reststatusblocks kann je nach Gerät zwischen

Anforderungsbasis übertragen. Fig. 10 zeigt den Inhalt eines ® und ^ Wörtern betragen. Das erste Wort enthält den Byte-

Gerätsteuerblocks DCB, der entweder in der Speichereinheit 31 Restzählwert. Weitere Wörter (im Maximum zwei) enthalten enthalten ist oder der von einer Periphergerätsteuereinheit 34 geräteabhängige Statusinformation.

empfangen wird aufgrund der Benutzung von Information aus Wenn keine Unterdrückung der Meldung inkorrekter Satz-

629 010

längen vom Gerät durchgeführt wird, ist auch die Bedeutung des Gerätparameterwortes 4 geräteabhängig und hat dann die gleiche Bedeutung wie die Parameterwörter 1-3.

Wenn das Gerätsteuerblock-Verkettungsbit (Bit 0 des Steuerwortes) den Wert 1 hat, gibt das Parameterwort 5 die 16 Bit lange Hauptspeiseadresse des nächsten Gerätsteuerblocks DCB in der Kette an. Wenn keine Verkettung stattfindet, ist dieses Parameterwort auch geräteabhängig.

Das Zählwort enthält eine 16 Bit lange ganze Zahl ohne Vorzeichen, welche die Anzahl der Datenbyts darstellt, die für den betreffenden Gerätsteuerblock DCB zu übertragen sind. Der Bytezähl wert kann in einem Bereich zwischen 0 und 65 535 liegen. Für die Operation «Start Cycle-Steal-Status» muss der Wert geradzahlig sein.

Das Datenadresswort enthält die Hauptspeicherstartadresse für die Datenübertragung.

Die Cycle-Steal-Einrichtung erlaubt Datenübergaben zu oder von einem E/A-Gerät 33, während der Prozessor 30 andere Verarbeitungsoperationen durchführt. Diese überlappte Arbeitsweise ermöglicht es, eine Mehrzahl von Datenübertragungen durch einen einzelnen Befehl «E/A durchführen» einzuleiten. Der Prozessor führt zunächst den Befehl «E/A durchführen» aus. Dann erfolgt eine Verarbeitung des Befehlsstroms, während das E/A-Gerät jedesmal, wenn es nötig ist, vom Hauptspeicher 31 einen Speicherzyklus «stiehlt». Die Operation wird immer beendet mit einer Prioritätsunterbrechung vom Gerät. Ein Aufrufsignal 63 wird von der Kanalsteuereinrichtung erzeugt, um dann, wenn mehrere Geräte gleichzeitig Cycle-Steal-Übertragungen anfordern, eine eindeutige Auswahl zu treffen. Das Aufrufsignal dient ebenfalls zur eindeutigen Auswahl von Prioritätsunterbrechungen der gleichen Stufe.

Zu den Cycle-Steal-Operationen gehören bestimmte Eigenschaften, die den einzelnen Geräten zugeordnet sein können: (1) Bändelbetrieb, (2) Kommandoverkettung, (3) Datenverkettung, (4) programmgesteuerte Unterbrechung (PCI), (5) byteweise oder wortweise Übertragung von Speicheradressen und Daten.

Alle Cycle-Steal-Operationen werden mit einer Prioritätsunterbrechung beendet.

Das Kommando «Cycle-Steal-Start» wird für Datenübertragungen benutzt. Der Zweck des Kommandos «Start Cycle-Steal-Status» ist es, Restparameter von dem Gerät zu erhalten, falls die vorangehende Cycle-Steal-Operation infolge Fehler oder infolge Ausnahmezustand beendet wurde. Das Gerätesteuerblockfor-mat ist das gleiche wie für eine normale Cycle-Steal-Operation, wobei die Wörter 1-5 auf Null gesetzt sind.

Während der Operationen zur Ausführung des Kommandos «Start Cycle-Steal-Status» werden Daten zum Hauptspeicher 31 übertragen, wobei die Startadresse diejenige ist, die im Gerätsteuerblock DCB angegeben ist. Diese Daten sind Restparameter und geräteabhängige Statusinformation. Das erste übertragene Wort enthält die Hauptspeicheradresse der zuletzt vorher mit einem Startkommando versuchten Cycle-Steal-Übertragung. Wenn während einer «Start Cycle-Steal-Status»-Operation ein Fehler auftritt, wird diese Adresse nicht geändert. Die verbliebene Adresse (Restadresse) kann eine Datenadresse, eine DCB-Adresse oder die Adresse eines Reststatusblocks sein - sie wird nur bei Stromeinschaltrückstellung gelöscht. Bei Ausführung von Cycle-Steal-Übertragungen wird diese Adresse auf den Wert der laufenden Cycle-Steal-Speicheradresse gebracht. Bei Wortübertragungen weist die Restadresse auf das höherwertige Byte des Wortes. Die Signale «Geräterückstellung, E/A anhalten, Maschinenfehler, Systemrückstellung» haben keinen Einfluss auf die Restadresse im Gerät.

Das zweite übertragene Statuswort enthält den verbliebenen Bytezählwert (Restbytezählwert) eines Gerätes. Der Restbyte-zählwert wird durch das Zähl wertfeld eines Gerätsteuerblocks initialisiert, welcher mit einem Startkommando verbunden ist,

und es wird Bach jeder erfolgreichen Übertragung eines Datenbytes durch eine Cycle-Steal-Operation nachgeführt. Es wird nicht nachgeführt bei Cycle-Steal-Übertragungen in den Reststatusblock. Der Restbytezählwert wird nicht geändert, wenn sich 5 während einer «Start Cycle-Steal-Status»-Operation ein Fehler ereignet.-Er wird jedoch zurückgestellt durch: (1) Einschaltrückstellung, (2) Systemrückstellung, (3) Gerätrückstellung, (4) «E/ A anhalten», (5) Maschinenfehlerbedingung. Der Inhalt des Cycle-Steal-Statuswortes 1 des Gerätes ist geräteabhängig, falls io das Gerät nicht: ( 1) die Unterdrückung der Meldung unkorrekter Satzlängen implementiert oder (2) einen neuen Bytezählwert als Teil seines Cycle-Steal-Status speichert.

Je nach Art des Gerätes können noch weitere geräteabhängige Statuswörter übertragen werden. Durch folgende zwei 15 Bedingungen kann veranlasst werden, dass bestimmte Bits in den geräteabhängigen Statuswörtern auf 1 gesetzt werden: (1) Ausführung eines E/A-Kommandos, das eine Unterbrechung wegen Ausnahmebedingung hervorruft. (2) Asynchronbedingungen im Gerät, welche einen Fehler oder einen Ausnahmezustand anzei-20 gen. Diese Bits werden aus folgenden Gründen zurückgestellt (auf 0 gesetzt): (1) Im Zusammenhang mit der ersten oben genannten Bedingung werden die Bits zurückgestellt bei der Annahme des nächsten E/A-Kommandos (ausser dem Kommando «Start Cycle-Steal-Status») nach einer Unterbrechung 25 wegen Ausnahmebedingungen. Diese Bits werden ebenfalls zurückgestellt bei einer Stromeinschaltrückstellung, Systemrückstellung oder bei Ausführen des Kommanos «E/A anhalten». (2) Im Zusammenhang mit der zweiten oben angegebenen Bedingung werden die Bits auf geräteabhängiger Basis zurückge-30 stellt.

Fig. 11 zeigt die Leitung der Schnittstelle 35, welche bei Cycle-Steal-Operationen benutzt werden, sowie den zeitlichen Signalverlauf. Vor dieser Operation hat das Gerät jeweils eine Cycle-Steal-Anforderung (Bit 16 auf dem Anforderungseingabe-35 bus 61) an die E/A-Steuereinrichtung 32 abgegeben, welche daraufhin die Aufrufsequenz einleitet, und das betreffende Gerät hat dieses Aufrufsignal festgehalten.

Das Bedienungstorsignal 45 wird durch die E/A-Steuereinrichtung 32 angehoben, um dem Gerät 33, welches das Aufrufsi-40 gnal 64 festgehalten hatte und welches das Aufrufrücksignal 65 abgegeben hatte, anzuzeigen, dass Datenübertragungen nun beginnen können.

Wenn dieses Gerät das Bedienungstorsignal 55 entdeckt, sendet es ein Bedienungstorrücksignal 56 an die Kanalsteuerein-45 richtung 32, um anzuzeigen, dass es die notwendigen Daten und Steuerinformationen auf die E/A-Schnittstelle 35 gegeben hat. Die Signale, welche die von dem Gerät für die Übertragung abgegebenen Daten darstellen, werden nicht später als zu dem Anstiegszeitpunkt dieses Steuersignals aktiviert. Dieses Steuersi-50 gnal darf nicht eher abfallen, als das Servicetorsignal 55 und das Datenabtastsignal 54, wobei sich dies auf den Ausgang des E/A-Gerätes bezieht.

Der Adressbus 49 überträgt diejenige Adresse der Speichereinheit 31, die für das zu übertragende Datenwort benutzt wird. 55 Die Signale vom Adressbus werden zu dem Cycle-Steal-Spei-cher-

adressregister 110 auf der Adresskarte 41 übergeben. Ein Speicherzyklus findet dann statt und das Wort wird in das Cycle-Steal-Speicherdatenregister 94 eingegeben. Das übertragene Wort 60 liegt dann auf dem Datenbus 50 an.

Der Bedingungscodeeingabebus 53 überträgt den Adressschlüssel, der während dem Zugriff zur Speichereinheit 31 benutzt werden muss. Die Eingabebedingungscodebits 0,1 und 2 entsprechen den Bits 0,1 und 2 dieses Adressschlüssels. Die 65 Signale auf diesem Bus werden aktiviert mit dem Anstieg des Bedienungstorrücksignals 56 und werden aufrechterhalten bis zum Abfallen des Bedienungstorsignals 55.

Das Datenabtastsignal 54 ist ein abgehendens Signal und

629 010 10

kann vom Gerät benutzt werden, um die dem Gerät übersandten zeichenbus 62 identifiziert ist, so antwortet sie mit dem Aufru-Daten zu koordinieren. Das Datenabtastsignal 54 fällt ab mit frücksignal auf Leitung 65, wogegen das Aufrufsignal auf Leitung dem Abfallen des Bedienungstorsignals 55. 63 nicht an eine weitere Periphergerätsteuereinheit 34 weiterge-

Der Statusbus 59 wird von der E/A-Steuereinrichtung 32 geben wird.

benutzt, um der Periphersteuereinheit 34 die Entdeckung eines 5 In Fig. 13 sind drei Periphergerätsteuereinheiten 34 schèma-Fehlers während Cycle-Steal-Operationen mitzuteilen. Die Bit- tisch gezeigt, wobei angenommen ist, dass von allen eine Untër-leitungen dieses Bus haben folgende Bedeutung: Bit 0 Speicher- brechungsanforderung hängig ist. Das erste Gerät verlangt eine datenfehler, Bit 1 ungültige Speicheradresse, Bit 2 Schutzschlüs- Unterbrechung auf der Stufe 2, während die übrigen Geräte selfehler, Bit 3 Schnittstellendatenfehler. Unterbrechungen auf der Stufe 1 verlangen. Die Signale auf dem

Falls die Signale auf diesem Bus aktiviert werden, hält das 10 Aufrufkennzeichenbus 62 stellen in codierter Form einen Aufruf Gerät die Information zurück, um sie bei einer allfälligen Unter- für alle Geräte dar, die eine Anforderung auf der Stufe 1 haben, brechung dem Unterbrechungsstatusbyte zu übergeben. Die Da dieses Kennzeichen für Stufe 1 auf dem Aufrufkennzeichen-Cycle-Steal-Operation wird beendet und das Gerät bewirkt eine bus 62 nicht gleich demjenigen für Stufe 2 des ersten Gerätes ist, Endunterbrechung. wird das Aufrafsignal auf Leitung 63 an das nächste Gerät

Wenn das Gerät bereits eine Cycle-Steal-Anforderung für die 15 weitergegeben. Das in der räumlichen Folge erste Gerät, welches nächste Übertragung bewirkt hatte oder wenn es sich im Bündel- eine Anforderung der Stufe 1 hat, hält den Aufruf fest und sperrt Übertragungsbetrieb befand, muss eine weitere Bedienung über das Aufrufweitergabesignal zum nächstfolgenden Gerät. Gleich-die Schnittstelle durchgeführt werden. Diese Bedienung stellt zeitig generiert dieses erste Gerät, welches Bedienung auf der einen Leerzyklus dar, währenddem keine vom Gerät gehaltenen Stufe 1 anforderte, das Aufrufrücksignal auf Leitung 65, um die Parameter geändert oder irgendwelche Statusbits gewonnen 20 E/A-Steuereinrichtung 32 davon zu informieren, dass der Aufruf werden. Wenn das Eingabe/Ausgabe-Anzeigesignal 57 eine 0 festgehalten wurde. Die E/A-Steuereinrichtung 32 antwortet darstellt, so zeigt dies der E/A-Steuereinrichtung 32 an, dass die darauf mit der Abgabe des Bedienungstorsignals 55, und das Operation eine Ausgabe vom Speicher 31 darstellt, und wenn es Gerät antwortet auf das Bedienungstorsignal 55 mit dem Bedie-den Wert 1 hat, so zeigt dies an, dass es eine Eingabe zum nungstorrücksignal 56 und beginnt mit der Benutzung des

Speicher 31 ist. 25 Schnittstellenbus 35.

Wenn das Wort/Byte-Anzeigesignal 58 den Binärwert 0 dar- Wie in Fig. 13 gezeigt, zerfällt das Aufrufsignal, welches stellt, so zeigt dies der E/A-Steuereinrichtung 32 an, dass eine sequentiell von Gerät zu Gerät weitergegeben wird, praktisch in Wortübertragung stattfinden soll, und wenn es eine 1 darstellt, so zwei separate Signale, die mit Aufruf (63) und Nebenaufruf (64) zeigt dies an, dass eine Byteübertragung stattzufinden hat. bezeichnet sind. Die interne Schaltung jeder Periphergerät-

30 Steuereinheit 34 erzeugt ein internes Aufrufesignal aufgrund des Aufrufbetrieb Empfangs eines Signals auf jeder der beiden Eingangsleitungen

Fig. 12-24 zeigen in allgemeiner Form die Grundlagen des 63 (Aufruf) und 64 (Nebenaufruf). Durch diese Anordnung ist

Aufrufbetriebs im Zusammenhang mit der vorliegenden Erfin- das einwandfreie Funktionieren des Aufrufbetriebs sicherge-dung. Die Aufrufschaltungen werden benutzt bei der Auswahl stellt, auch wenn eine bestimmte Periphergerätsteuereinheit 34 von Periphergerätsteuereinheiten 34 aufgrund von Unterbre- 35 vom Schnittstellenbus 35 physisch abgetrennt wurde. Im Extrem-chungsanforderungen oder Cycle-Steal-Anforderungen. Gemäss fall könnte jede zweite Periphergerätsteuereinheit 34 physisch Fig. 12 werden Signale auf dem Anforderungseingabebus durch entfernt werden.

irgendein Periphergerät 33 am Schnittstellenbus 35 aktiviert, Fig. 14 zeigt weitere Einzelheiten der internen Schaltung welches eine Unterbrechungsbehandlung anfordert oder welches einer Periphergerätsteuereinheit 34, welche beim Empfang der den Bus 35 für Cycle-Steal-Datenübertragungen benutzen will. 40 Aufrufsignale 63 und 64 benutzt werden und welche das Aufruf-Das Signal auf der Leitung 16 des Anforderungseingabebus 61 rücksignal 65 erzeugen. Das UND-Glied 117 empfängt sowohl wird immer aktiviert, wenn ein Gerät Cycle-Steal-Datenübertra- das Aufrufsignal (63) als auch das Nebenaufrufsignal (64),

gungen anfordert. Von den übrigen Leitungen des Anforde- welche auf zwei verschiedenen Eingängen eintreffen. Das Aus-

rungseingabebus 61 ist jede einer bestimmten Unterbrechungs- gangssignal des UND-Gliedes 117 auf der Leitung 118 ist das stufe zugeordnet. Die aktivierten Signale auf dem Anforderungs-45 interne Aufrufsignal. Mit Hilfe eines UND-Gliedes 119 und einer eingabebus 61 verbleiben in einem stationären Zustand solange Vergleicherschaltung 120 bestimmt man aus der gegenwärtigen irgendein Gerät eine Unterbrechungsbedienung oder eine Cycle- Geräteunterbrechungsstufe oder der Cycle-Steal-Anforderungs-Steal-Bedienung anfordert. anzeige auf einer Leitung 121 sowie aus der codierten Informa-

Wenn die E/A-Steuereinrichtung 32 bestimmt, dass irgend- tio'n auf dem Aufrufkennzeichenbus 62, ob das betreffende Gerät eine der Anforderungen auf dem Anforderungseingabebus 61 5® den Aufruf festhalten und ein Aufrufrücksignal 65 mit Hilfe des angenommen werden sollte, werden die Signale auf den Leitun- UND-Gliedes 122 abgeben soll.

gen des Aufrufkennzeichenbus 62 so aktiviert, dass sie in codier- Wenn entweder das Ausgangssignal der Vergleicherschaltung ter Form allen Geräten anzeigen, dass ein Aufruf- und Auswahl- 120 oder das Ausgangssignal des UND-Gliedes 119 aktiv ist, und prozess eingeleitet wird, und zwar entweder für Cycle-Steal- wenn gleichzeitig ein internes Aufrufsignal auf Leitung 118

Übertragungen oder zur Unterbrechungsbehandlung auf einer 5S anliegt, dann wird mit Hilfe des UND-Gliedes 122 ein Aufrufbestimmten Unterbrechungsstufe, welche durch den Aufruf- rücksignal auf Leitung 65 erzeugt und es wird gleichzeitig verhin-kennzeichenbus 62 identifiziert ist. Sobald die Signale auf dem dert, dass ein Nebenaufrufsignal an das nächstfolgende Gerät Aufrufkennzeichenbus 62 aktiviert sind, wird ein Aufrufsignal weitergegeben wird.

über Leitung 63 seriell an alle Periphergerätsteuereinheiten 34, Jeder der beiden Eingänge des UND-Gliedes 117 ist über die am Bus 35 angeschlossen sind, übertragen, um eine Auswahl 60 einen Widerstand (123) mit einer positiven Spannung verbun-unter den konkurrierenden Periphergerätsteuereinheiten 34, den. Die Aufrufleitung 63 und die Nebenaufrufleitung 64 werden welche Unterbrechungen auf der gleichen Prioritätsstufe oder normalerweise, wenn die betreffenden Signale inaktiv sind, auf Cycle-Steal-Operationen anfordern, vorzunehmen. Jede Peri- einem negativen Pegel gehalten. Wenn nun die nächste vorange-phergerätsteuereinheit 34 empfängt das Aufrufsignal von Lei- hende Periphergerätsteuereinheit 34 vom Schnittstellenbus 35 tung 63 und gibt es an die nächste Periphergerätsteuereinheit 34 65 abgetrennt wird, wird der mit der positiven Spannung verbun-weiter, wenn das Gerät den Aufruf nicht festhalten will. Wenn dene Widerstand 123 den ersten Eingang des UND-Gliedes 117 jedoch eine bestimmte Gerätesteuereinheit 34 eine Bedienung auch auf eine positive Spannung bringen, wodurch ein normales von der Art angefordert hat, wie sie gerade auf dem Aufrufkenn- Aufrufsignal auf Leitung 63 angezeigt wird. Wenn dann auf

11 , 629 010

Leitung 64 von der nächstweitervorhergehenden Periphergerät- aus den Befehlen), ein Befehlsadressregister 132, ein Verbinsteuereinheit ein Nebenaufrufsignal empfangen wird, so kombi- dungsregister 133A und ein Stapel von adressierbaren Datena-niert sich dieses mit dem Zwangssignal auf dem ersten Eingang dressregistern (DAR) 134. Das Befehlsadressregister 132 und des UND-Gliedes 117 zur Erzeugung eines internen Aufrufsi- das Verbindungsregister 133A wirken zusammen mit einem gnals auf Leitung 118. Wenn die Periphergerätsteuereinheit 34, 5 Rückgriffregister 135 und einer Inkrementierschaltung 136 für welche das Nebenaufrufsignal auf Leitung 64 erzeugte, von der die notwendige Steuerung der Reihenfolge der Ausführung von Schnittstelle 35 abgetrennt würde, dann würde der zweite Ein- Programmbefehlen einschliesslich der Operationen Verzwei-gang zum UND-Glied 117 zwangsweise auf positives Potential gung, Verzweigung und Rückkehr sowie Verzweigung und Vergebracht und das UND-Glied 117 würde auf ein Aufrufsignal 63 bindung. Daten aus einem weiteren adressierbaren Registersta-von der nächstweitervorhergehenden Periphergerätsteuerein- io pel 137 und Daten vom Speicher 124, welche durch eine Aus-heit ansprechen. wähl- und Multiplexerschaltung 138 übertragen wurden, können in einem A-Register 139 und/oder in einem B-Register 140 Periphergerätsteuereinheit gespeichert werden. Die Register 139 und 140 bilden den Ein-Fig. 15 zeigt in etwas mehr Einzelheiten die Anordung der gang zu einem Rechenwerk 141 und sie werden auch bei Datenwesentlichen Einheiten einer Periphergerätsteuereinheit 34, die 15 Übertragung unter Benutzung des Ausgabedatenbus 125 oder als Block schon in Fig. 3 gezeigt wurde. Die Kanalschnittstellen- Eingabedatenbus 126 verwendet.

Schaltung 46 ist parallel mit anderen solchen Schaltungen an die Fig. 18 zeigt weitere Einzelheiten der Kanalschnittstellen-Schnittstellenleitung 35 angeschlossen und empfängt ebenfalls Schaltung 46, welche bereits im Zusammenhang mit Fig. 16 kurz das sequentiell übertragene Aufrufsignal 63. In bestimmten besprochen wurde. Wenn im Prozessor 30 ein OIO-Befehl (E/A Fällen könnte die Kanalschnittstellenschaltung 46 alle kombina- 20 durchführen) deeodiert wurde, muss der Kanal bzw. die E/A-torischen und sequentiellen Schaltungen enthalten, die zur direk- Steuereinrichtung 32 mit dem Periphergerätsteuereinheiten 34 in ten Steuerung eines Gerätes 33 erforderlich sind. Im vorliegen- Verbindung treten, um den Schnittstellenbus 35 für die Übertraden bevorzugten Ausführungsbeispiel der Erfindung ist jedoch gung eines Direkt-Gerätesteuerblocks (IDCB) zu benutzen, vorgesehen, dass die Grundsteuerung für die Periphergerät- Unabhängig davon, ob die Kanalschnittstellenschaltung 46 von Steuereinheit 34 durch einen Mikroprozessor 47 bewerkstelligt 25 einem Mikroprozessor 47 gemäss vorliegendem bevorzugtem wird, welcher einen eigenen Speicher 124 für Programme, Daten Ausführungsbeispiel, oder vom kombinatorischen und sequen-und Periphergerät-Steuerinformation hat. Die Übertragung von tiellen Logiksehaltungen gesteuert wird, muss sie eine Anzahl Daten sowie Steuer- und Abtastinformationen geschieht für den von Grundelementen enthalten. Hierzu gehören ein 16 Bit langes Mikroprozessor 47 über einen Ausgabedatenbus 125, einen Datenregister 142, ein Adressregister 143, ein Kommandoregi-Eingabedatenbus 126 und einen Adressbus 127. Die Befehle des 30 ster 144 und eine Adressvergleichsschaltung 145 zur Auswahl der Mikroprozessors 47 enthalten OP-Codes und Adressinforma- Anschlusseinheit oder des Gerätes.

tion, welch letztere auf dem Bus 127 bestimmte Register, Kipp- Wie bereits oben besprochen, wird auf dem Schnittstellenglieder und Torschaltungen innerhalb der Steuereinheit 34 iden- adressbus 49 das erste Wort des Direkt-Gerätesteuerblocks tifiziert, welche aktiviert oder abgefragt werden müssen. IDCB übertragen, welches in Bit 0-7 das Gerätekommando und

Fig. 16 zeigt die Hauptbestandteile der Kanalschnittstellen- 35 in Bit 8-15 die Geräteadresse enthält. Eine Vorauswahl aller

Schaltung 46 in Verbindung mit dem Schnittstellenbus 35 und Periphergerätsteuereinheiten 34 wird durch das Bit 16 des dem Bus für den Mikroprozessor 47. Dazu gehören ein Datenre- Adressbus 49 gemacht, wodurch zwischen den beiden Benut-

. gister für Byte 0 mit Paritätsprüfung und Paritätsbiterzeugung zungsarten dieses Bus einerseits für E/A-Operationen und ande-

und ein Datenregister für Byte 1 mit Paritätsprüfung und Pari- rerseits für sonstige Operationen unterschieden wird. Die Vor-

tätsbiterzeugung. Die Schaltungen zur Folgesteuerung von 40 auswahl des Gerätes oder der Anschlusseinheit geschieht durch

Unterbrechungen und Cycle-Steal-Operationen enthalten auch Vergleich der Geräteadresse in den Bits 8-15 des Adressbus 49

Teile zur Prüfung der Prioritätsstufe und der Aufrufkennzeich- mit der verdrahteten Geräteadresse 133B in der Adressver-

nung. Weiter ist ein Adressregister für Byte 0 vorhanden, und da gleichsschaltung 145. Das Ergebnis ist ein Geräte- oder dieses Byte auch ein Kommando für ein Gerät darstellen kann, Anschlusseinheitsauswahlsignal auf Leitung 146. Wenn die enthält diese Schaltung auch eine Kommandodecodiereinrich- 45 Geräteadresse erkannt wird, dann werden Bits 1-7 vom Adress-

tung. Eine weitere Schaltung ist für Byte 1 der Adresse vorgese- bus 49 in das Kommandoregister 144 übertragen, um von dort an hen, mit welchem ein bestimmtes Gerät adressiert wird und die Kommandodecodierschaltung 147 zu gelangen. Die Signale welche mit einer verdrahteten Adresse verglichen wird. Eine vom Mikroprozessoradressbus 127 werden in einer Decodier-

weitere Schaltung enthält das Cycle-Steal-Statusregister, eine Schaltung 148 decodiert. Die Ausgabesignale der Decodierer 148

Anordung zur Bedienungs- so und 147 werden in der Anschlusssteuerschaltung 149 kombiniert.

Codeerzeugung sowie Einrichtungen zur Rückstellsteuerung und Bei Datenübertragungsoperationen wird entweder auf einer

Schnittstellensteuerung. Weiterhin gibt es einen Decodierer für ersten Ausgangsleitung 150 eine direkt programmgesteuerte

Adressinformation vom Mikroprozessor, mit welchem verschie- Übertragung angezeigt oder auf einer zweiten Ausgangsleitung dene Kippglieder in der Periphergerätsteuereinheit 34 gesteuert 151 eine Cycle-Steal-Übertragung.

und abgefragt werden. 55 Das Vorauswahlsignal auf Leitung 146 für das Gerät bzw. die

Fig. 17 zeigt in Form eines Blockdiagramms die hauptsächli- Anschlusseinheiten gibt das UND-Glied 152 frei, welches dann chen Bestandteile eines Mikroprozessors 47, der für eine Peri- bei Auftreten des Adresstorsignals auf Leitung 51 von der E/A-

phergerätsteuereinheit 34 geeignet ist. Sie zeigt den vorher Steuereinrichtung ein Adresstorrücksignal auf Leitung 52

erwähnten Speicher 124, den Ausgabebus 125, den Eingabebus erzeugt. Durch dieses Adresstorrücksignal erfährt die E/A-

126 sowie den Adressbus 127. Gesteuert wird der Mikroprozes- 60 Steuereinrichtung 32 von der Geräteauswahl.

sor durch Eingabe von 16 Bit langen Befehlen in ein OP-Register Das 16 Bit lange Datenregister 142 ist mit dem Schnittstellen-

128, wovon der Operationsteil (OP-Code) auf eine Zyklussteue- datenbus 50 über die Busse 153 und 154 verbunden. Datenüber-

rung 129 und einen Zeitgeber (Taktgeber) 130 einwirkt, um die gaben zwischen dem 16 Bit langen Datenregister 142 und dem notwendigen Steuersignale innerhalb des Mikroprozessors zu Mikroprozessor-Ausgabedatenbus 125 oder dem Mikroprozes-

erzeugen. Zum Speicher 124 wird zugegriffen mittels Adressin- 65 sor-Eingabedatenbus 126 von jeweils 8 Bit Kapazität erfolgen in formation aus einem Speicheradressregister (SAR) 131, welches zwei separaten Zyklen aufgrund von Steuerinformation vom aus verschiedenen Quellen geladen werden kann. Zu diesen Mikroprozessor. Bei einer direkt programmgesteuerten Lese-

Quellen gehören das OP-Register 128 (für Adressinformation opération gibt das Datenregister 142 die Daten, die es vom

629 010 12

Mikroprozessor-Ausgabedatenbus 125 erhalten hat, über den wärtig im Register 159 gespeicherten Stufe ist, und wenn das in

Bus 154 an den Schnittstellendatenbus 50 weiter. Wenn es sich Fig. 18 gezeigte Gerät eine Unterbrechung angefordert hatte,

um eine direkt programmgesteuerte Schreiboperation handelt, wie es durch ein aktives Ausgangssignal vom UND-Glied 162

werden die Daten vom Schnittstellendatenbus 50 in das Datenre- angezeigt wird, dann wird auch das UND-Glied 165 ein aktives gister 142 über den Bus 153 eingegeben, um später in zwei 5 Ausgangssignal haben. Aufgrund eines aktiven Ausgangssignals separaten Zyklen an den Mikroprozessor-Eingabedatenbus 126 des UND-Gliedes 119 oder des UND-Gliedes 165 gibtschliess-

weitergegeben zu werden. lieh das ODER-Glied 166 ein Ausgangssignal ab, welches die

Wenn der Kommandoteil des Direkt-Gerätesteuerblocks Weitergabe des Auf rufsignals an die nachfolgende Peripherge-

eine «Start Cycle-Steal»-Operation verlangt, stellt der vom Bus rätsteuereinheit 34 verhindert. Für dieses Verhinderungssignal

153 eingegebene Inhalt des Datenregisters 142 Adressinforma- io ist die Leitung 167 vorgesehen. Das Festhalten des Aufrufs durch tion dar, die über den Mikroprozessor-Eingabedatenbus 126 an dieses Gerät wird über eine Leitung 168 an andere Schaltungs-

den Speicher 124 des Mikroprozessors weitergegeben wird, teile der Periphergerätsteuereinheit 34 der Fig. 18 signalisiert,

welcher in Fig. 17 gezeigt ist. Ausserdem wird bei Decodierung Weiterhin wird ein UND-Glied 169 freigegeben, um in der einer «Start Cycle-Steal»-Operation der Inhalt des Kommando- betreffenden Periphergerätsteuereinheit 34 aufgrund des Bedie-

registers 124 über einen Bus 155 zum Mikroprozessor-Eingabe- 15 nungstorsignals von Leitung 55 der Schnittstelle 35 ein Bedie-

datenbus 126 weitergegeben, um dann in den Speicher 124 des nungstorrücksignal auf Leitung 56 zu erzeugen, um die weitere

Mikroprozessors zu gelangen. Der Speicher 124 wird also als Übertragung über den Schnittstellenbus 35 zu steuern.

Kommandospeicher und als Speicher für Adressen der Speicher- Fig. 19 und 20 zeigen Einzelheiten der Verbindungsschaltun-

einheit 31 benutzt, um nachfolgende Cycle-Steal-Datenübertra- gen, welche sich auf einer Anschlusskarte, wie z. B. der Karte 45

gungsoperationen zu steuern. 20 von Fig. 2 befinden. Die Prozessorkarten 40,41 und 42 sind so

Während der folgenden Cycle-Steal-Übertragungsoperatio- ausgelegt, dass eine vorgegebene Anzahl von Periphergeräten nen erhält das Adressregister 143 über einen Bus 156 in zwei bedient werden kann, die über E/A-Karten 44 angeschlossen aufeinanderfolgenden Zyklen vom Mikroprozessorspeicher 124 sind, welche in dem in Fig. 2 gezeigten Grunddatenverarbei-die vorher gespeicherte Adresse für die Speichereinheit 31. Diese tungsgerät vorgesehen sind. In gewissen Fällen kann es erforder-

Adresse wird in den nachfolgenden Cycle-Steal-Datenübertra- 25 lieh sein, dass weitere Periphergeräte an die Grundeinheit ange-

gungsoperationen über einen Bus 157 zum Schnittstellenadress- schlössen werden müssen. Diese werden normalerweise in einem bus 49 übertragen, um von dort an die Adressiereinrichtung der Gestell untergebracht, wie es in Fig. 2 gezeigt ist, und welches

Speichereinheit 31 des Prozessors zu gelangen. DasDatenregi- eine Stromversorgung 37, einen Kartenhalter 38 und zusätzliche ster 142 wird für die Daten einer Cycle-Steal-Übertragung E/A-Geräteanschlusskarten 44 enthält. Die Verbindungsschal-

benutzt, unabhängig davon, ob es sich um eine Lese- oder 30 tungen auf der Zwischenverstärkungskarte 45 stellen die Verbin-

Schreiboperation handelt. dung zwischen den Signalleitungen des Schnittstellenbus 35 der

Ein dritter Kommandotyp, welcher vom Direkt-Gerätsteuer- Grundeinheit der Fig. 2 und dem weiteren Schnittstellenbus 35

block IDCB abgegeben werden kann, ist das Vorbereitungskom- der Zusatzeinheit her.

mando, welches auf der Leitung 158 angezeigt wird. Aufgrund Fig. 19 ist ein Blockdiagramm der Zwischenverstärkungsan-

eines solchen Vorbereitungssignals werden die Bits 11-14 vom '5 schlusskarte 45 von Fig. 2. Zu den Verbindungsschaltungen

Schnittstellendatenbus 50 in einem Prioritätsstufenregister 159 gehören Zweirichtungs-Treiberschaltungen 170 und 171, welche gespeichert und das bereits früher erwähnte I-Bit von der Leitung den Adressbus 49 und den Datenbus 50 des Grunddatenverarbei-

15 wird in einem Merker 160 gespeichert. Der Inhalt des Priori- tungssystems der Fig. 2 mit einem Zweirichtungs-Adressbus 172

tätsstufenregisters 159 gibt die Prioritätsstufe des Gerätes für bzw. einem Zweirichtungs-Datenbus 173 der zusätzlichen Unterbrechungsanforderungen an. Ein Unterbrechungsanforde-40 Schnittstellenanordung verbinden.

rungssignal auf Leitung 161, welches vom angeschlossenen Treiber 174 bewirken für Signale des Datenverarbeitungssy-

Mikroprozessor 47 abgegeben wird, wird durch ein UND-Glied stems auf abgehenden Bussen und Steuersignalleitungen 175 A

162 weiterübertragen, wenn das I-Bit, welches im Merker 160 eine Zwischenverstärkungund geben diese weiter über einen Bus gespeichert ist, den Binärwert 1 hat. Hierdurch wird angezeigt, 176A an die zusätlichen Schnittstelleneinrichtungen. Treiber dass das Gerät auf jeder beliebigen Stufe unterbrechen darf. 45 175B bewirken für Signale auf einem Bus 176B der zusätzlichen

Wenn das Gerät unterbrechen darf und wenn eine Unterbre- Schnittstelleneinrichtungen eine Zwischenverstärkung und chungsanforderung auf Leitung 161 vorliegt, wird ein Stufende- geben die Signale an ankommende Bus- und Steuersignalleitun-

codierer 163 freigegeben und aktiviert dann eine der Signallei- gen 177 weiter, welche zum Kanal des Grunddatenverarbeitungs-

tungen auf dem Anforderungseingabebus 61. Die aktivierte systems gehören.

Leitung gehört zu der Unterbrechungsprioritätsstufe, welche 5? Eine Durchschaltungssteuerung 178, die im einzelnen im durch den Inhalt des Prioritätsstufenregisters 159 angezeigt wird. Zusammenhang mit Fig. 20 beschrieben wird, reagiert auf -

Wie früher.bereits im Zusammenhang mit Fig. 14 bespro- bestimmte Signale, die mit der Übertragung von Adressen,

chen, beginnt die E/A-Steuereinrichtung 32 eine Aufruffolge Daten oder anderer Steuerinformation zwischen dem Kanal des aufgrund jedes beliebigen Signals auf dem Anforderungs-Einga- Grunddatenverarbeitungssystems und den zusätzlichen Peri-

bebus 61, gleichgültig ob es sich um eine Unterbrechungsanfor- 55 phergeräten zusammenhängen, um den richtigen der Zweirich-

derung oder um eine Cycle-Steal-Anforderung handelt, welch tungstreiber 170 bzw. 171 zu aktivieren und um die Datenüber-

letztere durchein Signal auf der Leitung 61-16 angezeigt wird. gabein der richtigen Übertragungsrichtung zu bewirken. Infolge-

Zu der Aufruffolge gehört die Übertragung des Aufrufkennzei- dessen ist ausser den Daten, die ohnehin normalerweise über die chens auf dem Bus 62 an alle angeschlossenen Periphergerät- Schnittstelle übertragen werden, keine weitere Information

Steuereinheiten 34 und die sequentielle Übertragung des Aufruf- 60 nötig, um zu bestimmen, in welche Richtung die Treiber 170 bzw.

signais über Leitung 63. Wenn das Aufrufkennzeichen auf dem 171 jeweils wirken sollen.

Bus 62 irgendein Gerät aufruft, welches eine Cycle-Steal-Über- Fig. 19 enthält weiterhin einen Block 179 mit der Bezeichnung tragung anfordert, wird ein Signal auf Leitung 164 aktiviert. «Aufrufsteuerschaltung». Die Anschlusskarte, die direkt an die Wenn das in Fig. 18 gezeigte Gerät eine Cycle-Steal-Übertragung Schnittstelle des Grundsystems angeschlossen ist, um die Verbin-

angefordert hat und dies auf der Leitung 121 anzeigt, wird 65 dung mit einer Zusatzgruppe von E/A-Geräten herzustellen,

nunmehr das UND-Glied 119 ein Ausgangssignal erzeugen. kann dazu dienen, das Grundsystem mit einem Periphergerät zu

Wenn die Signale auf dem Aufrufkennzeichenbus 62 eine verbinden, welches vom Grundsystem ziemlich weit entfernt ist,

Unterbrechungsprioritätsstufe angeben, die gleich der gegen- so dass die Signale der Schnittstellenleitungen zvvischenverstärkt

13 629 010

werden müssen, um das weit entfernte Periphergerät einwandfrei wodurch das UND-Glied 186 freigegeben wird, so dass der zu steuern. Zu den Schnittstellenoperationen, die im Zusammen- Treiber 185 die Signale von der zusätzlichen Schnittstellenleitung hang mit den Fig. 13,14 und 18 beschrieben wurden, gehören 172-N, welche zur Adresssignalleitung 49-N des Kanals gerichtet sequentielle Aufruf-, Nebenaufruf- und Aufrufrücksignale, mit sind, weitergibt. Dies geschieht aber nur während Cycle-Steal-

denen ein bestimmtes Periphergerät ausgewählt wird, um die 5 Datenübertragungen, bei denen das Periphergerät Adressinfor-

Schnittstelle bei einer Unterbrechung oder einer Cycle-Steal- mation an den Prozessor sendet.

Anforderung zu benutzen. Wenn das Aufrufsignal oder das Für jede Zweirichtungssignalleitung des Datenbus 50 ist auch Aufrufweitergabe- oder Aufrufrücksignal den Weg zu dem weit ein Paar von Treibern 183 und 185 sowie ein Paar von UND-entfernten Periphergerät durchlaufen müssen, wird dadurch bei Gliedern 184 und 186 vorzusehen. Die selektive bzw. alternative den Operationen an der Schnittstelle Zeit verloren. Deshalb io Benutzung der beiden Treiber wird gesteuert durch das Ausenthält im Rahmen der vorliegenden Erfindung die Anschluss- gangssignal eines UND-Gliedes 189 und eines Inverters 190. Die karte, welche die Zwischenverstärkung besorgt, auch eine Auf- Schaltungen zur Bestimmung der Signalübertragungsrichtung rufsteuerschaltung 179, welche im Zusammenhang mit weiteren auf dem Datenbus sind im restlichen Teil der Fig. 20 gezeigt, ankommenden Bussen 180 und Anschlüssen 181, an welche das Eine erste Situation, in welcher Daten von dem zusätzlichen entfernte Periphergerät angeschlossen sein kann, das Festhalten 15 Schnittstellenbus zum Kanal übertragen werden müssen, wird oder Weitergeben des Aufrufs oder das Erzeugen des Aufruf- auf der Leitung 191 signalisiert, veranlasst durch ein UND-Glied rücksignals auf der Anschlusskarte selbst bewerkstelligen kann. 192, welches Binärsignale von den Bitleitungen 1 und 16 des Dadurch werden die Signallaufzeiten zum und vom entfernt Adressbus 49 aufnimmt. Wir bereits früher gesagt, bedeutet eine angebrachten Periphergerät beim Aufruffesthalten erspart. binäre 1 auf der Adressbussignalleitung 49-16 die Vorauswahl Die in Fig. 18 gezeigten Signale, wie z. B. Unterbrechungsan- 20 eines Periphergeräts aufgrund eines OIO-Befehls (E/A durch-forderung 161 oder Cycle-Steal-Anforderung 121, würden in führen). Wenn die Auswahl für eine direkt programmgesteuerte diesem Fall, wenn sie von dem entfernten Periphergerät kom- Lese-Operation vorgenommen wird, ist während der Voraus-men, an die Aufrufsteuerung 179 gelangen, um daraufhin eine wähl die Bit-Leitung 1 des Adressbus 49 mit einer binären 0 der Leitungen auf dem Anforderungs-Eingabebus 61 zu aktivie- beaufschlagt (als Folge des Kommandocodewortes, welches ein ren. Ein mit dem Bus 177 verbundener Bus 182 überträgt die 25 Lesekommando angibt), welche von einem Inverter 193 inver-betreffende Information. Die Aufrufsteuerschaltung 179 enthält tiert wird, um so das UND-Glied 192 freizugeben und damit über auch die Einrichtungen, welche auf ein Schnittstellenaufrufkenn- das ODER-Glied 189 ein Signal zu erzeugen, welches das zeichen auf den Leitungen 62 ansprechen und diese mit der Periphergerät zur Übertragung von Daten an den Kanal auf-Prioritätsstufe kombinieren, welche dem betreffenden Peripher- grund des Lesekommandos freigibt. -gerät im Register 169 zugeteilt ist, um die Signale für das 30 Mittels einem bistabilen Kippglied 194 (Unterbrechungsbe-Aufruffesthalten, die Aufrufweitergabe sowie das Aufrufrücksi- dienungstor) und eines UND-Gliedes 195 wird eine andere gnal auf die Schnittstelle des Grundsystems zu geben. Situation angezeigt, bei welcher die Treiber des Zweirichtungs-Fig. 20 zeigt weitere Einzelheiten der Verbindungsschaltun- datenbus Datensignale gemäss einem Steuersignal auf Leitung gen auf der Zwischenverstärkungsanschlusskarte 45 der Fig. 2, 191 zum Kanal übertragen müssen. Bei einer Cycle-Steal-Daten-welche auf bestimmte Signale des Schnittstellenbus des Grundsy-35 übergäbe durch ein Periphergerät zeigt ein Binärwert 1 auf der stems, welche durch die normale Schnittstellenbenutzung akti- Leitung 57 an, dass dies eine Eingabe-Cycle-Steal-Operation ist, viert werden, ansprechen, um die Richtung der Signalübertra- und die Bedienungfür die Cycle-Steal-Datenübertragung wird gung auf dem Zweirichtungs-Adressbus 49 oder dem Zweirich- angezeigt durch das normale Bedienungstorsignal auf Leitung tungs-Datenbus 50 zu bestimmen. 55. Das einzige, was in dieser besonderen Situation noch festge-Im unteren Teil der Fig. 20 ist eine einzelne Zweirichtungssi- 40 stellt werden muss, ist, ob das Bedienungstorsignal auf Leitung gnalleitung 49-N des Adressbus 49 gezeigt. Alle anderen Signal- 55 nicht zum Zwecke der Behandlung einer Unterbrechung leitungen des Adressbus 49 und alle Signalleitungen des Daten- generiert wurde, welche Tatsache durch das Ausgangssignal bus 50 könnten genauso dargestellt werden. Zu jeder Zweirich- eines Kippgliedes 194 signalisiert wird, welches sich im Aus-tungssignalleitung gehört ein erster Treiber 183, welcher durch Zustand befindet und das dritte Eingangssignal für das UND-ein erstes UND-Glied 184 angesteuert wird, um Signale für den 45 Glied 195 abgibt.

zusätzlichen Schnittstellenbus 172 gemäss der auf der Adressbus- Das dritte Eingangssignal zum ODER-Glied 189 stellt eine

Signalleitung 49-N empfangenen Information zu erzeugen. Ein binäre 1 dar, wenn das Kippglied 194 in Ein-Zustand oder zweiter Treiber 185 und ein zweites UND-Glied 186 erzeugen gesetzten Zustand ist, woraufhin die Daten von dem Zweirich-

Signale in der entgegengesetzten Richtung, d. h. für die Informa- tungsdatenbus zum Kanal durchgeschaltet werden wegen der tion, welche von der Leitung 172-N des zusätzlichen E/A-Bus 172 50 Bedienung einer Unterbrechungsanforderung. Bestimmte Infor-

zum Kanal des Grundsystems über Leitung 49-N zu übertragen, mation, wie z. B. das Unterbrechungskennzeichen, muss zum

Die Schaltungen zur Steuerung der Übertragungsrichtung auf Prozessor weitergeleitet werden, um in internen Registern den Zweirichtungs-Adressleitungen enthält einen ersten Inverter gespeichert zu werden. Ein bistabiles Kippglied 196 (Unterbre-

187 und einen zweiten Inverter 188. In einem früheren Teil der chungsaufruf abgetastet) erinnert daran, dass ein Aufruf für eine

Beschreibung wurde bereits gesagt, dass die einzige Zeit, zu der 55 Unterbrechungsbedienung auf Leitung 63 empfangen wurde, als

Adressinformation vom Kanal an alle Periphergeräte, welche an das Aufrufkennzeichenbit 0 auf Leitung 62-0 eine binäre 0 war,

den Schnittstellenbus angeschlossen sind, übertragen wird, die die durch einen Inverter 197 invertiert wurde. Demzufolge wird

Zeit der Vorauswahl eines Periphergerätes bei Vorliegen eines das Kippglied 196 nur gesetzt, wenn ein Aufruf für eine Unter-

OIO-Befehls (E/A durchführen) im Prozessor ist. Wenn dies brechung durchgeführt wurde und nicht etwa bei einem Aufruf zutrifft, ist das Adressbit 16 auf dem Adressbus 49 eine 1. Sollte 60 für eine Cycle-Steal-Operation. Wenn das Kippglied 196 gesetzt dies der Fall sein, so wird das Bit vom Inverter 187 in eine 0 wurde und damit aktiv ist, wird das nächste Bedienungstorsignal umgewandelt und dann vom Inverter 188 wieder in eine binäre 1 von Leitung 155 benutzt, um das Kippglied 194 zu setzen,

umgewandelt, um das UND-Glied 184 freizugeben zur Weiter- Wenn das Kippglied 194 (Unterbrechungsbedienungstor)

gäbe der Information der Adressbussignalleitung 49-N. Damit eingeschaltet ist, wird das Kippglied 196 (Unterbrechungsaufruf kann der Treiber 183 das Adresssignal zur Weitergabe an die 65 abgetastet) über einen Inverter 198 und ein ODER-Glied 199

zusätzliche Schnittstellenbussignalleitung 172-N zwischenver- zurückgestellt. Das Kippglied 194 (Unterbrechungsbedienungs-

stärken. In allen anderen Fällen, wenn das Bit 16 des Adressbus tor) wird durch ein UND-Glied 200 über ein ODER-Glied 201

49 eine binäre 0 ist, wird dies durch den Inverter 187 invertiert, zurückgestellt. Das geschieht dann, wenn das Kippglied 196

629 010

14

(Unterbrechungsaufruf abgetastet) zurückgestellt ist, und wenn das Signal Bedienungstor auf Leitung 55 abgefallen ist, wodurch über einen Inverter 202 angezeigt wird, dass der Unterbre-chungsbedienungszyklus beendet ist.

Ein ODER-Glied 203, dessen Eingängen von der Kanalschnittstelle verschiedene Signale zugeführt werden, besorgt die Rückstellung aller Schaltungen, die in Fig. 20 gezeigt sind.

Ein weiterer Vorteil wird im Zusammenhang mit der vorliegenden Erfindung erreicht durch einen zusätzlichen Eingang zu jedem der UND-Glieder 186, die für je eine Zweirichtungssignal-leitung vorgesehen sind. Wenn ein zusätzliches Kartengestell mit Stromversorgung zum Grundsystem hinzugefügt werden soll, so wird beim Stromversorgungssystem eine Signalleitung vorgesehen für ein Signal «Einschaltrückstellung», welches dem Ein-schaltrückstellsignal auf Leitung 57 des Grunddatenverarbeitungssystems vergleichbar ist. Das Einschaltrückstellsignal auf Leitung 204, welche zum zusätzlichen Schnittstellenbus gehört, ist im Normalzustand inaktiv, d. h. es stellt eine binäre 0 dar. Infolge des Inverters 205 bleibt das UND-Glied 186 also im Normalzustand freigegeben. Auch wenn die Stromversorgung des zusätzlichen Schnittstellenbus ausgeschaltet wird, bleibt die Schnittstelle des Grundsystems mit allen direkt daran angeschlossenen Geräten funktionsfähig. Bei einem Versuch, ein Periphergerät am zusätzlichen Schnittstellenbus auszuwählen, würde lediglich ein Bedienungscode 0 an den Kanal zurückgegeben, welcher anzeigt, dass der zusätzliche Schnittstellenbus nicht in Betrieb ist. Da der Treiber 185 nur eine einzelne Last an der Schnittstellensignalleitung 49-N ist, gibt es keine negativen Rückwirkungen auf die Signalpegel auf der Schnittstelle des Grundsystems, gleichgültig, wieviel Periphergeräte vom zusätzlichen Schnittstellenbus abgetrennt werden.

Bei der Stromeinschaltung der zusätzlichen Schnittstelle wird das Einschaltrückstellsignal auf Leitung204 aktiviert, wodurch das UND-Glied 186 gesperrt wird. Während des Stromeinschaltvorgangs also, während dem verschiedene Einheiten am zusätzli-5 chen Schnittstellenbus ihre Zustände und Signalbedingungen ändern, werden diese externen Signale nicht durch das UND-' Glied 186 an den Schnittstellenbus des Grundsystems weitergegeben.

Im Rahmen der vorliegenden Erfindung wurden Standard-10 Verbindungsschaltungen vorgestellt, welche auf jeder Anschlusskarte zur Verbindung mit einem Schnittstellenbus eines Grunddatenverarbeitungssystems vorgesehen sind, um die Signale sowohl von Zweirichtungssignalleitungen als auch die von Einrichtungssignalleitungen zwischenzuverstärken. Die relativ ein-15 fachen Schaltungen reagieren auf normale Schnittstellensignale so, dass sie die Richtung der Signalübertragung auf den Zweirichtungsbussen steuern können. Weitere Schaltungen werden weder in den Kanaleinrichtungen noch auf der zusätzlichen Anschlusskarte benötigt, um Adressinformationen zu erkennen, 20 welche die Notwendigkeit anzeigen, dass Treiber aktiviert werden müssen, um Signale zu einem weiteren Eingabe/Ausgabe-Schnittstellenbus durchzugeben. Ausserdem werden die Signallaufzeitverzögerungen für die kritischen Aufruf signale verkürzt durch Bereitstellung von solchen Schaltungen direkt auf der 25 Anschlusskarte, welche normalerweise zu einem Periphergerät gehören, welches weit von dem Schnittstellenbus entfernt ist. Weiterhin werden die nachteiligen Wirkungen von Strom Versorgungsschwankungen und Störsignalen, welche durch einen zusätzlichen Schnittstellenbus bedingt sind, durch einfache 30 Schaltungen auf der Zwischenverstärkungskarte eliminiert oder wenigstens isoliert.

M

7 Blatt Zeichnungen

Claims (4)

1. 629 010

   PATENTANSPRÜCHE

   1. Anschlussschaltung für eine Eingabe/Ausgabeschnittstelle in einer Datenverarbeitungsanlage, zur gesteuerten Verbindung der Daten-, Adress- und Steuersignalleitungen einer zu einem 5 Prozessor mit E/A-Kanalwerk und angeschlossenen Peripherge-räten gehörenden Grund-E/A-Busleitungsanordnung und einer Erweiterungs-E/A-Busleitungsanordnung, gekennzeichnet durch:

   - ersteTreiberanordnungen(170,171) zur Verbindung von 10 Adressleitungen (49,172) und Datenleitungen (50,173) der beiden E/A-Busleitungsanordnungen für wahlweise Signalübertragung in beiden Richtungen;

   - zweite Treiberanordungen (174,175B) zur Verbindung von Steuersignalleitungen der beiden E/A-Busleitungsanordnungen 15 für Signalübertragung in nur je einer Richtung; sowie

   - Steuerschaltungen (178), welche mit Signalleitungen und Treiberanordnungen verbunden sind und auf vorbestimmte, zwischen einem Periphergerät und dem E/A-Kanalwerk übertragene Signale ansprechen, um die Signalübertragungsrichtung in 20 den ersten Treiberanordnungen zu steuern (Fig. 19).
2. 2. Anschlussschaltung nach Patentanspruch 1, dadurch gekennzeichnet, dass in den ersten Treiberanordnungen je für einzelne Busleitungen vorgesehen sind;

   - eine erste Treiberschaltung (183) zur Abgabe von Signalen an eine zugeordnete Leitung (172-N) der Erweiterungs-E/A-Busleitungsanordnung;

   - eine zweite Treiberschaltung (184) zur Abgabe von Signalen an eine zugeordnete Leitung (49-N) der Grund-E/A-Busleitungsanordnung;

   - eine erste Verknüpfungseinrichtung (184), deren Ausgang mit dem Eingang der ersten Treiberschaltung verbunden ist, und deren Eingänge mit der zugeordneten Leitung (49-N) der Grund-E/A-Busleitungsanordnung sowie mit einem Steuerglied (188) in den Steuerschaltungen verbunden sind;

   - eine zweite Verknüpfungseinrichtung (186), deren Ausgang mit dem Eingang der zweiten Treiberschaltung verbunden ist, und deren Eingänge mit der zugeordneten Leitung (172-N) der Erweiterungs-E/A-Busleitungsanordnung sowie mit einem weiteren Steuerglied (187) in den Steuerschaltungen verbunden sind;

   wobei die Steuerschaltungen jeweils nur entweder die erste oder die zweite Treiberschaltung aktivieren (Fig. 20).
3. 3. Anschlussschaltung nach Patentanspruch 2, dadurch gekennzeichnet, dass jede der zweiten Verknüpfungseinrichtungen (186) einen zusätzlichen Eingang aufweist, der mit einer der für Signalübertragung in nur einer Richtung vorhandenen Steuerleitungen (204) derErweiterungs-E/A-BusIeitungsanordnung, welche Steuerleitung für ein Stromeinschalt-Rückstellsignal vorgesehen ist, verbunden ist, so dass die betreffende Verknüpfungseinrichtung je nach dem Binärwert des Signals auf dieser Leitung gesperrt oder freigegeben wird.
4. 4. Verwendung der Anschlussschaltung nach Patentanspruch 1 in einer Datenverarbeitungsanlage, in welcher mehrere Peri-phergeräte-Steuereinheiten direkt an die Grund-E/A-Buslei-tungsanordnung in der Art einer Mehrpunktverbindung angeschlossen sind (Fig. 1), wobei jede Periphergerät-Steuereinheit Schaltungseinrichtungen (Fig. 14) aufweist, um ein seriell übertragenes Aufrufsignal entweder zur nächsten Periphergerät-Steuereinheit weiterzugeben oder es festzuhalten und damit die 60 E/A-Busleitungsanorjdnung für sich zu belegen, und in welcher mindestens ein Periphergerät an die Erweiterungs-E/A-Busleitungsanordnung angeschlossen ist, dadurch gekennzeichnet,

   dass in der Anschlussschaltung eine Aufrufsteuerschaltung (179) vorgesehen ist, um ein seriell übertragenes Aufrufsignal weiter- 65 zugeben oder festzuhalten in Abhängigkeit davon, ob ein Anforderungssignal von irgendeinem an die Erweiterungs-E/A-Buslei-tungsanordnung angeschlossenen Periphergerät vorliegt oder nicht, wobei Ausgänge (182) dieser Aufrufsteuerschaltung direkt mit Steuerleitungen (177) der Grund-E/A-Busteitungsanoïd-nung verbunden sind.

   25

   30

   35

   40

   45

   50

   55