JPH01118940A - 応答監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、礪器間の応答時間を監視してエラーを検出
するための応答監視方式に関する。

（従来の技術） 従来、第３図に示すようにＣＰ　Ｕ　１１．主８己憶装
置１２およびチャネル装置１３などがシステムｌ＜ス１
４を介して相互接続されているシステムでは、例えばＣ
Ｐ　Ｕ　１１から主記憶装置１２に対するメモリリード
要求に対し、要求先である主記憶装置１２或はそれ以外
のいずれかの部分の故障等により要求元であるＣＰＵ１
１へ何の応答も返らなかった場合のエラー（ストールエ
ラー）検出のために、ＣＰｔＪｌｌに応答時間監視タイ
マ（以下、ストール監視タイマと称する）ＴＭを設けて
いた。しかし、タイマＴＭの設定時間（ストール監視時
間設定値）によっては、システムの動き具合により、主
記憶装置１２の負荷が急に増大しただけで実際にはエラ
ーは発生していないにも拘らずにタイムオーバが検出さ
れる場合がある。したがって、この場合にはタイマＴＭ
の設定時間を変更する必要がある。

しかし、タイマＴＭはコンデンサ（Ｃ）および抵抗（Ｒ
）の時定数回路で構成されるのが一般的であり、したが
ってストール監視時間設定値を変更するには、コンデン
サ或は抵抗を変更しなければならず煩雑であった。

さて、ストール監視時間タイマＴＭは、一般に応答種別
毎に用意されるもので、ＣＰ　Ｕ　１１以外にもチャネ
ル装置１３などにも用意され、その数も１つとは限らな
い。即ちタイマＴＭは、ＣＰ　Ｕ　１１、チャネル装置
１３などを構成する各種回路基板の至るところに設けら
れる。この場合、各基板の設計者の違いによってタイマ
ＴＭの設定時間はまちまちであり、それぞれの設定時間
を把握すること並びに設定時間を変更することは楊めて
困難である。

なお、設定時間変更は、例えばストールエラー発生時の
解析等に際し、調べようとする信号波形がタイマ設定時
間が長ずきるためにロジックアナライザ等に表示できな
い場合にも、−時的にタイマ設定時間を短くするために
必要である。

（発明が解決しようとする問題点） 上記したように従来は、機器間の応答時間によりエラー
検出を行なうための基準となる応答監視時間（ストール
監視時間）設定値の変更が煩雑であり、応答監視を必要
とする箇所が多数存在する場合には特に問題であった。

この発明は上記事情に鑑みてなされたものでその目的は
、応答監視時間（ストール監視時間）設定値が保守コン
ソールから極めて簡単に変更できる応答監視方式を提供
することにある。

この発明の他の目的は、応答種別毎に設定される応答監
視時間が簡単に把握できる応答監視方式を提供すること
にある。

［発明の構成］ （問題点を解決するための手段） この発明は、応答監視を必要とする幾つかの回路基板を
有する各ｗＩＩａ器を相互接続するシステムバスに、応
答監視信号線とエラー信号線との信号線対を応答種別毎
に設けると共に、上記システムバスに接続される応答監
視回路を信号線対別に独立に設け、上記機器内の応答監
視を必要とする回路基板から、応答監視信号が要求先へ
の要求出力に応じて対応する応答監視信号線に出力され
ている期間を、同信号線に対応する応答監視回路に用意
されたカウンタ手段によってカウントし、そのカウント
値と同回路内に用意されたレジスタ手段に予め設定され
ている応答監視時間情報をもとにタイムオーバ検出を行
ない、対応するエラー信号線を介して該当基板へのタイ
ムオーバ検出通知を行なうようにすると共に、システム
バスに接続された保守コンソールによって、各応答監視
時間回路内のレジスタ手段の内容の書換えおよび表示出
力を行なうようにしたことを特徴とする。

（作用） 上記の構成によれば、応答監視時間回路内のレジスタ手
段の内容を書換えることにより応答監視時間が簡単に変
更できる。また、応答種別毎に用意された各応答監視時
間回路内のレジスタ手段の内容が画面表示されるので、
応答種別毎の応答監視時間を門単に把握することが可能
となる。

（実施例） 第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。同図において、２１は
システム全体を制御するＣＰＵ１２２は各種プログラム
、データ等が格納される主記憶装置である。２３は主記
憶装置２２と磁気ディスク装置などの入出力装置（図示
せず）との間の人出力制御を行なうチャネル装置、２４
はＣＰＵ２１、主記憶装置２２およびチャネル装置２３
などを相互接続するシステムバスである。このシステム
バス２４は、第３図に示したシステムバス１４と同様の
バス（以下、主バスと称する）２５、ストール時間〈応
答時間）監視のために生成されるストール監視信号の転
送に供されるストール監視信号線２６−１〜２６−４お
よびストール時間監視結果を示すタイムオーバ検出信号
の転送に供されるエラー信号Ｉ！Ｊ２７−１〜２７−４
から成る。ストール監視信号線２６−１およびエラー信
号線２７−ｉ　（ｉ　＝　１〜４）の対は応答種別毎に
用意されており、例えば信号線２６−１．２７−１の対
はＣＰＵ２１から主記憶装置２２に対するメモリリード
要求に対する応答監視のために用意されたものである。

システムバス２４（内の主バス２５）には、システム保
守のための各種操作等に供される表示モニタ付きの保守
コンソール２８がコンソールインタフェース２９を介し
て接続されている。システムバス２４（内の主バス２５
）には更に、応答種別毎に用意され、ストール時間監視
を行なうためのストール時間監視回路３０−１〜３ｏ−
４が接続されている。ストール時間監視回路３０−ｉ　
（＋　−１〜４）はシステムバス２４内のストール監視
信号線２６−（およびエラー信号線２７−１にも接続さ
れている。

ストール時間監視回路３０−１〜３０−４は基本的に同
一の回路構成を有している。そこで、ここでは回路３０
−１の構成についてのみ説明する。回路３０−１は、ス
トール監視時間〈ストール時間）を示す情報（ストール
監視時間情報〉が設定され保守コンソール２８からリー
ド／ライト可能なレジスタ３１、ストール監視信号線２
卜１からのストール監視信号を受け、レジスタ３１に設
定されているストール監視時間情報をもとにタイムオー
バ検出を行なうタイムオーバ検出回路３２、およびタイ
ムオーバ検出回路３２に対して時間計測の基準となるク
ロック信号ＣＬＫを供給する発振器（Ｏ２０）３３を有
している。

第２図はタイムオーバ検出回路３２のブロック構成を示
す。同図において、４１はストール監視信号線２６−１
からのストール監視信号が論理“１″である期間を発振
器３３からのクロック信号ＣＬＫに応じてカウントする
例えば５ビツトの２進カウンタである。４２はカウンタ
４１のビットＯ〜ビット４のいずれか１つをエラー信号
線２７−１に選択出力するセレクタ、４３はレジスタ３
１に設定されているストール監視時間情報をデコードし
、同情報の示す時間に対応するカウンタ４１のビット位
置をセレクタ４２に対して指定するためのセレクト信号
を生成するためのデコーダである。

次に、この発明の一実施例の動作を説明する。

この実施例では、保守コンソール２８は図示せぬ　Ｅ　
　Ｅ　　Ｐ　　ＲＯＭ　　（Ｅ　　１ｅｃｔｒｉｃａｌ
ｌｙ　　Ｅ　　ｒａｓａｂｌｅＦＲＯＭ）を有している
。このＥＥＰＲＯＭには、例えば保守コンソール２８を
用いたオペレータ操作により、ストール監視時間回路３
０−１〜３０−４別のストール監視時間情報が予め書込
まれている。保守コンソール２８は、例えば電源投入時
に、ＥＥＰＲＯＭに書込まれているストール監視時間情
報を・ストール監視時間回路３０−１〜３０−４に設定
する。ここでは、ＥＥＰＲＯＭのＯ番地には、ＣＰ　Ｌ
Ｊ　２１から主記憶装置２２に対するメモリリード時に
おけるストール時間監視に必要な４μＳを示すストール
監視時間情報が書込まれており、同情報がストール監視
時間回路３０−１内のレジスタ３１に設定される。また
、ＥＥＰＲＯＭの２番地〜４番地に設定されているスト
ール監視時間情報は回路３０−２〜３０−４内のレジス
タ（図示せず〉に設定される。

さて、ストール時間監視回路３０−１〜３０−４にそれ
ぞれストール監視時間情報が設定されている状態で、Ｃ
Ｐ　Ｕ　２１から主記憶装置２２に対してシステムバス
２４（内の主バス２５）経由でメモリリード要求が出さ
れたものとする。このとき、ＣＰ　Ｕ　２１内の該当回
路基板からシステムバス２４のストール監視信号線２６
−１上にアクティブなく論理“１″の）ストール監視信
号が出力される。このアクティブな監視信りの出力は、
メモリリード要求に対するなんらかの応答が主記憶装置
２２からシステムバス２４の主バス２５経由で返されま
で、或は回路３０−１からエラー信号線２７−１経由で
タイムオーバ検出信号が転送されるまで、継続される。

ストール監視信号線２６−１上のストール監視信号は、
タイムオーバ検出回路３２内のカウンタ４１のカウント
イネーブル端子ＣＴＥおよびクリア端子ＣＬＲに供給さ
れる。したがって、信号線２６−１上のストール監視信
号が論理“０”の通常状態では、カウンタ４１は″Ｏｎ
クリアされている。そして、上記のように信号線２６−
１上のストール監視信号が論理“１になると、カウンタ
４１はカウント可状態となり、同信号が論理″Ｏ″とな
るまで発振器３３からのクロック信号ＣＬＫに応じてカ
ウント動作（ここではカウントアツプ動作）を開始する
。もし、クロック信号ＣＬＫの周期が１μｓであれば、
カウンタ４１は１μＳ毎にカウントアツプする。

さて、この実施例では、ＣＰＵ２１から監視信号ね２６
−１に出力されたストール監視信号を例えば４μｓでス
トールするために、前記したように４μｓを示すストー
ル監視時間情報をストール監視時間回路３０−１内のレ
ジスタ３１に設定するようにしている。このレジスタ３
１に設定されているストール監視時間情報はタイムオー
バ検出回路３２内のデコーダ４３に導かれる。デコーダ
４３は、レジスタ３１からの４μｓを示すストール監視
時間情報をデコードし、カウンタ４１のビット２を選択
指定するためのセレクト信りをセレクタ４２の選択制御
端子Ｓに出力する。なお、８μｓでストールする場合で
あればビット３を選択指定するためのセレクト信号が出
力され、１６μｓでストールする場合であればビット４
を選択指定するためのセレクト信号が出力される。

セレクタ４２は、デコーダ４３からのセレクト信号に応
じ、カウンタ４１のビット０〜ビツト４出力のうち、指
定されたビット２出力を選択する。このビット２出力は
、カウンタ４１が４をカウントすると論理“０″から論
理“１″に遷移し、これによりシステムバス２４のエラ
ー信号８１２７−１に論理“１″のタイムオーバ検出信
号が出力される。このエラー信号線２７−１上のタイム
オーバ検出信号はＣＰＵ２１に導かれ、これによりＣＰ
　Ｕ　２１はエラー発生を検出できる。これに対し、カ
ウンタ４１が４をカウントする前に主記憶装Ｗ１２２か
らＣＰ　Ｕ　２１に応答が返されたために、ＣＰ　Ｕ　
２１からストール監視信号線２６−１への論理′１Ｈの
ストール監視信号の出力が停止された場合には、論理“
１′のタイムオーバ検出信号は出力されない。

この実施例では、ストール時間監視回路３０−１〜３０
−４に設定されているストール監視時間情報の−ｉを、
保守コンソール２８によって表示することが可能である
。即ち、保守コンソール２８を用いたオペレータ操作に
より、ストール監視時間−覧表示が指定されると、保守
コンソール２８はストール時間監視回路３０−１内のレ
ジスタ３１を始め、各回路３０−１〜３０−４内のレジ
スタの内容をリードする。そして保守コンソール２８は
、リードした内容を回路３０−１〜３０−４に対応する
基板の基板名に対応させて表示する。これにより、基板
設計者等はシステム中のストール監視箇所およびストー
ル監視時間設定値を表示画面上で知ることができる。な
お、ＥＥＦＲＯＭの内容をリードして基板名に対応させ
て表示することも可能である。また、この実施例では、
ストール監視時間設定値の変更が可能である。この変更
は、例えばストール時ＩＫｉ監視回路３０−１内のレジ
スタ３１に設定されているストール監視時間情報を対象
とする場合であれば、保守コンソール２８を用いたオペ
レータ操作により、ＥＥＰＲＯＭのＯｆｌ地の情報を所
望のストール監視時間情報に書換え、レジスタ３１に再
設定することで行なわれる。

なお、前記実施例では、カウンタ４１の出力ビットの１
つをストール監視時間情報に応じて選択してタイムオー
バ検出信号として用いる場合について説明したが、これ
に限るものではない。例えばカウンタ４１のカウント値
をデコードするデコーダを設け、そのデコード信号の１
つをストール監視時間情報に応じて選択してタイムオー
バ検出信号として用いることも可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、次に列挙する作
用効果を奏することができる。

■　応答監視のくエラー検出）基準となる応答監視時間
（ストール監視時間）設定値がハードウェアの変更を要
せずに保守コンソールから極めて簡単に変更できる。

■　応答監視を必要とする回路基板にタイムオーバ検出
截能を持たせる必要がないため、基板設計が簡単になる
。

■　応答種別毎に設定される応答監視時間を表示画面上
で簡単に把握することができる。

【図面の簡単な説明】

第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図、第２図は第１図に示すタイム
オーバ検出回路のブロック構成図、第３図は従来の情報
処理システムのブロック構成図である。 ２１・・・ＣＰＵ、２２・・・主記憶装置、２４・・・
システムバス、２６−１〜２６−４・・・ストール監視
信号線、２７−１〜２７−４・・・エラー信号線、２８
・・・保守コンソール、３０−１〜３０−４・・・スト
ール時間監視回路、３１・・・レジスタ、３２・・・タ
イムオーバ検出回路、４１・・・カウンタ、４２・・・
セレクタ。 Ｗ＆２図

Claims (1)

1. 【特許請求の範囲】 応答監視を必要とする幾つかの回路基板を有する各種機
   器を備えた情報処理システムにおいて上記各機器を相互
   接続するシステムバスであって、上記応答監視に用いら
   れる応答監視信号の転送に供される応答監視信号線およ
   び応答監視によるタイムオーバ検出通知に供されるエラ
   ー信号線の信号線対を応答種別毎に有するシステムバス
   と、 上記機器内の応答監視を必要とする基板から要求先への
   要求出力に応じて上記応答監視信号を対応する上記応答
   監視信号線に出力する応答監視信号出力手段と、 上記システムバスに接続され且つ上記信号線対別に用意
   される応答時間監視回路であって、タイムオーバ検出の
   基準となる応答監視時間を示す応答監視時間情報が設定
   されるレジスタ手段、対応する上記応答監視信号線上の
   応答監視信号の出力時間をカウントするカウンタ手段、
   および同カウンタ手段のカウント結果並びに上記レジス
   タ手段に設定されている応答監視時間情報をもとにタイ
   ムオーバ検出を行ない、対応する上記エラー信号線を介
   して該当基板にタイムオーバ検出を通知するタイムオー
   バ検出手段を有する応答時間監視回路と、 を具備し、上記システムバスに接続される保守コンソー
   ルによって、上記各応答時間監視回路内のレジスタ手段
   の内容の書換えおよび表示出力を行なうようにしたこと
   を特徴とする応答監視方式。