JPH05120151A - メモリ診断回路 - Google Patents

Abstract

(57)【要約】 【目的】情報処理装置のメモリ診断における診断時間を
最小限に短縮する。 【構成】診断状態を設定する診断ＢＵＳＹ生成部１と、
主として診断用メモリデータと比較データを生成するデ
ータ生成部２と、診断用メモリアドレスを生成するアド
レス生成部３と、メモリのリフレッシュアドレスを生成
するリフレッシュアドレス生成部４と、メモリリフレッ
シュのタイミングを生成するリフレッシュタイミング生
成部５と、診断時のメモリアクセス信号を生成するメモ
リアクセス制御部６と、診断用データを書込んだ後にメ
モリ読出しを行ない、そのリードデータを書込みデータ
比較してメモリを診断するデータ比較部７と、メモリア
ドレスを選択するメモリアドレスセレクタ１０，１１
と、メモリアクセス信号を選択するメモリ制御信号をセ
レクタ１２と、メモリの書込みデータを選択するメモリ
データセレクタ９とを備えてメモリを診断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリ診断回路に関し、
特に情報処理装置用のメモリを診断するメモリ診断回路
に関する。

【０００２】

【従来の技術】従来、メモリ診断を行なう場合には、Ｒ
ＯＭ等に診断プログラムを常駐させ、システム起動時に
プロセッサが命令を引き取りメモリ診断プログラムを実
行させていた。

【０００３】

【発明が解決しようとする課題】この従来のメモリ診断
方法では、ＲＯＭ等に診断プログラムを常駐させる為、
プロセッサの診断プログラムのフェッチ（ｆｅｔｃｈ）
および実行と、メモリに対するリード／ライト時におけ
るウェイトサイクルの挿入およびメモリから読み出した
メモリリードデータのプロセッサでの比較処理等によ
り、システムのメモリ容量が増大しつつある現在におい
ては、診断にかなりの時間がかかってしまうという欠点
がある。

【０００４】本発明の目的は上述した欠点を除去し、診
断に要する時間を大幅に圧縮したメモリ診断回路を提供
することにある。

【０００５】

【課題を解決するための手段】本発明の目的は、情報処
理装置のメモリを診断するメモリ診断回路であって、診
断対象のメモリの全領域に対して所定の診断用データを
書込んだうえこれを読み出し、前記メモリの書込みデー
タと読出しデータとの比較の一致もしくは不一致にもと
づいて前記メモリの良否を診断する手段を備えて構成さ
れる。

【０００６】また、本発明の回路は、診断プログラムの
常駐を排し、かつメモリ診断のみを行なう構成を有す
る。

【０００７】さらに本発明の回路は、メモリに対する書
込みと読出しを最大限に迅速化するアクセス制御可能、
かつメモリからの読出し動作に連動してメモリの書込み
データと読出しデータとの比較を行なうことを可能とし
た構成を有する。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００９】図１は、本発明の一実施例をブロック図で
ある。

【００１０】まず、図１の実施例の構成について説明す
る。

【００１１】診断ＢＵＳＹ（ビジー）信号生成部１は、
パワーオンリセット信号１０１、クロック信号１０２お
よび診断終了信号１２２を入力し診断ＢＵＳＹ信号１０
３を出力する。

【００１２】データ生成部２は、クロック信号１０２、
診断ＢＵＳＹ信号１０３およびメモリリード／ライト識
別信号１０８を入力し、診断用データもしくは比較用デ
ータ１０５を出力する。

【００１３】アドレス生成部３は、クロック信号１０２
および診断ＢＵＳＹ信号１０３を入力し、診断用アドレ
ス１０７、メモリリード／ライト識別信号１０８および
診断終了信号１２２を出力する。

【００１４】リフレッシュアドレス生成部４は、クロッ
ク信号１０２、リフレッシュ信号１１０および診断ＢＵ
ＳＹ信号１０３を入力し、リフレッシュアドレス１０９
を出力する。

【００１５】リフレッシュタイミング生成部５は、クロ
ック信号１０２および診断ＢＵＳＹ信号１０３を入力
し、リフレッシュ信号１１０を出力する。

【００１６】メモリアクセス制御部６は、クロック信号
１０２、診断ＢＵＳＹ信号１０３、リフレッシュ信号１
１０およびメモリリードライト識別信号１０８を入力
し、診断用のメモリアクセス信号としての診断用ＲＡＳ
信号１１９３診断用ＣＡＳ信号１２０および診断用ＷＥ
信号１２１を出力する。

【００１７】データ比較部７は、ＤＲＡＭ８の出力する
メモリレードデータ１２３と、データ生成部２から出力
される比較用データ１０５をメモリデータセレクタ９を
介してメモリデータ１１４として受け、またアドレス生
成部３から出力されるメモリリード／ライト識別信号１
０８も入力し、ＤＲＡＭ８に入力するメモリデータ１１
４と出力データのメモリリードデータ１２３の双方のデ
ータを比較し、診断エラー信号１２４を出力する。ＤＲ
ＡＭ８は、診断対象となるメモリである。

【００１８】メモリデータセレクタ９は、通常メモリデ
ータ１０４と診断用データ１０５を選択出力するもの
で、メモリアドレスセレクタ１０および１１は、通常メ
モリアドレス１０６、診断用アドレス１０７およびリフ
レッシュアドレス１０９を選択出力するものである。

【００１９】メモリ制御信号セレクタ１２は、通常アク
セス用の通常のＲＡＳ信号１１６、通常のＣＡＳ信号１
１７および通常のＷＥ信号１１８と、診断時用のＲＡＳ
信号１１９、ＣＡＳ信号１２０およびＷＥ信号１２１と
を選択し、ＤＲＡＭ８に対し通常アクセス用か診断時用
のＲＡＳ信号１１１、ＣＡＳ信号１１２およびＷＥ信号
１１３として出力する。

【００２０】次に、本実施例の動作について説明する。

【００２１】なお、本実施例で診断対象とするメモリは
前述したＤＲＡＭ８として構成され、リフレッシュは、
ＲＡＳオンリーリフレッシュを採用する場合を例として
いる。 本実施例のメモリ診断の動作としては、次のよ
うな２つのステップが存在する。

【００２２】第１ステップは、ＤＲＡＭ８のメモリ全領
域に対する診断用データのライト動作である。第２ステ
ップは、第１ステップ後のメモリ全領域に対するリード
およびデータの比較であり、以上の２つのステップにて
診断を終了する。

【００２３】第１ステップは、次のようである。システ
ムに電源が投入されると、パワーオンリセット信号１０
１がアクティブになる。このパワーオンリセット信号１
０１を診断ＢＵＳＹ生成部１においてクロック信号１０
２にてサンプリングし、診断ＢＵＳＹ信号１０３をオン
にする。

【００２４】オンになった診断ＢＵＳＹ信号１０３によ
り他のメモリアクセス体（ＣＰＵ等）をホールド（ＨＯ
ＬＤ）状態として、またデータ生成部２、アドレス生成
部３、リフレッシュアドレス生成部４、リフレッシュタ
イミング生成部５およびメモリアクセス生成部６がそれ
ぞれ活性化され、これら各部に供給されているクロック
信号１０２により動作し始める。各部はそれぞれ並列に
動作し、すべてクロック信号１０２により同期がとられ
ている。

【００２５】データ生成部２は、ライト用の診断用デー
タ１０５（例えば、あらかじめ特定したビット長の繰返
しデータ）を出力し、アドレス生成部はメモリ０番地か
らカウントアップするライトアドレスとしての診断用ア
ドレス１０７を出力する。

【００２６】メモリアクセス制御部６は、診断用ＲＡＳ
信号１１９、診断用ＣＡＳ信号１２０および診断用ＷＥ
信号１２１をそれぞれ出力する。こうして出力される各
信号と、メモリアクセス制御部６から出力される信号
は、メモリデータセレクタ９、メモリアドレスセレクタ
１０、メモリ制御信号セレクタ１２において、診断ＢＵ
ＳＹ生成部１から出力される診断ＢＵＳＹ信号１０１に
より、通常のメモリデータ１０４、メモリアドレス１０
６、ＲＡＳ信号１１６、ＣＡＳ信号１１７、ＷＥ信号１
１８と切替えられ、直接メモリと接続されるメモリデー
タ１１４メモリアドレス１１５、ＲＡＳ信号１１１、Ｃ
ＡＳ信号１１２、ＷＥ信号１１３として出力され、ＤＲ
ＡＭ８に対して診断用データの書込みが行われる。

【００２７】また、リフレッシュ動作に関しては、診断
ＢＵＳＹ信号１０３により活性化されたリフレッシュタ
イミング生成部５により、前もってハードウェアにて設
定されるているリフレッシュサイクルごとにアクティブ
になるリフレッシュ信号１１０を出力する。このリフレ
ッシュ信号を受け、メモリアクセス制御部６は診断のメ
モリリード／ライト動作をマスクし、ＲＡＳオンリーリ
フレッシュ動作に入り、またリフレッシュアドレス生成
部４から出力されたリフレッシュアドレス１０９が、メ
モリアドレスセレクタ１１においてリフレッシュ信号１
１０にて診断用メモリアドレス１０７と切り換えられ、
メモリアドレスセレクタ１０を介してＤＲＡＭ８へ出力
される。またメモリデータセレクタ９におちえは、リフ
レッシュ信号１１０により出力ハイインピーダンスとな
る。

【００２８】以上の動作でリフレッシュ動作および第１
ステップのメモリへの診断用データの書込みが実施され
る。

【００２９】次に、第２ステップに移る。第１ステップ
において、アドレス生成部３にてＤＲＡＭ８に全領域数
のアドレスが出力され、メモリライト動作がすべて完了
するとアドレス生成部３内のアドレスカウンタがリセッ
トされ、同時にメモリリード／ライト識別信号１０８を
ライトモードからリードモードへ切り換える。本信号を
受けメモリアクセス制御部６はメモリリード動作の制御
に入る。

【００３０】アドレス生成部３は、第１ステップのライ
ト動作と同じ順序でリードアドレスを出力する。またア
ドレス生成部３から出力されたメモリリード／ライト識
別信号１０８により、データ生成部２はアドレス生成部
３と同様、ライト動作アドレスに対して同じデータを出
力する。

【００３１】これによりＤＡＲＭ８から読み出されたメ
モリリードデータ１２３はデータ比較部７により供給さ
れ、データ生成部２から出力される比較用データをメモ
リデータ１１４として取り込み、両データ比較を行な
い、不一致となれば診断エラー信号１２４をアクティブ
にし、診断エラーとして通知する。すべて不一致がなく
全領域の診断が終了すると、アドレス生成部３は診断終
了信号１２２をアクティブにし、これを受けた診断ＢＵ
ＳＹ生成部１はオン状態になっている診断ＢＵＳＹ信号
１０３をオフにして診断を終了する。以上が第２ステッ
プの動作で診断ＢＵＳＹ信号１０３により他のメモリア
クセス体（ＣＰＵ等）のＨＯＬＤ状態は解除される。

【００３２】こうして、従来の診断プログラムによるメ
モリ診断におけるプロセッサのプログラムプリフェッ
チ，メモリサイクルのウェイト挿入のほかプロセッサ内
でのデータ比較等を含む処理工程が削除され、診断時間
を著しく圧縮したメモリ診断が可能となる。

【００３３】

【発明の効果】以上説明したように本発明は、診断プロ
グラムの冗長を排除し、対象とするメモリの書込みデー
タと、これを読み出した読出しデータとの比較による一
致、不一致の確認をメモリ読出し動作と同時に実行可能
とし、かつメモリ性能を最大限に活用した迅速なアクセ
ス制御を可能として構成したメモリ診断回路とすること
により、プロセッサのプログラムプリフェッチ、メモリ
サイクルのウェイト挿入およびプロセッサ内でのデータ
比較処理を排除することができ、メモリ診断の所要時間
を著しく圧縮することができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【符号の説明】

１ 診断ＢＵＳＹ生成部 ２ データ生成部 ３ アドレス生成部 ４ リフレッシュアドレス生成部 ５ リフレッシュタイミング生成部 ６ メモリアクセス制御部 ７ データ比較部 ８ ＤＲＡＭ ９ メモリデータセレクタ １０ メモリアドレスセレクタ １１ メモリアドレスセルクタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置のメモリを診断するメモリ
   診断回路であって、診断対象のメモリの全領域に対して
   所定の診断用データを書込んだうえこれを読み出し、前
   記メモリの書込みデータと読出しデータとの比較の一致
   もしくは不一致にもとづいて前記メモリの良否を診断す
   る手段を備えて成ることを特徴とするメモリ診断回路。
2. 【請求項２】 診断プログラムの常駐を排し、かつメモ
   リ診断のみを行なう構成を有することを特徴とする請求
   項１記載のメモリ診断回路。
3. 【請求項３】 メモリに対する書込みと読出しを最大限
   に迅速化するアクセス制御可能、かつメモリからの読出
   し動作に連動してメモリの書込みデータと読出しデータ
   との比較を行なうことを可能としたことを特徴とする請
   求項１記載のメモリ診断回路。