JPH0293954A - マイクロプロセサ - Google Patents
マイクロプロセサInfo
- Publication number
- JPH0293954A JPH0293954A JP63246946A JP24694688A JPH0293954A JP H0293954 A JPH0293954 A JP H0293954A JP 63246946 A JP63246946 A JP 63246946A JP 24694688 A JP24694688 A JP 24694688A JP H0293954 A JPH0293954 A JP H0293954A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- alus
- comparator
- results
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、VLSIによって実現されるマイクロプロセ
サの故障検出、および高信頼化lこ関する。
サの故障検出、および高信頼化lこ関する。
(従来の技術)
従来、この種の高信頼化手段としては、次の第1および
第2の方式が公知である。
第2の方式が公知である。
第1の方式はマイクロプロセサlこ診断機能をもたせ、
システムの立上げ時にそのマイクロプロセサをマイクロ
プロセサ自身で診断し1診断結果にもとづいてマイクロ
プロセサの正Mak保証するものである。
システムの立上げ時にそのマイクロプロセサをマイクロ
プロセサ自身で診断し1診断結果にもとづいてマイクロ
プロセサの正Mak保証するものである。
第2の方式はシステムを構築する際、マイクロプロセサ
を二重化、あるいは多重化し、1台のマイクロプロセサ
が故障してもシステム全体がダウンしないよう−こ七の
信頼性を高めるものである。
を二重化、あるいは多重化し、1台のマイクロプロセサ
が故障してもシステム全体がダウンしないよう−こ七の
信頼性を高めるものである。
(発明が解決しようとする課題)
上述した従来の高信頼化方式において、第1の方式では
システムの運用中にマイクロプロセサに故障が発生した
際、それ會救済することができないと云う欠点がある。
システムの運用中にマイクロプロセサに故障が発生した
際、それ會救済することができないと云う欠点がある。
いっぽう、第2の方式においては、システム運用中のプ
ロセサがダウンしたり、あるいはプロセサのダウン−こ
伴うシステムダウン全防止できるが、二重化、あるいは
多重化全サポートする機構がプロセサの外部に必要とな
9.ハードウェア量の増大を招くと云う欠点がある。
ロセサがダウンしたり、あるいはプロセサのダウン−こ
伴うシステムダウン全防止できるが、二重化、あるいは
多重化全サポートする機構がプロセサの外部に必要とな
9.ハードウェア量の増大を招くと云う欠点がある。
本発明の目的は、マイクロプロセサのALUをマイクロ
プロセサの内部で二重化し、マイクロブロセサ自身がマ
イクロプロセサ自身のオペレーション中の故障全検出し
、外部に報告することによって上記欠点を除去し、ハー
ドウェアの著しい増大がなく、マイクロプロセサ自身の
故障を救済できるように構成したマイクロプロセサを提
供することにある。
プロセサの内部で二重化し、マイクロブロセサ自身がマ
イクロプロセサ自身のオペレーション中の故障全検出し
、外部に報告することによって上記欠点を除去し、ハー
ドウェアの著しい増大がなく、マイクロプロセサ自身の
故障を救済できるように構成したマイクロプロセサを提
供することにある。
(課題を解決するための手段)
本発明によるマイクロプロセサは、同様の構成を有して
同様の論理演算を行うための一対のALUと、上記一対
のALUの演算結果を比較するための比較器と?備えて
構成したものである。
同様の論理演算を行うための一対のALUと、上記一対
のALUの演算結果を比較するための比較器と?備えて
構成したものである。
(実 施 例ン
次に1本発明について図面を参照して説明する。
第1図は本発明Iこよるマイクロプロセサの一実施例を
示すブロック図であり、特にALUの二重化構造の一実
施例を示すものである。
示すブロック図であり、特にALUの二重化構造の一実
施例を示すものである。
第1図において、1.2はそれぞれALU。
3は比較器、4はアキュームレータ、5はレジスタであ
る。
る。
ALUIは本来備えられているものであり。
ALU2は本発明によシ追加されたものであシ。
ALUIと同様な構成を有するものである。比!R器3
は、ALUl 、2の演算結果を比較するためのもので
ある。
は、ALUl 、2の演算結果を比較するためのもので
ある。
第1図において、アキュームレータ4に貯えられたデー
タとレジスタ5に貯えられたデータとは、それぞれバス
信号線60.64i介してALUI、25こおいてまっ
たく同一の演算が行われ、演算結果は比較器3において
常に比較される。比較器3が一致信号を出している間、
上述の演算は正しく行われ九と判断され、演算結果はA
LUlからバス信号1vI61上に送出される。比較器
3が信号線63上ζこ不一致イ言号を送出したときIこ
は、ALUIとALU2との演算結果が異なることを示
している。
タとレジスタ5に貯えられたデータとは、それぞれバス
信号線60.64i介してALUI、25こおいてまっ
たく同一の演算が行われ、演算結果は比較器3において
常に比較される。比較器3が一致信号を出している間、
上述の演算は正しく行われ九と判断され、演算結果はA
LUlからバス信号1vI61上に送出される。比較器
3が信号線63上ζこ不一致イ言号を送出したときIこ
は、ALUIとALU2との演算結果が異なることを示
している。
従って、ALUIの演算結果からその正しさが保証され
ないが、このとき、比較器3は信号線63により不一致
七外部に知らせるとともにオペレーションを停止する。
ないが、このとき、比較器3は信号線63により不一致
七外部に知らせるとともにオペレーションを停止する。
(発明の効果ン
以上説明したように本発明は、マイクロプロセサのAL
Ut−二重化し、その演算結果を比較し、結果(こもと
づいてオペレーションの続行/中1cfr’t−[断す
ることにより、オペレーション中にマイクロプロセサの
故障を容易に検出できるとともに、ALUの演算結果の
正当性全保障することができるため、信頼性が向上でき
ると云う効果がある。
Ut−二重化し、その演算結果を比較し、結果(こもと
づいてオペレーションの続行/中1cfr’t−[断す
ることにより、オペレーション中にマイクロプロセサの
故障を容易に検出できるとともに、ALUの演算結果の
正当性全保障することができるため、信頼性が向上でき
ると云う効果がある。
第1図は1本発明によるマイクロプロセサの一実施例ケ
示すブロック図である。 1.2・・・ALU 3・・・比較器4・・・ア
キュームレータ 5・・・レジスタ60〜63・・・
信号線 才1図 特許出願人 日本電気株式会社
示すブロック図である。 1.2・・・ALU 3・・・比較器4・・・ア
キュームレータ 5・・・レジスタ60〜63・・・
信号線 才1図 特許出願人 日本電気株式会社
Claims (1)
- 同様の構成を有して同様の論理演算を行うための一対の
ALUと、前記一対のALUの演算結果を比較するため
の比較器とを具備して構成したことを特徴とするマイク
ロプロセサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246946A JPH0293954A (ja) | 1988-09-30 | 1988-09-30 | マイクロプロセサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63246946A JPH0293954A (ja) | 1988-09-30 | 1988-09-30 | マイクロプロセサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0293954A true JPH0293954A (ja) | 1990-04-04 |
Family
ID=17156093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63246946A Pending JPH0293954A (ja) | 1988-09-30 | 1988-09-30 | マイクロプロセサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0293954A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0527997A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | マイクロコンピユータ |
-
1988
- 1988-09-30 JP JP63246946A patent/JPH0293954A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0527997A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | マイクロコンピユータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07129426A (ja) | 障害処理方式 | |
JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
JPS6347849A (ja) | オンラインテスト方法 | |
JPH0293954A (ja) | マイクロプロセサ | |
JPH0916535A (ja) | マルチプロセッサ計算機 | |
JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
JPH11143783A (ja) | コンピュータシステムの二重化メモリ診断方法 | |
JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
JP2518652B2 (ja) | 多重系バス同期システムの割込み診断装置 | |
JPH09179835A (ja) | 並列プロセッサシステム | |
JPH05265790A (ja) | マイクロプロセッサ装置 | |
JPH01102651A (ja) | 診断方式 | |
JP2890426B2 (ja) | 情報処理装置 | |
JPS62284438A (ja) | ロツクドプロセツサ方式 | |
JPS6238740B2 (ja) | ||
JPS63115240A (ja) | 障害検出方式 | |
JPH02138636A (ja) | 多重化システムの運用中における診断方式 | |
JPS5854698B2 (ja) | 障害検出方式 | |
JPS6362042A (ja) | 障害検出回路 | |
JPS59200355A (ja) | リモ−ト診断方式 | |
JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
JPH03282738A (ja) | 情報処理装置 | |
JPH05289896A (ja) | フォールトトレラントコンピュータ | |
JPH04302332A (ja) | 2重化cpuシステムの同期化方式 |