JPH077376B2 - システムバス制御方法 - Google Patents
システムバス制御方法Info
- Publication number
- JPH077376B2 JPH077376B2 JP9608089A JP9608089A JPH077376B2 JP H077376 B2 JPH077376 B2 JP H077376B2 JP 9608089 A JP9608089 A JP 9608089A JP 9608089 A JP9608089 A JP 9608089A JP H077376 B2 JPH077376 B2 JP H077376B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- slave
- data
- strobe signal
- activated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、システムバス制御方法に関する。
＜従来の技術＞ マルチバスやVMEバス等のシステムバスで接続されたマ
スタシステムとスレーブシステムとの間のデータの転送
を制御するシステムバス制御方式としては、従来、マス
タシステムからスレーブシステムに、一種類の、データ
転送のタイミングを示すデータ転送ストローブ信号を出
力し、スレーブシステムにおいてこのデータ転送ストロ
ーブ信号を受け取った時からスレーブシステムのアクセ
スタイムに相当する時間をカウントし、その時間をカウ
ントした後に、スレーブシステムからマスタシステムに
データ転送応答信号を出力するようにしたものがある。
スタシステムとスレーブシステムとの間のデータの転送
を制御するシステムバス制御方式としては、従来、マス
タシステムからスレーブシステムに、一種類の、データ
転送のタイミングを示すデータ転送ストローブ信号を出
力し、スレーブシステムにおいてこのデータ転送ストロ
ーブ信号を受け取った時からスレーブシステムのアクセ
スタイムに相当する時間をカウントし、その時間をカウ
ントした後に、スレーブシステムからマスタシステムに
データ転送応答信号を出力するようにしたものがある。
第７図および第８図はそれぞれ上記従来のシステムバス
制御方式を採用したマルチバスのリード・タイミングと
ライト・タイミングを示したものであり、第９図および
第10図はそれぞれ上記従来のシステムバス制御方式を採
用したVMEバスの１バイト・リード・サイクルのタイミ
ングと１バイト・ライト・サイクルのタイミングを示し
たものである。
制御方式を採用したマルチバスのリード・タイミングと
ライト・タイミングを示したものであり、第９図および
第10図はそれぞれ上記従来のシステムバス制御方式を採
用したVMEバスの１バイト・リード・サイクルのタイミ
ングと１バイト・ライト・サイクルのタイミングを示し
たものである。
上記第７図における“MRDC＊",“IORC＊”、第８図にお
ける“MWTC＊",“IOWC＊”、第９図および第10図におけ
る“DS0＊",“DS1＊”がそれぞれ上記データ転送ストロ
ーブ信号である。また、第７図および第８図における
“XACK＊”、第９図および第10図における“DTACK＊",
“BERR＊”がそれぞれ上記データ転送応答信号である。
また、第９図および第10図において、“IACK＊”はイン
タラプト・アクノレッジ信号、“A01〜A31"、“AM0〜AM
5",“LWORD＊”はアドレスデータ、“AS＊”はアドレス
の確定を示すアドレス・ストローブ、“WRITE＊”は読
み取り／書き込み信号、“D00〜D07"は転送データであ
る。
ける“MWTC＊",“IOWC＊”、第９図および第10図におけ
る“DS0＊",“DS1＊”がそれぞれ上記データ転送ストロ
ーブ信号である。また、第７図および第８図における
“XACK＊”、第９図および第10図における“DTACK＊",
“BERR＊”がそれぞれ上記データ転送応答信号である。
また、第９図および第10図において、“IACK＊”はイン
タラプト・アクノレッジ信号、“A01〜A31"、“AM0〜AM
5",“LWORD＊”はアドレスデータ、“AS＊”はアドレス
の確定を示すアドレス・ストローブ、“WRITE＊”は読
み取り／書き込み信号、“D00〜D07"は転送データであ
る。
マスタシステムが上記データ転送ストローブ信号をスレ
ーブシステムに出力し、スレーブシステムが上記データ
転送ストローブ信号を受け取ると、上記スレーブシステ
ムはアクセスタイム分の時間をカウントしたのち、上記
データ転送応答信号を上記マスタシステムに出力する。
ーブシステムに出力し、スレーブシステムが上記データ
転送ストローブ信号を受け取ると、上記スレーブシステ
ムはアクセスタイム分の時間をカウントしたのち、上記
データ転送応答信号を上記マスタシステムに出力する。
第11図はこのようなスレーブシステムのアクセスタイム
が200nsの場合のデータ転送応答信号部の回路図であ
る。このデータ転送応答信号部は、10MHzのクロック発
信器111、３つのフリップフロップ112を有するシフトレ
ジスタ113、オアゲート114、アンドゲート115、３ステ
ート出力ゲート116およびデコード回路117から構成され
ている。そして、第７図に示すデータ転送ストローブ信
号（MRDC＊あるいはIORC＊）が、アクティブ状態に変わ
ったとき、あるいは第８図に示すデータ転送ストローブ
信号（MWTC＊あるいはIOWC＊）が、アクティブ状態に変
わったときからカウントを開始して上記アクセスタイム
に相当する時間をカウントしたときに、上記データ転送
応答信号“XACK＊”を出力するようになっている。
が200nsの場合のデータ転送応答信号部の回路図であ
る。このデータ転送応答信号部は、10MHzのクロック発
信器111、３つのフリップフロップ112を有するシフトレ
ジスタ113、オアゲート114、アンドゲート115、３ステ
ート出力ゲート116およびデコード回路117から構成され
ている。そして、第７図に示すデータ転送ストローブ信
号（MRDC＊あるいはIORC＊）が、アクティブ状態に変わ
ったとき、あるいは第８図に示すデータ転送ストローブ
信号（MWTC＊あるいはIOWC＊）が、アクティブ状態に変
わったときからカウントを開始して上記アクセスタイム
に相当する時間をカウントしたときに、上記データ転送
応答信号“XACK＊”を出力するようになっている。
＜発明が解決しようとする課題＞ このように、上記従来のシステムバス制御方式では、ス
レーブシステム毎に、マスタシステムが出力するデータ
転送ストローブ信号をうけてから必要なアクセスタイム
分の時間をカウントするシフトレジスタやカウンタなど
の回路が必要となり、スレーブシステムの回路が複雑に
なるという問題があった。
レーブシステム毎に、マスタシステムが出力するデータ
転送ストローブ信号をうけてから必要なアクセスタイム
分の時間をカウントするシフトレジスタやカウンタなど
の回路が必要となり、スレーブシステムの回路が複雑に
なるという問題があった。
そこで、この発明の目的は、スレーブシステムがアクセ
スタイム分の時間をカウントするシフトレジスタやカウ
ンタなどの回路を必要としないシステムバス制御方法を
提供することにある。
スタイム分の時間をカウントするシフトレジスタやカウ
ンタなどの回路を必要としないシステムバス制御方法を
提供することにある。
＜課題を解決するための手段＞ 上記目的を達成するため、この発明は、システムバスで
接続されたマスタシステムとスレーブシステムとの間の
データの転送を制御するシステムバス制御方法であっ
て、上記マスタシステムから上記スレーブシステムへの
データ転送のタイミングを表す第１データ転送ストロー
ブ信号をアクティブにし、上記第１データ転送ストロー
ブ信号がアクティブになってから上記スレーブシステム
のアクセスタイムに相当する時間が経過した際に，上記
マスタシステムから上記スレーブシステムへの第２デー
タ転送ストローブ信号をアクティブにし、上記第２デー
タ転送ストローブ信号がアクティブになったことを上記
スレーブシステムによって検知した後，上記スレーブシ
ステムから上記マスタシステムへの応答信号をアクティ
ブにすることを特徴としている。
接続されたマスタシステムとスレーブシステムとの間の
データの転送を制御するシステムバス制御方法であっ
て、上記マスタシステムから上記スレーブシステムへの
データ転送のタイミングを表す第１データ転送ストロー
ブ信号をアクティブにし、上記第１データ転送ストロー
ブ信号がアクティブになってから上記スレーブシステム
のアクセスタイムに相当する時間が経過した際に，上記
マスタシステムから上記スレーブシステムへの第２デー
タ転送ストローブ信号をアクティブにし、上記第２デー
タ転送ストローブ信号がアクティブになったことを上記
スレーブシステムによって検知した後，上記スレーブシ
ステムから上記マスタシステムへの応答信号をアクティ
ブにすることを特徴としている。
＜作用＞ マスタシステムからスレーブシステムへのデータ転送の
タイミンズを表す第１データ転送ストローブ信号をアク
ティブにする。そして、上記第１データ転送ストローブ
信号がアクティブになってから上記スレーブシステムの
アクセスタイムに相当する時間が経過すると、上記マス
タシステムから上記スレーブシステムへの第２データ転
送ストローブ信号をアクティブにする。そして、上記第
２データ転送ストローブ信号がアクティブになったこと
を上記スレーブシステムによって検知した後、上記スレ
ーブシステムから上記マスタシステムへの応答信号をア
クティブにする。
タイミンズを表す第１データ転送ストローブ信号をアク
ティブにする。そして、上記第１データ転送ストローブ
信号がアクティブになってから上記スレーブシステムの
アクセスタイムに相当する時間が経過すると、上記マス
タシステムから上記スレーブシステムへの第２データ転
送ストローブ信号をアクティブにする。そして、上記第
２データ転送ストローブ信号がアクティブになったこと
を上記スレーブシステムによって検知した後、上記スレ
ーブシステムから上記マスタシステムへの応答信号をア
クティブにする。
こうして、上記スレーブシステムのアクセスタイムに相
当する時間をカウントするためのシフトレジスタやカウ
ンタ等の回路を用いることなく、システムバスで接続さ
れた上記マスタシステムとスレーブシステムとの間のデ
ータの転送が制御される。
当する時間をカウントするためのシフトレジスタやカウ
ンタ等の回路を用いることなく、システムバスで接続さ
れた上記マスタシステムとスレーブシステムとの間のデ
ータの転送が制御される。
＜実施例＞ 以下、この発明を図示の実施例により詳細に説明する。
第１図はこの発明の一実施例のシステムバス制御方式に
おけるリードタイミングを示す図、第２図は上記実施例
におけるライトタイミングを示す図である。第1,2図に
おいて、“STB1＊",“STB2＊",…，“STBn＊”はストロ
ーブ信号、“RDY＊”応答信号である。
おけるリードタイミングを示す図、第２図は上記実施例
におけるライトタイミングを示す図である。第1,2図に
おいて、“STB1＊",“STB2＊",…，“STBn＊”はストロ
ーブ信号、“RDY＊”応答信号である。
第１図において、マスタシステムはアドレス・バスにア
ドレスデータを出力し、このアドレスデータが安定する
と“STB1＊”をアクティブにする。そして、“STB2＊",
…，“STBn＊”を順次所定時間（たとえば、100ns）置
きにアクティブにする。この最後のストローブ信号であ
る“STBn＊”は“STB1＊”がアクティブになってからス
レーブシステムのアクセスタイム分の時間だけ遅れてア
クティブになるようになっている。スレーブシステムは
上記“STB1＊”を受け取り、データをデータバスに出力
する。そして、上記“STBn＊”を受け取ると応答信号
“RDY＊”をアクティブにする。マスタシステムは上記
応答信号“RDY＊”を受け取ると、上記データを読み込
んだのちストローブ信号すべてをノンアクティブにした
のち、アドレスデータの出力を停止する。上記“STB1
＊”がノンアクティブになると、スレーブシステムはデ
ータバスへのデータの出力を停止し、“RDY＊”をノン
アクティブ状態にもどす。
ドレスデータを出力し、このアドレスデータが安定する
と“STB1＊”をアクティブにする。そして、“STB2＊",
…，“STBn＊”を順次所定時間（たとえば、100ns）置
きにアクティブにする。この最後のストローブ信号であ
る“STBn＊”は“STB1＊”がアクティブになってからス
レーブシステムのアクセスタイム分の時間だけ遅れてア
クティブになるようになっている。スレーブシステムは
上記“STB1＊”を受け取り、データをデータバスに出力
する。そして、上記“STBn＊”を受け取ると応答信号
“RDY＊”をアクティブにする。マスタシステムは上記
応答信号“RDY＊”を受け取ると、上記データを読み込
んだのちストローブ信号すべてをノンアクティブにした
のち、アドレスデータの出力を停止する。上記“STB1
＊”がノンアクティブになると、スレーブシステムはデ
ータバスへのデータの出力を停止し、“RDY＊”をノン
アクティブ状態にもどす。
また、第２図においては、マスタシステムはデータバス
に出力したデータを、“RDY＊”がアクティブになった
後にスレーブシステムに書き込み。その他の動作は第１
図の場合と同様である。
に出力したデータを、“RDY＊”がアクティブになった
後にスレーブシステムに書き込み。その他の動作は第１
図の場合と同様である。
通常、I/Oやメモリのスレーブシステムのアクセスタイ
ムは300ns以下のものが大部分であるため、ストローブ
の時間差が100nsとすると、ストローブの本数は４本用
意すればよい。
ムは300ns以下のものが大部分であるため、ストローブ
の時間差が100nsとすると、ストローブの本数は４本用
意すればよい。
第３図はストローブの本数が３本の場合のストローブ信
号発生回路である。この回路は、３つのオアエート31
と、４つのアンドゲート32と、３つのフリップフロップ
33から構成され、バス使用開始信号である“Start"と、
クロックφとから、“STB1＊",“STB2＊”および“STB3
＊”を順次アクティブにする。そして、“RDY＊”がア
クティブになると上記ストローブ信号をノンアクティブ
状態に戻す。
号発生回路である。この回路は、３つのオアエート31
と、４つのアンドゲート32と、３つのフリップフロップ
33から構成され、バス使用開始信号である“Start"と、
クロックφとから、“STB1＊",“STB2＊”および“STB3
＊”を順次アクティブにする。そして、“RDY＊”がア
クティブになると上記ストローブ信号をノンアクティブ
状態に戻す。
第４図はこの場合の状態遷移図である。すなわち、［ST
B1＊,STB2＊,STB3＊］は、“Start＝0"では［1,1,1］の
ままであり、“Start＝1"になると［0,1,1］に変わる。
そして、“RDY＊”がノンアクティブの状態、すなわち
“RDY＊＝1"では上記ストローブ信号は［0,0,1］から
［0,0,0］に遷移する。この遷移状態の途中で“RDY＊＝
0"になると、もとの状態である［1,1,1］にもどる。
B1＊,STB2＊,STB3＊］は、“Start＝0"では［1,1,1］の
ままであり、“Start＝1"になると［0,1,1］に変わる。
そして、“RDY＊”がノンアクティブの状態、すなわち
“RDY＊＝1"では上記ストローブ信号は［0,0,1］から
［0,0,0］に遷移する。この遷移状態の途中で“RDY＊＝
0"になると、もとの状態である［1,1,1］にもどる。
第５図はストローブの時間差が100nsのシステムバスに
接続するアクセスタイム200nsのスレーブシステムのデ
ータ転送応答信号部の回路図であり、第６図はそのデー
タ・リード・タイミングを示す図である。この回路はア
ンドゲート51と、３ステート出力ゲート52と、デコード
回路53から構成されている。そして、“STB1＊”がアク
ティブになると、その出力がハイ・インピーダンス（Hi
−Ｚ）状態でなくなり、ノンアクティブ状態の“RDY
＊”を出力する。そして、“STB3＊”を受け取った時に
“RDY＊”をアクティブにする。
接続するアクセスタイム200nsのスレーブシステムのデ
ータ転送応答信号部の回路図であり、第６図はそのデー
タ・リード・タイミングを示す図である。この回路はア
ンドゲート51と、３ステート出力ゲート52と、デコード
回路53から構成されている。そして、“STB1＊”がアク
ティブになると、その出力がハイ・インピーダンス（Hi
−Ｚ）状態でなくなり、ノンアクティブ状態の“RDY
＊”を出力する。そして、“STB3＊”を受け取った時に
“RDY＊”をアクティブにする。
この第５図に示すように、本実施例におけるデータ転送
応答信号部の回路は、第11図に示す従来例におけるデー
タ転送応答信号部の回路に比べ非常に簡単になることが
わかる。
応答信号部の回路は、第11図に示す従来例におけるデー
タ転送応答信号部の回路に比べ非常に簡単になることが
わかる。
＜発明の効果＞ 以上より明らかなように、この発明のシステムバス方法
によれば、アクセスタイム分の時間をカウントするため
のシフトレジスタやカウンタ等の回路をスレーブシステ
ムに設ける必要がないので、スレーブシステムの回路が
非常に簡単に構成できる。
によれば、アクセスタイム分の時間をカウントするため
のシフトレジスタやカウンタ等の回路をスレーブシステ
ムに設ける必要がないので、スレーブシステムの回路が
非常に簡単に構成できる。
第１図はこの発明の一実施例のシステムバス制御方式に
よるリード・タイミングを示す図、第２図は上記実施例
によるライト・タイミングを示す図、第３図は上記実施
例を実現するためのストローブ信号発生回路図、第４図
は上記実施例におけるストローブ信号の状態遷移図、第
５図は上記実施例を実現するためのデータ転送応答信号
部の回路図、第６図は上記データ転送応答信号部を用い
た場合のデータ・リード・タイミングを示す図、第７図
は従来例におけるマルチバスのリード・タイミングを示
す図、第８図は上記マルチバスのライト・タイミングを
示す図、第９図は従来例におけるVMEバスのリード・サ
イクルのタイミングを示す図、第10図は上記VMEバスの
ライト・サイクルのタイミングを示す図、第11図は従来
例におけるデータ転送応答信号部の回路図である。
よるリード・タイミングを示す図、第２図は上記実施例
によるライト・タイミングを示す図、第３図は上記実施
例を実現するためのストローブ信号発生回路図、第４図
は上記実施例におけるストローブ信号の状態遷移図、第
５図は上記実施例を実現するためのデータ転送応答信号
部の回路図、第６図は上記データ転送応答信号部を用い
た場合のデータ・リード・タイミングを示す図、第７図
は従来例におけるマルチバスのリード・タイミングを示
す図、第８図は上記マルチバスのライト・タイミングを
示す図、第９図は従来例におけるVMEバスのリード・サ
イクルのタイミングを示す図、第10図は上記VMEバスの
ライト・サイクルのタイミングを示す図、第11図は従来
例におけるデータ転送応答信号部の回路図である。
Claims (1)
- 【請求項１】システムバスで接続されたマスタシステム
とスレーブシステムとの間のデータの転送を制御するシ
ステムバス制御方法であって、 上記マスタシステムから上記スレーブシステムへのデー
タ転送のタイミングを表す第１データ転送ストローブ信
号をアクティブにし、 上記第１データ転送ストローブ信号がアクティブになっ
てから上記スレーブシステムのアクセスタイムに相当す
る時間が経過した際に、上記マスタシステムから上記ス
レーブシステムへの第２データ転送ストローブ信号をア
クティブにし、 上記第２データ転送ストローブ信号がアクティブになっ
たことを上記スレーブシステムによって検知した後、上
記スレーブシステムから上記マスタシステムへの応答信
号をアクティブにすることを特徴とするシステムバス制
御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9608089A JPH077376B2 (ja) | 1989-04-14 | 1989-04-14 | システムバス制御方法 |
| EP19900107265 EP0392565B1 (en) | 1989-04-14 | 1990-04-17 | System bus control system |
| DE1990633482 DE69033482T2 (de) | 1989-04-14 | 1990-04-17 | Steuerungssystem für Systembus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9608089A JPH077376B2 (ja) | 1989-04-14 | 1989-04-14 | システムバス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02273856A JPH02273856A (ja) | 1990-11-08 |
| JPH077376B2 true JPH077376B2 (ja) | 1995-01-30 |
Family
ID=14155416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9608089A Expired - Fee Related JPH077376B2 (ja) | 1989-04-14 | 1989-04-14 | システムバス制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0392565B1 (ja) |
| JP (1) | JPH077376B2 (ja) |
| DE (1) | DE69033482T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739360U (ja) * | 1993-12-29 | 1995-07-18 | 株式会社伊豆センチュリーパーク | 植物を植えた鉢物 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6453373B1 (en) | 1999-12-30 | 2002-09-17 | Intel Corporation | Method and apparatus for differential strobing |
| GB2363018B (en) | 2000-04-07 | 2004-08-18 | Discreet Logic Inc | Processing image data |
| US8471852B1 (en) | 2003-05-30 | 2013-06-25 | Nvidia Corporation | Method and system for tessellation of subdivision surfaces |
| US8571346B2 (en) | 2005-10-26 | 2013-10-29 | Nvidia Corporation | Methods and devices for defective pixel detection |
| US7750956B2 (en) | 2005-11-09 | 2010-07-06 | Nvidia Corporation | Using a graphics processing unit to correct video and audio data |
| US8588542B1 (en) | 2005-12-13 | 2013-11-19 | Nvidia Corporation | Configurable and compact pixel processing apparatus |
| US8737832B1 (en) | 2006-02-10 | 2014-05-27 | Nvidia Corporation | Flicker band automated detection system and method |
| US8594441B1 (en) | 2006-09-12 | 2013-11-26 | Nvidia Corporation | Compressing image-based data using luminance |
| US8723969B2 (en) | 2007-03-20 | 2014-05-13 | Nvidia Corporation | Compensating for undesirable camera shakes during video capture |
| US8724895B2 (en) | 2007-07-23 | 2014-05-13 | Nvidia Corporation | Techniques for reducing color artifacts in digital images |
| US8570634B2 (en) | 2007-10-11 | 2013-10-29 | Nvidia Corporation | Image processing of an incoming light field using a spatial light modulator |
| US9177368B2 (en) | 2007-12-17 | 2015-11-03 | Nvidia Corporation | Image distortion correction |
| US8698908B2 (en) | 2008-02-11 | 2014-04-15 | Nvidia Corporation | Efficient method for reducing noise and blur in a composite still image from a rolling shutter camera |
| US9379156B2 (en) | 2008-04-10 | 2016-06-28 | Nvidia Corporation | Per-channel image intensity correction |
| US8373718B2 (en) | 2008-12-10 | 2013-02-12 | Nvidia Corporation | Method and system for color enhancement with color volume adjustment and variable shift along luminance axis |
| US8749662B2 (en) | 2009-04-16 | 2014-06-10 | Nvidia Corporation | System and method for lens shading image correction |
| US8698918B2 (en) | 2009-10-27 | 2014-04-15 | Nvidia Corporation | Automatic white balancing for photography |
| US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
| US9508318B2 (en) | 2012-09-13 | 2016-11-29 | Nvidia Corporation | Dynamic color profile management for electronic devices |
| US9307213B2 (en) | 2012-11-05 | 2016-04-05 | Nvidia Corporation | Robust selection and weighting for gray patch automatic white balancing |
| US9756222B2 (en) | 2013-06-26 | 2017-09-05 | Nvidia Corporation | Method and system for performing white balancing operations on captured images |
| US9826208B2 (en) | 2013-06-26 | 2017-11-21 | Nvidia Corporation | Method and system for generating weights for use in white balancing an image |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463440A (en) * | 1980-04-15 | 1984-07-31 | Sharp Kabushiki Kaisha | System clock generator in integrated circuit |
| JPS5764895U (ja) * | 1980-10-03 | 1982-04-17 | ||
| US4476527A (en) * | 1981-12-10 | 1984-10-09 | Data General Corporation | Synchronous data bus with automatically variable data rate |
-
1989
- 1989-04-14 JP JP9608089A patent/JPH077376B2/ja not_active Expired - Fee Related
-
1990
- 1990-04-17 EP EP19900107265 patent/EP0392565B1/en not_active Expired - Lifetime
- 1990-04-17 DE DE1990633482 patent/DE69033482T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739360U (ja) * | 1993-12-29 | 1995-07-18 | 株式会社伊豆センチュリーパーク | 植物を植えた鉢物 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69033482D1 (de) | 2000-04-20 |
| JPH02273856A (ja) | 1990-11-08 |
| DE69033482T2 (de) | 2000-08-03 |
| EP0392565A3 (en) | 1991-09-18 |
| EP0392565B1 (en) | 2000-03-15 |
| EP0392565A2 (en) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077376B2 (ja) | システムバス制御方法 | |
| EP0592165B1 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
| EP0242879B1 (en) | Data processor with wait control allowing high speed access | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JPH051504B2 (ja) | ||
| US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
| US4872108A (en) | Device having multiplexer for enabling priority and non-priority common circuit | |
| US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
| JP2634893B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0399354A (ja) | バス・コントローラ | |
| JPS61177564A (ja) | 共有記憶装置 | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| SU1566336A1 (ru) | Устройство дл вывода информации | |
| JPH0528093A (ja) | バースト転送終了割込信号発生回路 | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPH11316736A (ja) | プロセッサ及びこれを用いたデータ処理装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0748192B2 (ja) | 記憶装置 | |
| JPH03263159A (ja) | バス獲得要求生成方式 | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH06103766A (ja) | Ｄｒａｍリフレッシュアービタ回路 | |
| JPH03242718A (ja) | リセット回路 | |
| JPH02280244A (ja) | メモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |