JPH01304559A - 入出力機能試験方式 - Google Patents

入出力機能試験方式

Info

Publication number
JPH01304559A
JPH01304559A JP63135115A JP13511588A JPH01304559A JP H01304559 A JPH01304559 A JP H01304559A JP 63135115 A JP63135115 A JP 63135115A JP 13511588 A JP13511588 A JP 13511588A JP H01304559 A JPH01304559 A JP H01304559A
Authority
JP
Japan
Prior art keywords
random
ccw
execution
input
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63135115A
Other languages
English (en)
Inventor
Hisatoshi Nakamura
中村 久俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63135115A priority Critical patent/JPH01304559A/ja
Publication of JPH01304559A publication Critical patent/JPH01304559A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 入出力機能の試験を行う入出力機能試験方式に関し、 ランダムに発生してランダムに並べたCCW列を実行し
、その実行結果と、実行したCCW列のシュミレート結
果とを比較して試験を行い、人為的な試験項目の漏れを
防止すると共に試験プログラム容量を小さくすることを
目的とし、乱数に対応づけてCCW列を生成するランダ
ムCCW列生成部と、この生成されたCCW列を乱数に
対応づけて並べるランダム命令列生成部と、このランダ
ムに並べられたCCW列を順次実行する際に、実行状況
をトレースして収集する実行状況格納処理部と、この実
行状況格納処理部によって収集した実行状況および実行
したCCW列に基づいて、当該CCW列を実行した結果
と、実行したCCW列について別途シミュレートした結
果とを比較し、一致するか否かを解析する実行結果解析
部とを備え、この解析した結果が一致するか否かに基づ
いて入出力機能の試験を行うように構成する。
〔産業上の利用分野〕
本発明は、入出力機能の試験を行う入出力機能試験方式
に関するものである。
近年の計算機システムの高度化、複雑化に伴い、入出力
機能が諸条件下で正常に動作することを保証するために
、試験を行う必要がある。
〔従来の技術と発明が解決しようとする課題〕従来の入
出力機能試験プログラムは、テスト対象機能ごとにある
程度固定化されたシーケンサでテストし、実行結果を予
め用意した期待値と比較して行うようにし士いる。この
プログラム作成時に、試験項目を人為的に抽出してプロ
グラム化している。
このため、特に複数の異なる環境条件が重なり合う場合
など、全ての条件を考慮して試験項目を予め抽出するこ
とが困難であり、試験項目抽出の漏れが発生するおそれ
があると共に試験プログラム容量が膨大化してしまうと
いう問題があった。
本発明は、ランダムに発生してランダムに並べたCCW
列を実行し、その実行結果と、実行したCCW列のシュ
ミレート結果とを比較して試験を行い、人為的な試験項
目の漏れを防止すると共に試験プログラム容量を小さく
することを目的としている。
〔課題を解決する手段〕
第1図は本発明の原理構成図を示す。
第1図において、ランダムCC界列生成部2は、プログ
ラム全体を制御するメイン処理ルーチン1から呼ばれた
ことに対応して、ランダムな内容を持つCCW (チャ
ネルコマンド語)列を生成するものである。
ランダム命令列生成部3は、生成されたCCW列をラン
ダムに並べるものである。
実行部4は、ランダムに並べられたCCW列を順次実行
すると共に時間監視を行うものである。
実行状況格納処理部5は、この実行状況をトレースして
収集するものである。
実行結果解析部7は、ランダムCCWの実行終了に対応
した入出力割込み処理部6からの割込みによって起動さ
れ、実行状況格納処理部5が収集した実行状況および実
行したランダムCCWに基づいて、実行結果と、実行し
たCCW列のシュミレー1〜結果とを比較し、入出力機
能が正常か否かを解析するものである。
エラー処理部8は、入出力機能にエラーが発生した場合
にこのエラー情報を収集・編集などするものである。
〔作用〕
本発明は、第1図に示すように、メイン処理ルーチン1
から呼び出されたランダムCC界列生成部2がランダム
な内容を持つCCW列を作成し、ランダム命令列生成部
3がこれらCCW列をランダムに並べ、実行部4がこの
ランダムに並べられたCCW列を順次実行し、実行状況
格納処理部5がランダムCCWの実行状況を収集する。
そして、ランダムCCWの実行終了に対応して入出力割
込み処理部6から割込みによって呼び出された実行結果
解析部7が、実行状況格納処理部5によって収集された
実行状況のうらの実行結果と、実行したCCW列を別途
シュミレートしたシュミレート結果とを比較し、一致し
た場合に該当入出力機能を正常と判断し、一方、一致し
ない場合に異常と判断し、更に、エラー処理部8がこの
異常およびタイムアウトエラーなどをエラー情報として
収集・Wffiするようにしている。
従って、プログラム全体を制御するメインルーチン1か
らの呼び出しに対応して、ランダムなCCW列を生成し
て順次実行し、その実行結果と、この実行したCCWの
シュミレート結果とを比較し、入出力機能の試験を行う
ことにより、人為的に予め試験項目を作成するという手
間が省けると共に試験項目抽出の漏れを防ぐことが可能
となる。
[実施例] まず、第2図を用いて本発明の1実施例の構成および動
作の概略を説明する。
第2図において、ランダムCC界列生成部2は、プログ
ラム全体を制御するメイン処理ルーチン1から呼ばれて
起動され、乱数発生部9に依頼して8バイ1−の乱数を
得た後、この乱数から第3図および第4図に示すように
して、ランダムな内容を持つランダムCC界列2−1を
生成するものである。
ランダム命令列生成部3は、乱数発生部9に依頼して8
バイトの乱数を得た後、この乱数から第5図および第6
図に示すようにして、ランダムCC界列生成部2によっ
て生成されたランダムCC界列2−1をランダムに並べ
ると共に、実行したCCW列および実行状況をトレース
して収集するための命令(CALL命令など)を挿入し
たランダム命令列3−1を生成するものである。
乱数発生部9は、8バイトの乱数を発生するものである
実行部4は、ランダム命令列生成部3によって生成され
たランダム命令3−1を使用し、入出力装置に対して初
期設定を行って起動をかけると共にCPtJに対してラ
ンダムに生成された命令列を実行させるものである。こ
れにより、システム全体の負荷を増大させ、諸条件が重
なり合うような状態のもとで、入出力動作を行わせてお
く。尚、この際、時間監視を行い、一定時間間隅でチャ
ネルおよび関連するハードウェアの状態を、実行状況格
納処理部5によって実行状況トレース領域5−1に格納
しておく。そして、入出力割込み新PSWを入出力割込
み処理部6の先頭アドレス(ADRESS・&AAA)
に設定すると共に入出力割込みマスクオンにし、当該ラ
ンダムCCWの実行終了に対応して入出力割込み処理部
6に対して110割込みが発生するようにしておく。
入出力割込み処理部6は、該当ランダムCCWの実行終
了に伴い発生した110割込みに対応して、実行結果解
析部7を呼び出すものである。
実行結果解析部7は、実行したCCWについて別途シュ
ミレートして算出したシュミレート結果(期待値)と、
実行状況トレース領域5−1から取り出した実行結果と
を比較し、一致した場合に入出力機能を正常と判断し、
元のメイン処理ルーチン1に戻り、一方、一致しない場
合に異常と判断し、エラー処理部8にこの旨を通知する
エラー処理部8は、実行結果解析部7からエラー通知あ
るいは実行部4からのタイムアウトエラー通知に対応し
て、これらのエラーが発生したCCW列、エラー内容を
収集・編集する。
次に、第3図フローチャートに示す順序に従い、第4図
を用いて第2図ランダンCCW列生成部2の処理を説明
する。
第3図において、■は、CCWC主列領域の先頭アドレ
スを設定する。これは、ランダムな内容を持つ生成した
CCWを格納する先頭アドレスを設定することを意味し
ている。
■は、乱数発生部9を呼び出し、8バイトの乱数を得る
。これは、第4図最上段の8バイトの乱数を得ることを
意味している。
■は、乱数発生部9が8バイトの乱数を発生する。
■は、乱数のバイト0を使用し、コマンドを決定する。
これは、第4図最上段の乱数のうちの第0番目のバイト
の乱数の値に対応するコマンドを、予めコマンド(WR
ITE、 READなど)を格納したコマンドテーブル
9−1から取り出して矢印を用いて示すように、最下段
に示すCCWの第X番目のコマンドとして格納すること
を意味している。
■は、乱数のバイト1を使用し、フラグを決定する。■
と同様に、第4図最上段の乱数のうちの第1番目のバイ
トの乱数の値に対応するフラグを、予めフラグ(CI)
:チェインデータ、CC: チエインコマンドなど)を
格納したフラグテーブル1oから取り出して矢印を用い
て示すように、最下段に示すCCWの第2バイト目のフ
ラグとして格納することを意味している。
■は、乱数のバイト2.3の内容をバイトカウントとし
て設定する。これは、第4図最上段の乱数のうちの第2
番目および第3番目のハイドの乱数の値を、そのまま最
下段に示すCCWの第2バイト目および第3ハイド目の
バイトカウントとして格納することを意味している。
■は、乱数のバイト4ないし7の内容をデータアドレス
として設定する。これは、第4図最上段の乱数のうちの
第4番目ないし第7番目のハイドの乱数の値を、そのま
ま最下段に示ずCCWの第4バイト目ないし第7バイト
目のデータアドレスとして格納することを意味している
■は、CC(チエインコマンド)又はCD(チエインデ
ータ)が指定されたか否かを判別する。これは、チエイ
ンされている場合に、更に■でCCW作成先のアドレス
を8バイト増加し、■ないし■によってこの増加した8
バイトに新たなCCWをランダムCCWとして格納する
ことを意味している。
以上の処理を繰り返すことにより、第1図ランダム命令
W列生成部2によって、ランダムな内容を持つ第4図最
下段に示すCCWO列が生成される。
次に、第5図フローチャートに示す順序に従い、第6図
を用いて第2図ランダン命令列生成部3の動作を詳細に
説明する。
第5図において、■は、乱数発生部9を呼び出し、8バ
イトの乱数を得る。これは、第6図最上段の8バイトの
乱数を得ることを意味している。
■は、乱数発生部9が8バイトの乱数を発生する。
■は、命令列生成領域の先頭アドレスを設定する。
■は、変数に=Oに初期設定する。
■は、乱数のにバイトの値に対応する位置から命令列を
選択する。これは、第6図最上段の8バイトの乱数から
、Kで示されるバイト0ないし7のうちのいずれかの乱
数を取り出し、この取り出した乱数の値に該当するCC
Wを、第6図命令テーブル(第4図最下段のCCW列が
格納されている)11から選択し、ランダム命令列生成
領域12に格納することを意味している。
[相]は、実行状況格納処理部を呼び出す命令を設定す
る。これは、第6図ランダム命令列生成9■域12に記
載されているように、実行状況格納処理部5を呼び出す
だめの“Ca1l  &TRA”を格納することを意味
している。尚、この“Ca1l  &TRA”の直前に
は対応するCCWが[相]で乱数に対応づけて格納され
ている。
■は、K=に+ 1する。
[相]は、K<8か否かを判別する。これは、■で得た
乱数8バイトの先頭から終わりまで@および[相]の処
理を操り返したか否かを判別することを意味している。
YESの場合(未だ乱数の終わりまで操り返していない
場合)には、■および[相]を実行する。Noの場合に
は、@を実行する。
0は、命令列の先頭へ戻悉だめのブランチ命令を設定す
る。
以上の処理を繰り返すことにより、第1図ランダム命令
列生成部3によって、ランダムな内容を持つCCWをラ
ンダムに並べたランダム命令列が生成される。
第7図を用いて実行状況格納処理部5による処理を説明
する。
第7図において、■は、5TSCI+(ストアサブチャ
ネル)命令によりサブチャネルの状況をスタックする。
これは、第6図ランダム命令列生成領域12中に格納さ
れているCALL &TRAによって呼び出された実行
状況格納処理部5が、点線の矢印を用いて示すように、
サブチャネルの状況として図示実行状況トレース領域5
−1中の■の位置に、5CHIB(サブチャネル・イン
フォメーションブロック)の内容を格納することを意味
している。
これにより、ランダム命令列の実行状況が逐次、実行状
況トレース領域■、■、■・・・に収集される。
■は、5TCK命令により、TOD(現時刻)の値をT
ime 5taBとしてスタックする。これは、点線の
矢印を用いて示すように、現時刻(TOD)を格納する
ことを意味している。
以上の処理によって、第6図ランダム命令列生成領域1
2に格納されているランダムc CWが逐次実行される
毎などに、その実行状況が実行状況トレース領域5−1
中に収集されることとなる。
第7図を用いて実行結果解析部による処理を説明する。
第7図において、[相]は、ORB 、 CCW列から
期待値をシミュレートする。これは、実行したランダム
CCWごとにその実行結果を別途、シュミレートしてシ
ュミレート結果(期待値)を生成することを意味してい
る。
■は、実行結果と、期待値(■のシュミレート結果)と
を比較する。
■は、一致するか否かを判別する。YESの場合(実行
結果と、シュミレート結果とが一致した場合)には、入
出力機能の動作が正常であるのでメインルーチンへ復帰
する。NOの場合には、■で実行状況トレース領域5−
1のうちのトレースミI域■と■、■と■、■と■・・
・というように隣接するもの同士を比較し、それぞれの
間のタイミングや発行された命令を解析し、また状態の
流れに矛盾がないかを調べる。これは、例えばデータ転
送中にH3CH命令(ボルト・サブチャネル命令であっ
て、データ転送などを中止させてホルトさせる命令)が
実行され、データ転送が中断などされた場合、いずれの
タイミングで中断されたかを調べることを意味している
[相]は、期待値を変更する必要があるか否かを判別す
る。これは、@で調べた結果、例えばデータ転送中にH
S CH命令などで中断された場合に、■でシュミレー
トした期待値を変更する必要があるか否を判別すること
を意味している。YESの場合には、■、[相]を実行
する。Noの場合には、■でシュミレートした期待値を
変更する必要がないと判別されたので、@でエラー処理
部8に通知してエラー情報などを収集・編集を行う。
■は、解析結果を基に期待値を変更する。これは、■で
調べた結果、[相]で期待値を変更する必要があると判
別されたので、新たな期待値をシュミレートして求める
ことを意味している。
■は、実行結果と、新たな期待値とを比較する。
■は、一致するか否かを判別する。YESの場合(実行
結果と、新たにシュミレートした期待値とが一致した場
合)には、入出力機能の動作が正常であったので、■で
メインルーチンへ復帰する。
Noの場合には、@でエラー処理を行う。
以上の処理により、第2図実行結果解析部7が、ランダ
ムCCWを実行した実行結果と、実行されたランダムC
CWを別途シュミレー1・した期待値(シュミレート結
果)とを比較し、一致した場合に入出力機能が正常、不
一致の場合に異常と判断してエラー収集・編集を行うよ
うにしている。
〔発明の効果〕
以上説明したように、本発明によれば、ランダムなCC
W列を生成して順次実行し、その実行結果と、この実行
したCCWのシュミレート結果とを比較し、入出力機能
の試験を行う構成を採用しているため、人為的に予め試
験項目を作成するという手間が省け、かつランダムな試
験環境を自動生成できると共に試験項目抽出の漏れを防
ぐことができる。また、従来の試験プログラム容量の膨
大化を防ぐことができる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図は本発明の1実施
例構成図、第3図はCCWC主列生成理フローチャート
、第4図はCCW列生酸生成部るCCW生成説明図、第
5図は命令列化成部処理フローチャート、第6図はラン
ダム命令列生成部による命令列生成説明図、第7図は実
行状況格納処理と解析処理説明図を示す。 図中、2はランダム命令列生成部、2−1はランダム命
令列、3はランダム命令列生成部、3−1はランダム命
令列、4は実行部、5は実行状況格納処理部、7は実行
結果解析部、8はエラー処理部を表す。

Claims (1)

  1. 【特許請求の範囲】 入出力機能の試験を行う入出力機能試験方式において、 乱数に対応づけてCCW列を生成するランダムCCW列
    生成部(2)と、 この生成されたCCW列を乱数に対応づけて並べるラン
    ダム命令列生成部(3)と、 このランダムに並べられたCCW列を順次実行する際に
    、実行状況をトレースして収集する実行状況格納処理部
    (5)と、 この実行状況格納処理部(5)によって収集した実行状
    況および実行したCCW列に基づいて、当該CCW列を
    実行した結果と、実行したCCW列について別途シミュ
    レートした結果とを比較し、一致するか否かを解析する
    実行結果解析部(7)とを備え、 この解析した結果が一致するか否かに基づいて入出力機
    能の試験を行うように構成したことを特徴とする入出力
    機能試験方式。
JP63135115A 1988-06-01 1988-06-01 入出力機能試験方式 Pending JPH01304559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63135115A JPH01304559A (ja) 1988-06-01 1988-06-01 入出力機能試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63135115A JPH01304559A (ja) 1988-06-01 1988-06-01 入出力機能試験方式

Publications (1)

Publication Number Publication Date
JPH01304559A true JPH01304559A (ja) 1989-12-08

Family

ID=15144181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135115A Pending JPH01304559A (ja) 1988-06-01 1988-06-01 入出力機能試験方式

Country Status (1)

Country Link
JP (1) JPH01304559A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259360A (ja) * 1990-03-08 1991-11-19 Nec Corp 入出力制御装置の試験装置および方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123263A (ja) * 1984-07-11 1986-01-31 Nec Corp 試験方式
JPS62296257A (ja) * 1986-06-16 1987-12-23 Nec Corp 入出力処理装置の試験方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6123263A (ja) * 1984-07-11 1986-01-31 Nec Corp 試験方式
JPS62296257A (ja) * 1986-06-16 1987-12-23 Nec Corp 入出力処理装置の試験方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03259360A (ja) * 1990-03-08 1991-11-19 Nec Corp 入出力制御装置の試験装置および方法

Similar Documents

Publication Publication Date Title
JPH01304559A (ja) 入出力機能試験方式
JP4630489B2 (ja) ログ比較デバッグ支援装置および方法およびプログラム
JPH08328905A (ja) シミュレーション方法および装置
JP2925304B2 (ja) ブロック化回路シミュレーション装置及び方法
JP3052263B2 (ja) 論理検証充分性評価方法およびそのためのシステム
JPS63116248A (ja) プログラムテスト装置
JP2953029B2 (ja) 論理集積回路の試験方法
JPH0294098A (ja) Lsiメモリ検査装置
JPH04217034A (ja) プログラムトレースの表示方式
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
CN117370168A (zh) 设置逻辑系统设计的仿真还原点的方法及相关设备
JPH09259170A (ja) 集積回路用セルの波形情報ライブラリ作成装置
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH07253901A (ja) 情報処理装置の試験方法
JPS61175737A (ja) 並列故障シミユレ−シヨンシステム
JPH029370B2 (ja)
JPH02195448A (ja) 命令トレース装置
JPH04241640A (ja) 情報処理装置の試験方法
Bojanowicz How faults can be simulated in self-testable VLSI digital circuits?
JPH07295857A (ja) プログラムデバッグ方法
JPS61184647A (ja) コマンド処理装置
Timchenko et al. Simulation modeling of devices for diagnosing the operative memory microchips
JPS62135958A (ja) シミユレ−シヨン方式
JPH0254339A (ja) パラメータ検査処理方法
JPH02115944A (ja) 情報処理装置の試験方式