JPH04274526A - 基板検査装置 - Google Patents
基板検査装置Info
- Publication number
- JPH04274526A JPH04274526A JP3058246A JP5824691A JPH04274526A JP H04274526 A JPH04274526 A JP H04274526A JP 3058246 A JP3058246 A JP 3058246A JP 5824691 A JP5824691 A JP 5824691A JP H04274526 A JPH04274526 A JP H04274526A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- input
- ports
- chip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 4
- 238000007689 inspection Methods 0.000 claims abstract description 20
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は基板検査装置に関し、例
えばいわゆるワンチツプマイクロコンピユータ（ｏｎｅ
ｃｈｉｐ ｍｉｃｒｏｃｏｍｐｕｔｅｒ ）を使用す
る基板の検査装置に適用して好適なものである。
えばいわゆるワンチツプマイクロコンピユータ（ｏｎｅ
ｃｈｉｐ ｍｉｃｒｏｃｏｍｐｕｔｅｒ ）を使用す
る基板の検査装置に適用して好適なものである。
【０００２】
【従来の技術】従来、光磁気デイスク装置等においては
、中央処理装置（以下ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏ
ｃｅｓｓｉｎｇ ｕｎｉｔ ）という）、リードオンリ
メモリ（ＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）
）及びランダムアクセスメモリ（ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ） 等を同一チツプ上に実装して
なる、いわゆるワンチツプマイクロコンピユータをバス
を介して各部の詳細プログラムを記憶するリードオンリ
メモリと接続し、リードオンリメモリに記憶されている
プログラムに基づいてサーボ回路、メカコントロール回
路等の各部機器を制御するようになされている。
、中央処理装置（以下ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏ
ｃｅｓｓｉｎｇ ｕｎｉｔ ）という）、リードオンリ
メモリ（ＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）
）及びランダムアクセスメモリ（ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ） 等を同一チツプ上に実装して
なる、いわゆるワンチツプマイクロコンピユータをバス
を介して各部の詳細プログラムを記憶するリードオンリ
メモリと接続し、リードオンリメモリに記憶されている
プログラムに基づいてサーボ回路、メカコントロール回
路等の各部機器を制御するようになされている。
【０００３】このようなワンチツプマイクロコンピユー
タ（以下ワンチツプＣＰＵという）を実装した基板が正
常に動作するかを検査したい場合には、検査対象である
基板ごとに基板検査装置を作成し、基板検査装置側のＣ
ＰＵを用いて基板を検査するようになされている。すな
わちワンチツプＣＰＵに接続されたバスに基板検査装置
の針を立て基板の接続状態を検査するようになされてい
た。
タ（以下ワンチツプＣＰＵという）を実装した基板が正
常に動作するかを検査したい場合には、検査対象である
基板ごとに基板検査装置を作成し、基板検査装置側のＣ
ＰＵを用いて基板を検査するようになされている。すな
わちワンチツプＣＰＵに接続されたバスに基板検査装置
の針を立て基板の接続状態を検査するようになされてい
た。
【０００４】
【発明が解決しようとする課題】ところがかかる基板検
査装置では、ワンチツプＣＰＵとリードオンリメモリと
を接続するバス等に断線がある場合や、バスの隣合うラ
イン間に接触等がある場合には、ワンチツプＣＰＵがリ
ードオンリメモリからデータを読み出せないために、基
板が正常に動作するか否かしか検出できず、何番目のラ
インに異常が発生しているか分からなかつた。また基板
検査装置は、少量生産しかされない基板のためには通常
作成されないため、量産前の基板の検査には、多大な手
間を必要としていた。またバスの状態を検査をしたい場
合には、バスにテスターの針を立て、読み出された波形
を検査することにより、一つ一つ検査するしかなかつた
。
査装置では、ワンチツプＣＰＵとリードオンリメモリと
を接続するバス等に断線がある場合や、バスの隣合うラ
イン間に接触等がある場合には、ワンチツプＣＰＵがリ
ードオンリメモリからデータを読み出せないために、基
板が正常に動作するか否かしか検出できず、何番目のラ
インに異常が発生しているか分からなかつた。また基板
検査装置は、少量生産しかされない基板のためには通常
作成されないため、量産前の基板の検査には、多大な手
間を必要としていた。またバスの状態を検査をしたい場
合には、バスにテスターの針を立て、読み出された波形
を検査することにより、一つ一つ検査するしかなかつた
。
【０００５】本発明は以上の点を考慮してなされたもの
で、ワンチツプＣＰＵの検査やバスの検査を容易に検出
することができる基板検査装置を提案しようとするもの
である。
で、ワンチツプＣＰＵの検査やバスの検査を容易に検出
することができる基板検査装置を提案しようとするもの
である。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、同一チツプ上に中央処理装置、不
揮発性メモリ２Ａ及び通信手段Ｓ２を内蔵すると共に複
数の入出力信号ラインを有する制御素子２と、制御素子
２の動作モードをバスモード又は入出力ポートモードに
切り換える切換手段４とを備え、入出力ポートモード時
、入出力信号ラインを入出力ポートＰ１〜Ｐ４として使
用して通信手段Ｓ２を介して不揮発性メモリ２Ａにより
受け渡しされる検査信号に基づいて入出力ポートＰ１〜
Ｐ４及び制御素子２を検査すると共に、検査結果を通信
手段Ｓ２を介して出力し、バスモード時、入出力信号ラ
インをバスＢ１〜Ｂ３、Ｓ１として使用し、制御素子２
が実装された基板を検査するようにする。
め本発明においては、同一チツプ上に中央処理装置、不
揮発性メモリ２Ａ及び通信手段Ｓ２を内蔵すると共に複
数の入出力信号ラインを有する制御素子２と、制御素子
２の動作モードをバスモード又は入出力ポートモードに
切り換える切換手段４とを備え、入出力ポートモード時
、入出力信号ラインを入出力ポートＰ１〜Ｐ４として使
用して通信手段Ｓ２を介して不揮発性メモリ２Ａにより
受け渡しされる検査信号に基づいて入出力ポートＰ１〜
Ｐ４及び制御素子２を検査すると共に、検査結果を通信
手段Ｓ２を介して出力し、バスモード時、入出力信号ラ
インをバスＢ１〜Ｂ３、Ｓ１として使用し、制御素子２
が実装された基板を検査するようにする。
【０００７】
【作用】入出力ポートモード時、通信手段Ｓ２を介して
内蔵不揮発性メモリ２Ａと受け渡しされる検査信号に基
づいて、中央処理装置を制御して入出力ポートＰ１〜Ｐ
４の導通を個々検査するすると共に制御素子２を検査し
、バスモード時、バスを介して制御素子２が実装された
基板全体の検査をすることにより、制御素子２が実装さ
れた基板を従来に比して容易に検査することができる。
内蔵不揮発性メモリ２Ａと受け渡しされる検査信号に基
づいて、中央処理装置を制御して入出力ポートＰ１〜Ｐ
４の導通を個々検査するすると共に制御素子２を検査し
、バスモード時、バスを介して制御素子２が実装された
基板全体の検査をすることにより、制御素子２が実装さ
れた基板を従来に比して容易に検査することができる。
【０００８】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【０００９】図１及び図２において、１は全体として光
磁気デイスク装置を示し、ワンチツプＣＰＵ２は、通常
それぞれ８ビツトでなるアドレスバスＢ１、データバス
Ｂ２、コントロールバスＢ３を介してリードオンリメモ
リ３と双方向で信号を伝送できるようになされている。
磁気デイスク装置を示し、ワンチツプＣＰＵ２は、通常
それぞれ８ビツトでなるアドレスバスＢ１、データバス
Ｂ２、コントロールバスＢ３を介してリードオンリメモ
リ３と双方向で信号を伝送できるようになされている。
【００１０】またワンチツプＣＰＵ２は、インタラプト
回路５とインタラプト信号ラインＳ１を介して接続され
るようになされている。ここでワンチツプＣＰＵ２の動
作モードは、モード選択回路４により選択でき、モード
選択回路４の出力が論理「Ｌ」の場合には、ワンチツプ
ＣＰＵ２をワンチツプモードで動作させることができ（
図１）、出力が論理「Ｈ」の場合には、ワンチツプＣＰ
Ｕ２を拡張バスモード（図２）で動作させるようになさ
れている。ワンチツプモードとは、ワンチツプＣＰＵ２
に内蔵された内部ＲＯＭ２を動作させることにより、ワ
ンチツプＣＰＵ２単体で動作を完結するモードであり、
バスＢ１〜Ｂ３をそれぞれ８本でなるポートＰ１、Ｐ２
、Ｐ３として使用すると共に、インタラプト信号ライン
Ｓ１をポートＰ４として使用するモードである。
回路５とインタラプト信号ラインＳ１を介して接続され
るようになされている。ここでワンチツプＣＰＵ２の動
作モードは、モード選択回路４により選択でき、モード
選択回路４の出力が論理「Ｌ」の場合には、ワンチツプ
ＣＰＵ２をワンチツプモードで動作させることができ（
図１）、出力が論理「Ｈ」の場合には、ワンチツプＣＰ
Ｕ２を拡張バスモード（図２）で動作させるようになさ
れている。ワンチツプモードとは、ワンチツプＣＰＵ２
に内蔵された内部ＲＯＭ２を動作させることにより、ワ
ンチツプＣＰＵ２単体で動作を完結するモードであり、
バスＢ１〜Ｂ３をそれぞれ８本でなるポートＰ１、Ｐ２
、Ｐ３として使用すると共に、インタラプト信号ライン
Ｓ１をポートＰ４として使用するモードである。
【００１１】また拡張バスモードとは、ワンチツプＣＰ
Ｕ２をバスＢ１〜Ｂ３を介してリードオンリメモリ３か
ら取り込んだプログラム等を用いて動作させるモードで
ある。ここで内部ＲＯＭ２には、例えばＲＳ−２３２Ｃ
でなる通信回線Ｓ２を介して接続された外部機器との間
でデータの受け渡しを実行するための接続プログラム、
いわゆるハンドシエイクのためのプログラムが内蔵され
ており、通信回線Ｓ２を介して入力される基板チエツク
信号に基づいてポートＰ１〜Ｐ４を一本づつ順次検査し
、検出結果を回線Ｓ２を介して出力するようになされて
いる。
Ｕ２をバスＢ１〜Ｂ３を介してリードオンリメモリ３か
ら取り込んだプログラム等を用いて動作させるモードで
ある。ここで内部ＲＯＭ２には、例えばＲＳ−２３２Ｃ
でなる通信回線Ｓ２を介して接続された外部機器との間
でデータの受け渡しを実行するための接続プログラム、
いわゆるハンドシエイクのためのプログラムが内蔵され
ており、通信回線Ｓ２を介して入力される基板チエツク
信号に基づいてポートＰ１〜Ｐ４を一本づつ順次検査し
、検出結果を回線Ｓ２を介して出力するようになされて
いる。
【００１２】以上の構成において、ワンチツプＣＰＵ２
が実装された基板が正常に動作するか検査したい場合、
ユーザは電源、発振器及びＲＳ−２３２Ｃでなる通信回
線Ｓ２が正常に動作するか否かをまず検査する。ここで
ユーザは、電源等に異常がないことを確認すると、モー
ド選択回路４の出力を論理「Ｌ」にし、ワンチツプＣＰ
Ｕ２の動作モードをワンチツプモードに選択する。
が実装された基板が正常に動作するか検査したい場合、
ユーザは電源、発振器及びＲＳ−２３２Ｃでなる通信回
線Ｓ２が正常に動作するか否かをまず検査する。ここで
ユーザは、電源等に異常がないことを確認すると、モー
ド選択回路４の出力を論理「Ｌ」にし、ワンチツプＣＰ
Ｕ２の動作モードをワンチツプモードに選択する。
【００１３】内部ＲＯＭ２Ａは、通信回線Ｓ２を介して
取り込んだ基板チエツク信号に基づいて、一旦全て論理
「Ｈ」に立ち上げたポートＰ１〜Ｐ４を順に論理「Ｌ」
に立ち下げる。このときポートＰ１〜Ｐ４の出力状態は
、ポートＰ１〜Ｐ４から出力された信号をポートＰ１〜
Ｐ４自身で読み込んだ読込結果から検査することができ
、どのポートの何番目のラインに異常があるか容易に判
別することができ、従来検査できなかつたバスの検査を
容易かつ確実にすることができる。
取り込んだ基板チエツク信号に基づいて、一旦全て論理
「Ｈ」に立ち上げたポートＰ１〜Ｐ４を順に論理「Ｌ」
に立ち下げる。このときポートＰ１〜Ｐ４の出力状態は
、ポートＰ１〜Ｐ４から出力された信号をポートＰ１〜
Ｐ４自身で読み込んだ読込結果から検査することができ
、どのポートの何番目のラインに異常があるか容易に判
別することができ、従来検査できなかつたバスの検査を
容易かつ確実にすることができる。
【００１４】ここでバスの異常個所を確定できることに
より、バスの異常の発生原因や異常個所の修理を容易に
することができる。またこのときワンチツプＣＰＵ２を
単体で動作させることにより、通信回線Ｓ２を介して入
力される信号に対する出力信号からワンチツプＣＰＵ２
自体の異常も容易に確認することができる。
より、バスの異常の発生原因や異常個所の修理を容易に
することができる。またこのときワンチツプＣＰＵ２を
単体で動作させることにより、通信回線Ｓ２を介して入
力される信号に対する出力信号からワンチツプＣＰＵ２
自体の異常も容易に確認することができる。
【００１５】ワンチツプモードでの検査によりバスに異
常がないことが確認されると、ユーザはモード選択回路
４の出力を論理「Ｈ」にして、ワンチツプＣＰＵ２を拡
張バスモードに選択する。これによりバスＢ１〜Ｂ３に
異常がある場合には、従来読み出せなかつたリードオン
リメモリ３のプログラムをバスＢ１〜Ｂ３を介して読み
取つて動作させることができ、ワンチツプモード時には
検査できなかつたリードオンリメモリ３及びインタラプ
ト回路５を含めての基板全体の検査をすることができる
。
常がないことが確認されると、ユーザはモード選択回路
４の出力を論理「Ｈ」にして、ワンチツプＣＰＵ２を拡
張バスモードに選択する。これによりバスＢ１〜Ｂ３に
異常がある場合には、従来読み出せなかつたリードオン
リメモリ３のプログラムをバスＢ１〜Ｂ３を介して読み
取つて動作させることができ、ワンチツプモード時には
検査できなかつたリードオンリメモリ３及びインタラプ
ト回路５を含めての基板全体の検査をすることができる
。
【００１６】以上の構成によれば、ワンチツプＣＰＵ２
のバスＢ１〜Ｂ３及び信号ラインＳ１を入出力ポートＰ
１〜Ｐ４として用い、通信回線Ｓ２を介して入力される
検査信号に基づいて各ポートの検査及びワンチツプＣＰ
Ｕ２自体を検査するようにしたことにより、バスＢ１〜
Ｂ３、信号ラインＳ１に異常がある場合にも容易に異常
個所を特定でき、基板の検査及び修理を従来に比して一
段と容易にすることができる。なお上述の実施例におい
ては、内部ＲＯＭ２Ａに通信回線Ｓ２を介して入力され
るプログラムに対する接続プログラムを保持する場合に
ついて述べたが、本発明はこれに限らず、ワンチツプモ
ード時における検査プログラムをも保持させるようにし
ても良い。また上述の実施例においては、８ビツトでな
るバスＢ１〜Ｂ３を用いる場合について述べたが、本発
明はこれに限らず、他のビツト数でなるバスにも広く適
用し得る。さらに上述の実施例においては、ワンチツプ
ＣＰＵ２、リードオンリメモリ３及びインタラプト回路
５を接続する場合について述べたが、本発明はこれに限
らず、他の素子及び回路に接続する場合に広く適用し得
る。
のバスＢ１〜Ｂ３及び信号ラインＳ１を入出力ポートＰ
１〜Ｐ４として用い、通信回線Ｓ２を介して入力される
検査信号に基づいて各ポートの検査及びワンチツプＣＰ
Ｕ２自体を検査するようにしたことにより、バスＢ１〜
Ｂ３、信号ラインＳ１に異常がある場合にも容易に異常
個所を特定でき、基板の検査及び修理を従来に比して一
段と容易にすることができる。なお上述の実施例におい
ては、内部ＲＯＭ２Ａに通信回線Ｓ２を介して入力され
るプログラムに対する接続プログラムを保持する場合に
ついて述べたが、本発明はこれに限らず、ワンチツプモ
ード時における検査プログラムをも保持させるようにし
ても良い。また上述の実施例においては、８ビツトでな
るバスＢ１〜Ｂ３を用いる場合について述べたが、本発
明はこれに限らず、他のビツト数でなるバスにも広く適
用し得る。さらに上述の実施例においては、ワンチツプ
ＣＰＵ２、リードオンリメモリ３及びインタラプト回路
５を接続する場合について述べたが、本発明はこれに限
らず、他の素子及び回路に接続する場合に広く適用し得
る。
【００１７】さらに上述の実施例においては、光磁気デ
イスク装置１に内蔵されたワンチツプＣＰＵ２が実装さ
れた基板を検査する場合について述べたが、本発明はこ
れに限らず、ワンチツプＣＰＵ２を実装してなる他の電
子機器の基板の検査に広く適用し得る。
イスク装置１に内蔵されたワンチツプＣＰＵ２が実装さ
れた基板を検査する場合について述べたが、本発明はこ
れに限らず、ワンチツプＣＰＵ２を実装してなる他の電
子機器の基板の検査に広く適用し得る。
【００１８】
【発明の効果】上述のように本発明によれば、同一のチ
ツプ上に中央処理装置及び不揮発性メモリを有する制御
素子の動作モードを切換手段により選択し、入出力モー
ド時、信号ラインを入出力ポートとして使用して通信手
段を介して入力される検査信号に基づいて入出力ポート
を検査すると共に、バスモード時、信号ラインをバスと
して使用して制御素子が実装された基板全体を検査する
ことにより、専用の検査装置も必要とせず、一段と容易
に信号ラインの不良個所の特定及び修理をすることがで
きる。
ツプ上に中央処理装置及び不揮発性メモリを有する制御
素子の動作モードを切換手段により選択し、入出力モー
ド時、信号ラインを入出力ポートとして使用して通信手
段を介して入力される検査信号に基づいて入出力ポート
を検査すると共に、バスモード時、信号ラインをバスと
して使用して制御素子が実装された基板全体を検査する
ことにより、専用の検査装置も必要とせず、一段と容易
に信号ラインの不良個所の特定及び修理をすることがで
きる。
【図１】本発明による光磁気デイスク装置のワンチツプ
モード時の動作の説明に供する接続図である。
モード時の動作の説明に供する接続図である。
【図２】本発明による光磁気デイスク装置の拡張バスモ
ード時の動作の説明に供する接続図である。
ード時の動作の説明に供する接続図である。
１……光磁気デイスク装置、２……ワンチツプＣＰＵ、
２Ａ……内部ＲＯＭ、３……リードオンリメモリ、４…
…モード選択回路、５……インタラプト回路。
２Ａ……内部ＲＯＭ、３……リードオンリメモリ、４…
…モード選択回路、５……インタラプト回路。
Claims (1)
- 【請求項１】同一チツプ上に中央処理装置、不揮発性メ
モリ及び通信手段を内蔵すると共に複数の入出力信号ラ
インを有する制御素子と、上記制御素子の動作モードを
バスモード又は入出力ポートモードに切り換える切換手
段とを具え、上記入出力ポートモード時、上記入出力信
号ラインを入出力ポートとして使用し、上記通信手段を
介して上記不揮発性メモリにより受け渡しされる検査信
号に基づいて上記入出力ポート及び上記制御素子を検査
すると共に検査結果を上記通信手段を介して出力し、上
記バスモード時、上記入出力信号ラインをバスとして使
用し、上記制御素子が実装された基板を検査することを
特徴とする基板検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058246A JPH04274526A (ja) | 1991-02-28 | 1991-02-28 | 基板検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058246A JPH04274526A (ja) | 1991-02-28 | 1991-02-28 | 基板検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04274526A true JPH04274526A (ja) | 1992-09-30 |
Family
ID=13078767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058246A Pending JPH04274526A (ja) | 1991-02-28 | 1991-02-28 | 基板検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04274526A (ja) |
-
1991
- 1991-02-28 JP JP3058246A patent/JPH04274526A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006242638A (ja) | 半導体検査装置 | |
| JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
| JP5032764B2 (ja) | 産業用装置の装置コントローラ | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| US20080028104A1 (en) | Semiconductor device and operation control method of semiconductor device | |
| JPH04274526A (ja) | 基板検査装置 | |
| CN1331064C (zh) | 总线监控系统 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| US20030237036A1 (en) | Semiconductor integrated circuit with built-in self-test function and system including the same | |
| US20010025227A1 (en) | Monitored burn-in test system and monitored burn-in test method of microcomputers | |
| KR0168539B1 (ko) | 핀 커넥터 접속상태 검사 장치 및 그 방법 | |
| JP2920561B2 (ja) | １チップマイクロコンピュータのテスト方法 | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| JPS61223569A (ja) | 制御基板の検査方法 | |
| JP2004020445A (ja) | 電子装置の検査システムおよびその方法 | |
| JPH0223432A (ja) | 自己診断方式 | |
| JPH04128661A (ja) | 線路ディレイ試験装置 | |
| JPH0213984Y2 (ja) | ||
| CN115098332A (zh) | 一种测试样机温度获取方法、系统、设备以及存储介质 | |
| JPS6077247A (ja) | マイクロコンピユ−タを含む回路のトラブルシユ−テング方式 | |
| JPS6011941A (ja) | デ−タ処理装置 | |
| JPH02110745A (ja) | 回路板の欠陥探知方法 | |
| JPH0412490B2 (ja) | ||
| JPH02148229A (ja) | Ｃｐｕを含む電子機器の自己診断システム |