JPH03259758A - データ収集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、半導体メモリ等のＩＣ試験装置における試験
結果やパターン情報を記憶するデータ収集装置に関する
。

〔従来の技術］ 従来の装置は、特開昭５６−７３３５４号に記載のよう
に、テスト後の不良解析の効率向」二を１」的に、パタ
ーン発生器から出力される数種類の出力情報（アドレス
、データ、期待値パターン、パターン数）毎に対応した
メモリに、記憶条件を個別に設定できるようにして、各
々異なる条件で記憶することにより不良解析時に有用な
データを得る不良解析装置となっている。

従来の試験装置の構成を第９図に示す。同図に示すよう
に、被試験素子３にパターン発生器（ＰＧ）ｌから人力
データを与え、その応答出力と期待値とを比較器４でそ
の不一致を検出し、上記被試験素子３の不良アドレスに
対応してフェイルメモリ５に記録する。又、履歴データ
メモリ６には不良が検出された前後のパターン発生器１
の出力情報等を後の不良解析のために記録する。データ
セレクタ２はパターンデータを被試験素子３へ与えるド
ライバパターン（入力データ）と判定用の期待値パター
ンをパターン発生器ｌがらの別の制御信号（図示せず）
により自動的に選択して供給するものである。

このような従来の不良解析装置はパターンデバッグ用に
有効なデータを記憶するためのものではなく、パターン
デバッグに必要なデータ例えば、被試験メモリへ与えら
れる各種の制御情報やパターンデータ等のタイミング条
件、パターンプログラムカウンタの値、さらに、パター
ン発生器の内部制御情報（マーク信号など）等のデータ
は考慮されていない。

一般に、ユーザ等が作成したテストパターンをデバッグ
する場合には、意図した信号が実際に被試験デバイスに
与えられているかどうかをプログラムを走らせながらオ
シロスコープ等でそのパターンの出力信号波形を観察す
ることにより、直接行なわれており、最も確実な方法で
ある。しかし、この確認にはある程度の専門的技術を要
し、又多くの信号の時系列パターンを目視で判定しなけ
ればならず、さらに、オシロスコープでの観察を容易と
するために場合によっては実際の使用に供されないパタ
ーンを挿入（ループなど）したり、元のプロゲラｌ＼を
加工して行なうことも必要になる場合がある。

又、テストパターンプログラムのデバッグは、パターン
発生器に内蔵されているパターンデバッガと呼ばれるデ
バッグツールを使用して、１ステツプ毎のトレースによ
り、内部レジスタや出カバターンの内容を確認していた
。しかしながら、この方法は、実行速度か遅く、実際の
試験時に使用される速度でのデバッグが行なえず、１」
標とする部分に達する迄にプログラムカウンタやアドレ
ス指定等、毎回設定する必要があり手操作に多くの時間
を要している。

［発明が解決しようとする課題］ 上記従来技術はパターンデバッグの効率向−にの観点に
ついて配慮がされておらず、プログラムしたパターンの
確認に多大の時間を要するといった問題があった。又、
局部の着目パターンを確認するために、本来のプログラ
ムを走行させながら確認することが困難なような問題が
あった。

本発明の目的は、上記した従来の欠点をなくし、実際の
試験に供されるパターンプログラムでのデバッグを実使
用速・度で効率的にかつ定量的に行なえる手段を提供す
ることにある。

又、もう・つの目的はテスト後の不良解析やテスト前の
パターンデバッグにおいて、共通のデータベースとなり
得るデータ収集装置を提供することにある。。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のデータ収集装置は
、被試験素子−のフェイル情報を少なくとも記憶する記
憶手段と、上記パターン発生器の出力情報及び内部制御
情報を少なくとも記憶する記憶手段との少なくとも２釦
の記憶手段と、書込制御情報を所望条件の成立時に上記
各記憶手段に出力し、各記憶手段ブＵに選択的に情報の
格納を行なう取込条件生成手段と、上記記憶手段から格
納データを選択して読み出す選択手段と、読み出しデー
タをバタ・−ンの波形として表示する表示装置とを備え
ることを特徴とする。

すなわち、従来、テスト時にのみ使用されていたフェイ
ルメモリや不良履歴データメモリをパターンデバッグ時
にも有効に利用できるように、本発明では−上記取込条
件生成手段が、デバッグ時に有効となる格納情報をもフ
ェイルメモリや履歴データメモリの各記憶手段に選択的
に記憶制御するものである。そしてこのようにパターン
デバッグまたは不良解析時に共通の記憶手段を利用でき
るようにし、パターンデバッグ時に実使用動作時の波形
表示を得てデバッグ処理の効率化を図るものである。

ここで、上記取込条件生成手段として、パターン発生器
が有するデバッグ条件生成機能と少なくとも同一の機能
を有するようにすれば、被試験前ｔへの実際の入力波形
と出力波形との対応を容易に把握するうえで好ましい。

さらに、上記取込条件生成手段による情報の取込条件と
して、パターン発生器から出力されるパターンデバッグ
用トリガ信号によるが、あるいはパターン発生器の内部
情報のマーク信号により、記憶手段への情報の書込制御
を行なうようにすることが、従来の波形観４１］ｊやパ
ターンデバッグの機能を使える構成とするうえで好まし
い。

またあるいは２組の記憶手段のうち、一方の記憶手段に
はパターン発生器の出力データを格納し、他方の記憶手
段にはＤＣ計測時の試験結果を格納することにすれば、
被試験素子にパターンを印加する動作状態で、短絡やリ
ーク電流等の直流的な計４１１結果を履歴データとして
記憶できる。。

さらに」−記パターン発生器の出力情報および内部制御
情報の上記記憶手段への格納を、パターンデバッグ時に
おいても、試験時の所定の動作速度と同一条件の動作速
度で行えば、実使用状態での動作を正確に把握するトで
好ましい。

ここで本発明のデータ収集装置の表示装置は、−上記の
少なくも２組の記憶手段に格納したデータを読み出して
、１つの表示面内にビットマツプ表示画面、出力波形表
示画面、プログラムソースリスト表示画面、操作メニュ
ー画面を少なくも表示することを特徴とする。

すなわら、ビットマツプ表示画面ではフェイル結果やパ
ターン発生器の出カバターンや期待値などをアドレスに
対応して表示し、出力波形表示画面ではパターン発生器
出力情報などをタイミングを考慮した出力波形で表示し
、またプログラムソースリス１へ表示画面はパターンデ
バッグの際のプログラムソースリストを表示するもので
ある。

〔作　用〕

本発明では、テストパターンプログラムの全ステップに
渡る論理パターンの確認を行なうためのフェイルメモリ
への条件付格納とパターンの局所に於けるシーケンス等
の確認を行なう局所デバッグには履歴データメモリを使
用して、パターン発生器の出力情報や制御情報を記憶す
る。このとき各々の記憶手段に取込む際に取込条件生成
手段は、パターン発生器の各種の動作状態に応じて、」
−記取込情報の取得制御を行なう。フェイルメモリはパ
ターン発生器の出力するアドレスによって動作し、その
出力期待値や被試験素子の入カバターン等を記憶する。

履歴データメモリは、テストサイクルの各クロック毎に
時系列にパターン発生器の出力情報やその内部情報を記
憶する。フェイルメモリと履歴データメモリへの取込み
は条件生成手段の同一条件で連動して動作でき、又個別
に異なる条件での動作もできる。これによって、デバッ
グをしたい個所毎の取込み条件の設定と上記記憶手段か
ら読出した表示パターンの確認を繰返し実行することに
より、従来の波形観察と同様にパターンデバッグを定量
的に行うことが可能になる。

すなわち、パターンデバッグ時における、このような実
使用動作時の波形表示により、パターンプログラムの修
正、テストランの一連のデバッグ処理の効率化を図るこ
とか可能になる。

同一試験装置でパターンプログラムのデバッグと試験後
の解析を効率的に行なえることになる。

さらにパターンデバッグ時と不良解析時と共通の記憶手
段を利用できることは、情報の有効利用を図ることが可
能になり、上記デバッグ処理の一層の効率化をもたらす
。

また取込条件生成手段として、パターン発生器が有する
デバッグ条件生成機能と少なくとも同一・の機能を有す
るようにすることにより、記憶手段にパターン情報やフ
ェイル情報を選択的にかつ実際の高速使用状１．Ｚで記
憶することが容易となり、したがって、被試験素子への
実際の人力波形と出力波形との対応を容易に把握するこ
とが可能になる。

また２組のの記憶手段のうち、−・方の記憶手段にはパ
ターン発生器の出力データを格納し、他方の記憶手段に
はＤＣ計測時の試験結果を格納することにすれば、ＤＣ
フェイルの内容などを詳細に調べることがＤＩ能になり
、したがって、試験装置の記憶手段の有効活用が図れ、
がっ、総合的なデストの大幅な効率向］二をもたらす。

本発明のデータ収集装置で、」−記の少なくも２組の記
憶手段に格納したデータを読み出して、１つの表示面内
にビットマツプ表示画面、出力波形表示画面、プログラ
ムソースリスト表示画面、操作メニュー画面を少なくも
表示するので、これにより、ビットマツプ表示画面や出
力表示画面でフェイル結果をフェイル時の信号やその他
の条件を対応させて観測することが可能になるし、また
プログラムソースリストを見ながら操作メニュー画面か
らデバッグや解析時の指示を行ってパターン＋１ デバッグを行うことか可能になる。

［実施例］ 第１図は本発明の一実施例の構成図を示すものであり、
これをさらに第２図以降を用いて詳細に説明する。

第２図は本発明のパターンデバッグ方法を説明する試験
装置の全体構成図である。従来の波形観４１すとパター
ンデバッグの機能によるデバッグ機能をそのまま使える
構成とし、その−にに新たにメモリユニット１５を使用
した取込条件生成部１６を設け、パターン発生器１のデ
バッグ条件設定部１２の機能と取込条件生成部］６の機
能の共通化を図った。

テスト設計者によって作成されたテストパターンプログ
ラムのパターンデバッグは、対象とするパターンソース
リストを参照しながら、ステートメント指示により１ス
テツプ毎のトレース動作により、パターン発生器１のパ
ターン命令メモリ１１やレジスタの設定値、出力演算デ
ータ等を計算器１０から読出して確認し、不具合が発生
した２ 場合は対象パターンをエディタ操作によりプログラム変
更し、確認と修正を行なう３．デバッグモードとしては
、実行ステップ数やプログラムカウンタ数などを指示し
て、その時点でブレークさせてレジスタ等の内容をチエ
ツクするモードや１つの命令を何回か繰返し実行させる
レビートモード等がある。さらに、上記パターンデバッ
グではパターン発生器１の出［１に於けるパターンの確
１ｇのみであるため、実際の被試験素子３に最も近いド
ライバから与えられる人力データや期待値データを直接
波形観測装置１８で確認するために、試験装置の外部出
力端−ｒ−１７に波形観測用のトリガ信号を発生させて
、前記データの観測か行なえる構成としている。トリガ
信号はデバッグ条件生成部１２に予め、数種類のパター
ンデバッグモードの中から指定することによって、その
信号発生が行なわれる。

波形を観４１すするためのデバッグ条件には、例えば、
ステップカウンタやプログラムカウンタの値が設定値と
一致したときトリガを発生したり、パターン発生器の出
力アドレスＸ、Ｙかある値になったとき、あるいは上記
条件の組合せ（ＡＮＤなど）によりトリ力を発生するモ
ードかある。

第２図に示したデバッグ条件生成部１２から出力される
トリガ信号は、テスト時に使われるＰＣＩのパターンデ
ータ（制御信号など）と切替えて流用されることもある
。

本発明ではパターン発生器１と計算器１０を介してパタ
ーントレースや波形観測装置により波形をみながらパタ
ーンデバッグを行なう比較的低速動作でのパターンデバ
ッグに対して、少なくともパターン発生器ｌ内のデバッ
グ条件生成部］２と同一機能を持たせた取込条件生成部
１６を設けることにより、メモリユニット１５にパター
ン情報やフェイル情報を選択的にかつ実際の高速使用状
態で記憶するため、後の計算器１０からの読出し処理に
より、リアルタイムの波形観ｇ＋＋ｊによるパターンデ
バッグと同等以」二の定量的な評価を行なうことができ
る。

又、総合的なパターンデバッグではテスト済みの試験素
子３を装着して、良品がパスすることを確認したりする
ことも行なわれる。

メモリユニット１５と取込条件生成部１６の関係を第３
図のデータ取込方式図でさらに説明する。

メモリユニット１５はフェイルメモリ５と履歴データメ
モリ６から成り、取込条件生成部１６はそれらの記憶手
段に入力される試験結果やパターン発生器ｌの出力情報
、制御情報などの書込みを共通の制御条件で制御する。

フェイルメモリ５は被試験メモリと少なくとも同等以上
の通常のメモリ素子で構成され、又、履歴データメモリ
６は、時系列にデータを取込むため、一定のメモリ容量
を持ったファーストイン、ファーストアウト（Ｆ　Ｉ　
Ｆ○：先入れ先出しメモリ）等のメモリが使用されるが
、通常のメモリでも容易に構成できる。又、短絡やリー
ク電流等の直流的な計測をするＤＣ計測ユニット１９は
被試験素子３がパターン発生器１によりアクセスされて
いる動作状態において、その入出力ビンの電流測定など
を行ない、その良否判定結果を出力する。このＤＣ判定
結果５ は通常のメモリ機能試験結果とは別にいろいろな項に１
か順番に出力されるため履歴データメモリ６に記憶され
る。

次に、テスト時の不良解析用と非テスＩ−時のパターン
デバッグにおいて、フェイルメモリ５と履歴データメモ
リ６に格納されるデータの種類と取込条件生成部１６で
の取込条件をまとめて第４図に示す。なお、第４図中で
ＣＮ　ｉ’はコントロール信号、Ｅ　Ｉ　Ｎ　Ｖは波形
の反転信号、Ｒ／ＷＣは読み書き制御信号、ｌ）Ｏはデ
ータである。

第５図及び第６図は第１図の本発明のデータ収集装置の
要部を説明する図である。ます、第５図で取込条件生成
部１６から記憶手段５．６を制御する方法について説明
する。今、被試験素子の装着されていない状態でパター
ンデバッグを行なう場合について考える。フェイルメモ
リ５のアドレス人力Δには、第１図の選択器２３で選択
されたパターン発生器１の出力しているアドレスが人力
されており、又、データ人力Ｉ〕１には同様に選択器２
３でパターン発生器１の出力しているデータ６ （期待値及び人カバターンやそれらの識別パターン等）
が人力され、このデータかフェイルメモリ５に格納され
る。このとき、フェイルデータは第１図のチャネル選択
器２１の出力でＩ−ビ　レベル固定に制御されている。

又、被試験素子を装４１Ｔシた状態でパターンデバッグ
を行なう場合には、Ｄ、入力のＰ　Ｃデータは第１図の
アドレス、データ制御部２２により　’　ｌ−１’　固
定となり、フェイルデータの人力は、第１図のチャネル
選択器２１がら選択された被試験素子の試験結果が人力
される。

その結果、フェイルメモリ５には被試験素子のアドレス
に対応したパスまたはフェイルのデータが格納される。

このとき、取込条件生成部１６は、フェイルメモリ５へ
の書込制御信号をゲー１−２０に与え、フェイルメモリ
５のＷＥ大入力制御信号を発生させて、書込みが行なわ
れる。この書込制御信号は、取込条件生成部１６で条件
成立時にのみ書込クロックを発生する。

第６図は取込条件生成部１６から記憶手段５．６を制御
するもう一つの方法を示す図である３、取込条件生成部
１６が書込制御ゲー１−２０に送出する書込制御信号は
、第５図では１本のリード／ライ１へ信号であるのに対
し、第６図では条件成立時間内で信号がＯＮ（例えば■
−ビ）するスタート／ストップ信号とテスＩ・サイクル
に同期し、連続したライＩ・クロック信号の２本により
制御を行なう５．これにより、履歴データメモリ６は、
スタート／ストップ信号なにより井込選択（Ｃ３人力）
され、又ライトクロックにより、Ｃ８の有効期間内で人
力データＤ１の書込みが行なわれる。あるいは、履歴デ
ータメモリ６の制御はフェイルメモリ５のＷＥ人力の制
御と同様に他のゲート２０を用いてＷＥのみの制御を行
なっても実現できる。

次に、第１図の取込条件生成部１６の内部処理とその動
作を第７図の構成図に基づ′いて説明する。

同図の上部に履歴データメモリ６を示し、下部に第１図
の取込条件生成部１６の詳４＋１１構成を示した。フェ
イルメモリ５と履歴データメモリ６に取込む際の共通条
件としては、第４図に示す格納条件及び格納時の開始条
件とその停止条件がある。

格納条件は開始条件を満足してから、停止条件を満足す
る迄の間にのみ有効となり、この間に発生した格納条件
を満足した場合にテスタ内の基へトクロッグに同期して
、記憶手段へ格納が行なわれる１゜これらの条件の組合
せは２４通り（格納条件４×開始条件２×停止条件Ｘ３
＝２４）あり、第７図では開始条件（ステップカウンタ
ＳＣとプログラムカウンタＰＣ）と停止条件（ＳＣ，Ｐ
Ｃ、フェイルカウンタｌ’　Ｃ）の組合せ回路６式をフ
リップフロップＦ　／　Ｆ　３０　ａ〜３０「で構成し
、さらにその６通りのスタート／ストップ条件回路を格
納条件（各サイクル毎に毎回格納する無条件とフェイル
発生毎、指定アドレス範囲内のステップ毎、マーク信号
又はトリガ信号の論理値毎）毎に４組のＡＮＤ−ＯＲ−
ＡＮＤの基本ゲート３１ａ〜３］ｄを使用しζ、２４通
りの組合せ条件を生成する。１−の組合せの選択は予め
、モードレジスタ３４に指定することにより、デコーダ
３５で任意の条件を１つ選択できる。まず、格納条件の
無条件格納は、３１ａの出力ＡＮＤゲートに直接クロ９ ラグを与えることにより、スタート／ストップ条件を満
足したザイグル内で各サイクル毎にスタートゲート 込みパルスジエネレ〜夕ＷＰＧ３３から書込みが行なわ
れる。同時に、３１ａのＮ　Ｏ　Ｒゲートからの条件成
立信号により、ストツブゲーＩ・３６が開けられ、履歴
データメモリ６への計込選択が行なわれる．、パターン
デバッグ又はテスト時に於ける履歴データメモリ６への
書込みアドレスは、予め選択器３８で′アドレスカウン
タ３７の出力するアドレスが選択され、スタートゲ−Ｉ
・３２からの信シ３・によって、格納条件の満足期間に
おいて、アドレスカウンタ３７が順次アドレス発生を行
ない、履歴データメモリに入力されているデータ（第４
図に格納データの種類を示す）を取り込む。第４図に示
す履歴データメモリへの格納データの１つであるタイミ
ング情報としては、第１図のパターン発生器１がタイミ
ング発生器２６に実時間でタイミングの切替情報′ｒＳ
を出力している信号を履歴データメモリ６に人力してい
使用している。

０ 次に、格納時の開始条件と停止条件の判定を、ステップ
カランｙｓｃのある値からある値迄のステップでフェイ
ル発生毎に取り込む場合に・ついて説明する．ＳＣ信号
は予めステップカウンタ用のスタート、ストップレジス
タ４．　１　ａ、４１１つに設定された値と各々比較器
４．　０　ａ、４０１）で比較され、その値以十，とな
ったとき、フリップフロップＩ−″／　Ｖ　：３０　＋
＞のセット、リセットを行なう、、これによりＦ／ｌ−
３０ａの出力に条件満足信けを得る。

他の開始、停止条件のプログラムカウンタｌ−’　Ｃや
フェイル数の判定もレジスタ４１ｃ、ｄｉｄ及び４２と
比較器４０ｃ〜−４　０　ｅを用いて同様に行なわれる
。又、格納条件は、入力フェイル信号のチャネルを集線
する圧縮器４６で１ビツトにＯＲ圧縮されたフェイル信
号とクロックのＡ　Ｎ　Ｉ）がゲート４８で取られ、フ
ェイル発生時のサイクルのみ、ＡＮｒ）−ＯＲ−ＡＮＤ
ケート：３　１　１−１　テア　テップカウンタの条件
満足信号とＡＮＤが取られ、その結果スタートゲート３
２から、所定の掛込み用のアドレスカウンタ３７へのア
ドレス作成グロックと、出込パルスジェネレータ３３に
パルス発生を指示する。同時に、ＡＮＤ−ＯＲ−Ａ　Ｎ
　Ｄケ−１・３１ｂのＮ　ＯＲケートから、条件満足信
号がストップゲート３６に与えられ、履歴データメモリ
６の選択を行なう。これにより、ＳＣカウンタの指定範
囲内で、発生したフェイル毎に履歴データ及びｌ）Ｇ　
１のデバッグ情報を記録することができる。

尚、第７図のステップカウンタの値であるＳＣ信けは、
パターン発生器から直接六ノＪしているが、パターン発
生器のパターン発生開始信号とクロックを使用してカウ
ンタにより容易に構成した信号で代用することができる
。又、指定したフェイル数での停止条件の生成は、圧縮
後のゲート４８からのフェイル信号により、フェイルカ
ウンタ４５で計数され、この値と、フェイルレジスタ４
２とを比較器４０ｅで比較することによりフリップフロ
ップのＦ　／　Ｆ　３０１）、３０ｅをリセットするこ
とにより行なわれる。

次に、他の格納条件の生成を行なう場合について説明す
る。ＰＣＩの発生するアドレスのある範囲内で、スター
ト、ストップ条件を濯Ｊ足しているときに、取込みを行
なう場合には、Ｉ）　ＧアドレスのＸアドレス、及びＹ
アドレス毎にアドレス範囲を指定するアドレス比較用レ
ジスタ４３．４４の出力アドレスを比較器４０ｆ、４０
ｇで比較し、指定したＸ、Ｙアドレスの領域をＡ　Ｎ　
Ｉ’）、○Ｉく（ＮＯＲ）、ＥＸ−〇Ｒゲート４９．５
０．５１により作成された任意の範囲をセレクタ４７で
選択し、このアドレス範囲の信号により３１ｃの出力Ａ
ＮＤゲーｉ・で、クロックとＡＮＤかとられ、スタート
ケ−１・３２から同様に書込制御が行なわれる。又、Ｐ
ＣＩから出力されるマーク信号やトリガ信号による格納
条件の生成の場合は、その信号の論理状ａ　（’１’又
は０′）により、例えば１のサイクルのときのみ、取込
みを行なうような、直接波形観測を行なうときと同様の
取込み（トリカ信号の発生しているときのみ取込む）を
行なう場合に使用され、セレクタ５２で選択した信号に
より３１ｄのＡ　Ｎ　ｌ）ゲートにより、アドレス範囲
条件と同様に行なわれる。

３ 以１−１第７図では履歴データメモリ６への格納につい
て述べたが、フェイルメモリ５にも同一条件で、連動し
ながら格納を行なうこともでき、第７図のスタート、ス
トップケ−１・３２及び出カケ−４５３を経由して出力
されるスタート／ストップ信号により、第１図のフェイ
ルデータ用ゲート２８に与えられ、入力データＩ）、の
書込みが行なわれる。又、第７図の連動のためのスター
ト／ストップ信号は、レジスタ５４を使用してフェイル
メモリ５に連動して制御するか否かを予め設定しておく
ことにより選択できる。以上、第１図の取込条件生成部
１６の詳細説明を行なったが、記憶手段５．６に取込ん
だデータを計算器で読出して表示装置に高速に表示させ
るために、第１図に示す内部アドレスジェネレータ２７
からのアドレスを切替えて使用することができる。

第８図に、パターンデバッグや不良解析を泪算器により
表示しながら繰返して行なう場合のデータ表示処理の一
例を示す。

第８図では−っの表示画面に４種類の画面を表２４ 示している。画面左上には、フェイルメモリ内の全パタ
ーン又は条件取込みを行なった場合の局所パターン（フ
ェイル結果やＰ　Ｇ］の出カバターンや期待値などをア
ドレスに対応して表示するヒツトマツプ表示５６など）
が表示され、画面右上５７には、履歴データメモリに取
込まれたＩ）　Ｇ出力情報などをタイミングを考慮した
出力波形（ダイヤグラムなど）で表示され、両画面のフ
ェイル時の信号やその他の条件とを対応しながら容易に
、ビジュアルに観測される。又、画面右下５８には、デ
バッグしたい点におけるソースプログラム位置のプログ
ラムが出力されており、これを見ながら、左下の操作メ
ニュー画面５９がらデバッグや解析時の指示を行ないパ
ターンデバッグを行なうことができる。

〔発明の効果］ 以−に、述べたように本実施例によれば、テスト前のパ
ターンデバッグを実使用動作状態で行なえるとともに、
直接波形観測を行なう場合のプログラム変更や観測装置
の取扱いの手間が省（づ、３１算器」二の画面で同様の
信号波形を簡単に確認することかできる。さらに、テス
ト後の不良解析においても従来にないＤＣ計測結果のフ
ェイル発生状況をフェイルメモリや履歴データメモリの
データから画面上でアドレスに依存したＤＣフェイルの
内容などを詳細に調べることができるため、試験装置の
記憶手段の有効活用が図れ、総合的なテストにおける大
幅な効率向」―を達成できる。

【図面の簡単な説明】

第１図は本発明の−・実施例の全体図、第２図は本発明
のパターンデバッグ方法を説明する試験装置の全体図、
第３図は本発明の記憶手段へのデータの取込方式図、第
４図は本発明の記憶手段に格納されるデータの種類と取
込条件を説明する図表、第５図は第１図のデータ収集装
置の要部を説明する図、第６図は第１図のデータ収集装
置のもう一つの要部例を説明する図、第７図は第１図の
取込条件生成部の詳細構成を示す図、第８図は画面表示
処理の一例を示す図、第９図は従来のＩＣ試験装置であ
る。 符壮説明 ｌ・・・パターン発生器　　２・・・データセレグタ３
・・被試験素子　　　　４・・比較器５・・フェイルメ
モリ　　６・・・履歴データメモリ１０・・・泪算器　
　　　　１５・・・メモリユニット１６・取込条件生成
部　■８・・・波形観４Ｉす装置１９　・ｌ）Ｃ計４１
１ｊユニツ［・ ２０・・・表示装置　　　　２１・・・チャネル選択器
２２　・アドレス、データ制御部 ２５・・・メモリデータ選択器 ２６・・・タイミング発生器 ２９・切替器 ５５・・・計算器端末の表示画面 ５６・・・ビットマツプ表示画面 ５７・・・出力波形表示画面 ５８・・・パターンソースプログラムリスト５９・操作
メニュー画面

Claims (1)

1. 【特許請求の範囲】 １、ＩＣ等の素子を被試験素子とし、該素子の試験用パ
   ターンを発生するパターン発生器とともに、試験結果等
   のデータの記憶手段を有して、試験データの収集を行う
   データ収集装置において、被試験素子のフェイル情報を
   少なくとも記憶する記憶手段と、上記パターン発生器の
   出力情報及び内部制御情報を少なくとも記憶する記憶手
   段との少なくとも２組の記憶手段と、書込制御情報を所
   望条件の成立時に上記各記憶手段に出力し、各記憶手段
   毎に選択的に情報の格納を行なう取込条件生成手段と、
   上記記憶手段から格納データを選択して読み出す選択手
   段と、読み出しデータをパターンの波形として表示する
   表示装置とを備えることを特徴とするデータ収集装置。 ２、上記取込条件生成手段は、パターン発生器が有する
   デバッグ条件生成機能と少なくとも同一の機能を有する
   ものであることを特徴とする請求項１記載のデータ収集
   装置。 ３、上記取込条件生成手段は、情報の取込条件として、
   パターン発生器から出力されるパターンデバッグ用トリ
   ガ信号により、記憶手段への情報の書込制御を行なうも
   のであることを特徴とする請求項１あるいは請求項２記
   載のデータ収集装置。 ４、上記取込条件生成手段は、情報の取込条件として、
   パターン発生器の内部情報のマーク信号により、記憶手
   段への情報の書込制御を行なうものであることを特徴と
   する請求項１あるいは請求項２記載のデータ収集装置。 ５、上記２組の記憶手段のうち、一方の記憶手段にはパ
   ターン発生器の出力データを格納し、他方の記憶手段に
   はＤＣ計測時の試験結果を格納することを特徴とする請
   求項１乃至請求項４の何れかに記載のデータ収集装置。 ６、上記パターン発生器の出力情報および内部制御情報
   の上記記憶手段への格納は、パターンデバッグ時におい
   ても、試験時の所定の動作速度と同一条件の動作速度で
   行うものであることを特徴とする請求項１乃至請求項５
   の何れかに記載のデータ収集装置。 ７、上記表示装置は、１つの表示画面内にビットマップ
   表示画面、出力波形表示画面、プログラムソースリスト
   表示画面、操作メニュー画面を少なくも表示することを
   特徴とする請求項１乃至請求項６の何れかに記載のデー
   タ収集装置。