JPH06258405A - 半導体試験装置 - Google Patents

Abstract

(57)【要約】 【目的】複数の被測定デバイスについて同時に試験を行
い、試験時間の短縮化や試験コストの低減を図る。 【構成】複数の被測定デバイスの試験に関し、比較器１
は、各被測定デバイスに対応して設けられる。この比較
器１は、当該被測定デバイスからの出力信号とコントロ
−ラ３からの比較デ−タとを論理比較して、その比較結
果を出力する。タイマ−値記憶部４は、各比較器に対応
して設けられる。当該記憶部４は、比較器１からの比較
結果が一致した時点におけるタイマ−５の値を記憶する
ことができる。論理積回路２は、比較器１からの比較結
果が全て一致した時に、各記憶部４に記憶されているタ
イマ−の値を読み出すために設けられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個の半導体を同時
に測定できる試験装置に関するもので、特に、電気的消
去／書込みが可能なＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）の自動ベリファイ機能等の試験に使用され
る。

【０００２】

【従来の技術】図８は、複数個の半導体を同時に測定で
きる従来の試験装置の構成を示すものである。そこで、
当該試験装置により、自動ベリファイ機能が付いた電気
的消去／書込みが可能なＲＯＭ（以下、ＥＥＰＲＯＭと
いう。）を試験する場合について説明する。

【０００３】当該試験では、書込み又は消去の処理を開
始してから、全てのセルに対する処理が終了するまでの
時間を測定する。測定は、当該処理開始後に、処理終了
／未終了が出力されるピンの出力状態を読み込むことに
より行う。

【０００４】ピンの出力は、処理未終了時であればデ−
タ“０”、また、処理終了時であればデ−タ“１”とな
る。従って、当該出力ピンからデ−タ“１”が得られる
まで繰り返して読み込みを行い、その所要時間、又は、
繰り返し回数を測定することにより、処理時間が決定さ
れる。なお、繰り返し回数は、（回数）×（読込みサイ
クル時間）で求めることができる。

【０００５】この処理時間は、一般に、被試験デバイス
の種類によって異なる。当該試験を図８の試験装置によ
り行う場合には、ピンの出力状態を出力比較器１により
判定し、予め設定された比較デ−タと不一致のときには
繰り返し処理を行い、当該比較デ−タと一致するときに
はタイマ５の値を読み込む。このような処理の流れを示
す流れ図を図９に示す。

【０００６】しかしながら、図８の試験装置により複数
個の半導体を同時に測定しようとする場合、出力比較部
９における判定は、各被測定デバイス（以下、ＤＵＴと
いう。）毎の出力と比較デ−タを比較した結果との論理
積（ＡＮＤ）２により行われる。従って、この方式で
は、比較結果が一致したと判断されるためには、全ての
ＤＵＴの比較結果が比較デ−タと一致しなければなら
ず、ＤＵＴ毎の処理ができない欠点がある。言い換えれ
ば、ＤＵＴ毎に試験を行う場合には、試験時間の長期化
や試験コストの増加などが生じることになる。

【０００７】

【発明が解決しようとする課題】このように、従来の半
導体試験装置では、複数個の半導体を同時に測定しよう
とする場合、ＤＵＴ毎に試験を行わなければならず、試
験時間が長くなり、試験コストが増大するという欠点が
ある。

【０００８】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ＥＥＰＲＯＭの自動ベリファイ機
能等の実行時間の測定を、複数個の半導体について同時
に行い、試験時間の短縮化や試験コストの低減を図るこ
とである。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体試験装置は、複数の被測定デバイス
に関して、各被測定デバイスに対応して設けられ、当該
被測定デバイスからの出力信号と制御手段からの比較信
号とを論理比較し、その比較結果を出力する複数の比較
器と、各比較器に対応して設けられ、当該比較器からの
比較結果が一致した時点におけるタイマ−の値を記憶し
得る複数の記憶手段と、各比較器からの比較結果が全て
一致した時に、各記憶手段に記憶されているタイマ−の
値をそれぞれ読み出すための手段とを備える。

【００１０】本発明の半導体記憶装置は、複数の被測定
デバイスに関して、各被測定デバイスに対応して設けら
れ、当該被測定デバイスからの出力信号と制御手段から
の比較信号とを論理比較し、その比較結果を出力する複
数の比較器と、各比較器に対応して設けられ、当該比較
器からの比較結果が一致した時点におけるカウンタの値
を記憶し得る複数のカウント手段と、各比較器からの比
較結果が全て一致した時に、各カウント手段に記憶され
ているカウンタの値をそれぞれ読み出すための手段とを
備える。

【００１１】

【作用】上記構成によれば、比較器からの比較結果が一
致した時点におけるタイマ−の値を記憶し得る記憶手段
を、比較器毎、即ち被測定デバイス毎に備えている。ま
た、各比較器からの比較結果が全て一致した時に、各記
憶手段に記憶されているタイマ−の値を読み出すことが
可能である。これにより、複数の被測定デバイスについ
て、同時のその実行時間を測定することができ、試験時
間の短縮化や試験コストの低減を図ることができる。

【００１２】また、比較器からの比較結果が一致した時
点におけるカウンタの値を記憶し得るカウント手段を、
比較器毎、即ち被測定デバイス毎に備えている。また、
各比較器からの比較結果が全て一致した時に、各カウン
ト手段に記憶されているカウンタの値を読み出すことが
可能である。これにより、複数の被測定デバイスについ
て、同時のその実行時間を測定することができ、試験時
間の短縮化や試験コストの低減を図ることができる。

【００１３】

【実施例】以下、図面を参照しながら、本発明の一実施
例について詳細に説明する。図１は、本発明の一実施例
に係わる半導体試験装置を示している。なお、図１にお
いて、従来の構成と同じ部分には同じ符号が付してあ
る。

【００１４】本実施例では、例えばＥＥＰＲＯＭの自動
ベリファイ機能等の実行時間の測定を、複数個の半導体
について同時に行うべく、タイマ−値記憶部４を設けて
いる。このタイマ−値記憶部４はＤＵＴ毎に一つ設けら
れ、各々のタイマ−値記憶部４は、出力比較部９におい
て出力比較器１からの比較結果を基にタイマ−５の値を
記憶する。

【００１５】タイマ−値記憶部４は、出力比較器１から
の出力が“０”の場合にはタイマ−５の値を記憶せず、
当該出力比較器１からの出力が“１”の場合にタイマ−
５の値を記憶する。そして、以後、リセット動作を行わ
ない限り、記憶したタイマ−値を保持する機能を有す
る。

【００１６】次に、図１の半導体試験装置において、Ｅ
ＥＰＲＯＭの自動ベリファイ機能等の実行時間の測定を
複数個の半導体について同時に行う際の動作について詳
細に説明する。なお、図２は、当該試験装置のタイミン
グチャ−トである。

【００１７】被測定デバイス１〜ｎのベリファイ終了／
未終了・出力ピン（図示せず）の出力デ−タは、各々こ
れに対応する比較器１に入力される。各比較器１では、
当該出力デ−タとコントロ−ラ３からの比較デ−タとが
比較される。同時に、コントロ−ラ３からの指示によ
り、タイマ−５が動作を開始する。

【００１８】比較器１の各々の出力は、タイマ−値記憶
部４に入力される。そこで、タイマ−値記憶部４の詳細
な動作について図３を参照しながら説明する。比較器１
の出力デ−タが“０（デ−タ不一致）”の場合、フリッ
プフロップ７の出力はデ−タ“０”のままとなる。この
デ−タ“０”が、ラッチ回路８のストロ−ブ信号入力端
子ＳＴに入力される。ここで、ラッチ回路８では、スト
ロ−ブ信号が“０”のため、タイマ−値の入力Ｄは保持
されない。一方、比較器１の出力デ−タが“１（デ−タ
一致）”の場合、フリップフロップ７の出力はデ−タ
“１”となる。このデ−タ“１”が、ラッチ回路８のス
トロ−ブ信号入力端子ＳＴに入力される。従って、ラッ
チ回路８では、ストロ−ブ信号が“１”のため、その時
点におけるタイマ−値の入力Ｄが保持される。

【００１９】以上の動作がＤＵＴ１〜ｎについて同時に
行われる。そして、全てのＤＵＴに対する比較器１の比
較結果が“１”となった場合には、論理積回路２の出力
が“１”となる。そこで、各々のタイマ−値記憶部４の
デ−タを読み出すことにより、ＤＵＴ１〜ｎの実行時間
の測定が終了する。

【００２０】上記構成によれば、当該試験装置は、一つ
の比較器１に対して一つのタイマ−値記憶部４を備えて
いる。このため、ＤＵＴ１〜ｎ毎にタイマ−値を取り込
むことができ、複数個のＤＵＴについて同時に測定を行
うことができる。これにより、試験時間の短縮化や試験
コストの低減を図ることができる。図４は、本発明の他
の実施例に係わる半導体試験装置を示している。なお、
図４において、従来の構成と同じ部分には同じ符号が付
してある。

【００２１】本実施例では、例えばＥＥＰＲＯＭの自動
ベリファイ機能等の実行時間の測定を、複数個の半導体
について同時に行うべく、カウント部６を設けている。
このカウント部６はＤＵＴ毎に一つ設けられ、各々のカ
ウント部６は、出力比較部９において出力比較器１から
の比較結果を基にカウントアップを行う。

【００２２】カウント部６は、出力比較器１からの出力
が“０”の場合にはカウントアップを行い、当該出力比
較器１からの出力が“１”の場合にはカウントアップを
行わない。そして、以後、カウント値のリセット動作を
行わない限り、当該カウント値を保持する機能を有す
る。

【００２３】次に、図４の半導体試験装置において、Ｅ
ＥＰＲＯＭの自動ベリファイ機能等の実行時間の測定を
複数個の半導体について同時に行う際の動作について詳
細に説明する。なお、図５は、当該試験装置のタイミン
グチャ−トである。

【００２４】被測定デバイス１〜ｎのベリファイ終了／
未終了・出力ピン（図示せず）の出力デ−タは、各々こ
れに対応する比較器１に入力される。各比較器１では、
当該出力デ−タとコントロ−ラ３からの比較デ−タとが
比較される。

【００２５】比較器１の各々の出力は、カウント部６に
入力される。そこで、カウント部６の詳細な動作につい
て図６を参照しながら説明する。図６において、比較器
１の出力デ−タが“０（デ−タ不一致）”の場合、ラッ
チ回路８の出力はクロックパルスとなり、このパルスに
よりカウンタ１０はカウントアップ動作を行う。一方、
比較器１の出力デ−タが“１（デ−タ一致）”の場合、
ラッチ回路８の出力はデ−タ“０”となる。従って、カ
ウンタ１０の動作が停止し、その時点におけるカウント
値が記憶される。

【００２６】以上の動作がＤＵＴ１〜ｎについて同時に
行われる。そして、全てのＤＵＴに対する比較器１の比
較結果が“１”となった場合には、論理積回路２の出力
が“１”となる。そこで、各々のカウンタ６のカウント
値を読み出すことにより、ＤＵＴ１〜ｎの比較回数を得
ることがでいる。従って、この比較回数にＤＵＴ出力デ
−タ読み込みサイクル時間を乗算する処理を行うこと
で、実行時間の測定を行うことができる。

【００２７】なお、カウント部６は、図６に示すものの
他、例えば図７に示すような回路によっても実現可能で
ある。図７のカウント部を用いる場合、比較器１の出力
デ−タ（比較結果）が“０”のときは、リレ−１１がオ
ン状態となり、クロックパルスがカウンタ１０に供給さ
れるため、カウンタ１０はカウントアップ動作を行う。
一方、比較器１の出力デ−タ（比較結果）が“１”のと
きは、リレ−１１がオフ状態となり、クロックパルスは
カウンタ１０に供給されないため、当該カウンタ１０の
動作は停止する。その他の動作については、上記他の実
施例と同じであるため、その説明は省略する。

【００２８】

【発明の効果】以上、説明したように、本発明の半導体
試験装置によれば、次のような効果を奏する。ＥＥＰＲ
ＯＭの自動ベリファイ機能等の実行時間の測定におい
て、従来は、ＤＵＴ毎に測定しなければならなかった
が、本発明では、出力比較部においてタイマ−値記憶部
又はカウント部を備えることにより、複数個のＤＵＴに
ついて同時に測定を行うことができ、試験時間の短縮化
や試験コストの低減を図ることができる。即ち、本発明
によれば、従来の試験時間の約１／２の試験時間で足り
ることになる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる半導体試験装置を示
すブロック図。

【図２】図１の試験装置の動作を示すタイミングチャ−
ト。

【図３】図１のタイマ−値記憶部４を示すブロック図。

【図４】本発明の他の実施例に係わる半導体試験装置を
示すブロック図。

【図５】図４の試験装置の動作を示すタイミングチャ−
ト。

【図６】図４のカウント部６の一例を示すブロック図。

【図７】図４のカウント部６の他の例を示すブロック
図。

【図８】従来の半導体試験装置を示すブロック図。

【図９】図８の試験装置の動作を示すフロ−チャ−ト。

【符号の説明】

１ …比較器、 ２ …論理積、 ３ …コントロ−ラ、 ４ …タイマ−値記憶部、 ５ …タイマ−、 ６ …カウント部、 ７ …フリップフロップ、 ８ …ラッチ回路、 ９ …出力比較部、 １０ …カウンタ、 １１ …リレ−。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の被測定デバイスに関して、各被測
   定デバイスに対応して設けられ、当該被測定デバイスか
   らの出力信号と制御手段からの比較信号とを論理比較
   し、その比較結果を出力する複数の比較器と、 各比較器に対応して設けられ、当該比較器からの比較結
   果が一致した時点におけるタイマ−の値を記憶し得る複
   数の記憶手段と、 各比較器からの比較結果が全て一致した時に、各記憶手
   段に記憶されているタイマ−の値をそれぞれ読み出すた
   めの手段とを具備することを特徴とする半導体試験装
   置。
2. 【請求項２】 複数の被測定デバイスに関して、各被測
   定デバイスに対応して設けられ、当該被測定デバイスか
   らの出力信号と制御手段からの比較信号とを論理比較
   し、その比較結果を出力する複数の比較器と、 各比較器に対応して設けられ、当該比較器からの比較結
   果が一致した時点におけるカウンタの値を記憶し得る複
   数のカウント手段と、 各比較器からの比較結果が全て一致した時に、各カウン
   ト手段に記憶されているカウンタの値をそれぞれ読み出
   すための手段とを具備することを特徴とする半導体試験
   装置。