JPH03231798A - ディスプレイ制御装置 - Google Patents

ディスプレイ制御装置

Info

Publication number
JPH03231798A
JPH03231798A JP2027744A JP2774490A JPH03231798A JP H03231798 A JPH03231798 A JP H03231798A JP 2027744 A JP2027744 A JP 2027744A JP 2774490 A JP2774490 A JP 2774490A JP H03231798 A JPH03231798 A JP H03231798A
Authority
JP
Japan
Prior art keywords
parallel
serial
video
display
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2027744A
Other languages
English (en)
Inventor
Satoshi Kosugi
小杉 聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2027744A priority Critical patent/JPH03231798A/ja
Publication of JPH03231798A publication Critical patent/JPH03231798A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野] この発明はディスプレイ制御装置、特に製品検査におけ
るビデオ信号系ハードウェアの自動診断機能を持つディ
スプレイ制御装置に関するものである。
[従来の技術] 従来のディスプレイ制御装置としては第2図に示すもの
があった。第2図は従来のディスプレイ制御装置の構成
の概略を示すブロック図で、図において(1)は全体を
制御するCPU、(2)は画面に表示する文字のコード
やグラフィック表示のためのデータを書き込むリフレッ
シュメモリ、(3)はリフレッシュメモリ(2)に書き
込まれたデータをパラレルビデオ信号に変換するビデオ
生成回路、(4)はビデオ生成回路(3)からのパラレ
ルビデオ信号をR(赤)、G(緑)、B(青)等のシリ
アルビデイ信号に変換するパラレル・シリアル変換器、
(5)は全体のタイミングを取るタイミング制御回路で
ある。
次に動作について説明する。CP U (1)によりデ
ィスプレイ装置の表示画面に表示されるべき文字コード
やグラフィックデータがリフレッシュメモリ(2)に書
き込まれる。リフレッシュメモリ(2)に書き込まれた
文字コードやグラフィックデータは、予めCP U (
1)によりディスプレイ装置に適した設定がなされたタ
イミング制御回路(5)からの表示アクセス制御信号に
より、周期的に読み出され、ビデオ生成回路(3)へ送
られる。
ビデオ生成回路(3)では送られてきた文字コードやグ
ラフィックデータがら、色生成や各種アトリビュートの
合成を行い、R,G、B等の各色に応じたパラレルビデ
オ信号を生成し、パラレル・シリアル変換器(4)へ送
る。パラレル・シリアル変換器(4)はタイミング制御
回路(5)がらのロード信号、シフトクロック等により
、送られてきたパラレルビデオ信号をシリアルビデオ信
号に変換して、このシリアルビデオ信号をディスプレイ
装置へ出力する。
[発明が解決しようとする課題] 上記のような従来のディスプレイ制御装置は以上のよう
に構成されているので、ビデオ信号系のCPUによる自
動診断は、リフレッシュメモリへの書き込み、読み出し
、比較のテスト程度しか行えず、ビデオ生成回路からデ
ィスプレイ装置に至る回路の診断はディスプレイ装置に
表示された画面を検査員がチエツクして行う必要があり
、検査効率が悪くコストがかかり、検査漏れや担当者の
能力により検査内容にばらつにか生じる等の問題点があ
った。
なお、上述の問題点を解決するための類似する先行技術
としては、本願出願人と同一出願人にかかる発明、特開
平1−181131号公報「自動検査方式」があるが、
この先行技術は、正常に機能する装置を別に用意してお
く必要があるという問題が残る。
この発明はかかる課題を解決するためになされたもので
、人間が介在することなくcpuを用いて、回路の自動
診断が可能なディスプレイ制御装置を得ることを目的と
している。
[課題を解決するための手段] この発明にかかるディスプレイ制御装置は、シリアル・
パラレル変換器とビデオメモリと書き込み制御回路とか
らなる自動診断機能を持たせ、従来ディスプレイ装置に
直接出力していたシリアルビデオ信号をパラレルビデオ
信号に変換してビデオメモリに取り込み、CPUでの読
み取りを可能にしたものである。
[作用コ この発明におけるディスプレイ制御装置は、ディスプレ
イ装置に出力するビデオ信号を画面に表示するイメージ
のままビデオメモリに取り込むことができ、CPUで予
め用意しておいた表示データの内容と比較して自動診断
を行うことができる。
[実施例] 以下、この発明の一実施例を図面を用いて説明する。第
1図はこの発明の一実施例を示すブロック図で、図にお
いて第2図と同一符号は同一または相当部分を示し、(
6)は自動診断機能全体を示し、(7)は自動診断機能
(6)内に設けられたシリアル・パラレル変換器、(8
)は自動診断機能(6)内に設けられたR(赤)、G(
緑)、B(青)等の各表示色に対応した1表示画面分の
容量を持つビデオメモリ、(9)はCP U (1)の
指示に従ってビデオメモリ(8)への書き込みを制御す
る自動診断機能(6)内に設けられた書き込み制御回路
である。
リフレッシュメモリ(2)に書き込まれた文字コードや
グラフィック表示のためのデータは、従来の装置と同様
にパラレル・シリアル変換器(4)からR,G、B等各
色のシリアルビデオ信号としてディスプレイ装置へ出力
される。
また出力されたシリアルビデオ信号は、この実施例にお
いては自動診断機能(6)へ入力され、自動診断機能〈
6)内のシリアル・パラレル変換器(7)でパラレルビ
デオ信号に逆変換された後、ビデオメモリ(8)へ送ら
れる。
そしてCP U (1)からの書き込み命令に従って書
き込み制御回路(9)がタイミング制御回路(5)から
の各種ロックに同期した書き込み制御信号をビデオメモ
リ(8)へ送り、この書き込み制御信号によりビデオメ
モリ(8)へ1表示画面分の表示ビデオデータが格納さ
れる。
そしてビデオメモリ(8)へ1表示画面分の表示ビデオ
データが格納された時点で、このビデオメモリ〈8)の
内容と、CP U (1)で予め用意しておいた表示デ
ータの内容とを、CP U (1)で比較することによ
り、ハードウェアの自動診断を行う。
なお上記実施例では、CP U (1)で制御するディ
スプレイ制御装置について説明しているが、CP U 
(1)の替わりにマイクロプロセッサやコントローラで
制御するディスプレイ制御装置においても同様に実施す
ることができる。
また、自動診断機能(6)を別の独立した装置として、
従来のディスプレイ制御装置のアタッチメントとして構
成することも可能である。
さらに上記実施例では、ディスプレイ装置のインタフェ
ース(図示せず)がディジタルの場合について説明して
いるが、アナログインタフェースの場合でもD/A変換
器をパラレル・シリアル変換器(4)の前に、A/D変
換器をシリアル・パラレル変換器(7)の前に設けるこ
とにより、上記実施例と同様の効果を奏する。
「発明の効果コ この発明は以上説明したとおり、シリアル・パラレル変
換器とビデオメモリと書き込み制御回路とからなる自動
診断機能を持たせることにより、人手を介することなく
cpuを用いて、回路の自動診断が可能になり、確実な
製品検査を実施できると同時に検査時間を短縮でき、安
価で信頼性の高いディスプレイ制御装置が得られるとい
う効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は従来のディスプレイ制御装置の構成の概略を示すブロ
ック図である。 図において(1)はCPU、(2)はリフレッシュメモ
リ、(3)はビデオ生成回路、<4)はパラレル・シリ
アル変換器、(5)はタイミング制御回路、(6)は自
動診断機能、(7)はシリアル・パラレル変換器、(8
)はビデオメモリ、(9)は書き込み制御回路である。 なお、各図中同一符号は同−又は相当部分を示すものと
する。

Claims (1)

  1. 【特許請求の範囲】 ディスプレイ装置の表示画面に表示する文字コードやグ
    ラフィック表示のためのデータを書き込むリフレッシュ
    メモリ、このリフレッシュメモリに書き込まれたデータ
    をパラレルビデオ信号に変換するビデオ生成回路、この
    ビデオ生成回路からのパラレルビデオ信号をシリアルビ
    デオ信号に変換するパラレル・シリアル変換器、全体を
    制御する制御装置を有するディスプレイ制御装置におい
    て、 上記パラレル・シリアル変換器からのシリアルビデオ信
    号をパラレルビデオ信号に逆変換するシリアル・パラレ
    ル変換器と、書き込み制御回路と、ビデオメモリとから
    なる自動診断機能を備え、上記ディスプレイ装置へ出力
    されるシリアルビデオ信号をパラレルビデオ信号に逆変
    換して上記ビデオメモリに取り込み、上記制御装置で予
    め用意しておいた同じ表示画面の内容と比較して回路の
    自動診断を行うことを特徴とするディスプレイ制御装置
JP2027744A 1990-02-07 1990-02-07 ディスプレイ制御装置 Pending JPH03231798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2027744A JPH03231798A (ja) 1990-02-07 1990-02-07 ディスプレイ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2027744A JPH03231798A (ja) 1990-02-07 1990-02-07 ディスプレイ制御装置

Publications (1)

Publication Number Publication Date
JPH03231798A true JPH03231798A (ja) 1991-10-15

Family

ID=12229541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2027744A Pending JPH03231798A (ja) 1990-02-07 1990-02-07 ディスプレイ制御装置

Country Status (1)

Country Link
JP (1) JPH03231798A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006107276A (ja) * 2004-10-07 2006-04-20 Hitachi Ltd 無線タグ
EP1793315A2 (en) * 2005-12-05 2007-06-06 Samsung Electronics Co., Ltd. Combination apparatus capable of data communication between host devices and method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006107276A (ja) * 2004-10-07 2006-04-20 Hitachi Ltd 無線タグ
JP4542408B2 (ja) * 2004-10-07 2010-09-15 株式会社日立製作所 無線タグ
EP1793315A2 (en) * 2005-12-05 2007-06-06 Samsung Electronics Co., Ltd. Combination apparatus capable of data communication between host devices and method thereof
EP1793315A3 (en) * 2005-12-05 2007-08-15 Samsung Electronics Co., Ltd. Combination apparatus capable of data communication between host devices and method thereof

Similar Documents

Publication Publication Date Title
JPH03231798A (ja) ディスプレイ制御装置
JPS6016996Y2 (ja) 入出力インタフエイス装置のアドレス選択装置
JP2000347897A (ja) プロセッサ及びエミュレータ及び検査方法
KR100222183B1 (ko) Pci-버스와 y-버스간의 인터페이스 콘트롤장치
JPS62261970A (ja) 診断装置
JP2815041B2 (ja) Lsi内部状態確認回路
JPS5849899B2 (ja) デ−タ処理装置の試験方式
JP2591042Y2 (ja) リレ―駆動装置
JPS60175081A (ja) 表示装置の自己診断方式
JPH06186943A (ja) 表示装置
JP2882477B2 (ja) 画像処理装置
JPH0252396A (ja) 表示制御装置
JPS6214544A (ja) 同期式直列伝送デ−タ入力回路
JPH0354656A (ja) 通信データ表示装置
JPS6116368A (ja) 画像処理装置の検査装置
JPS63209392A (ja) 映像処理装置
JPH0591413A (ja) スーパーインポーズ装置
JPH0440546A (ja) アドレス変換回路およびプログラマブルコントローラシステム
JPH02311895A (ja) ビット・マップ表示制御回路
JPS639260B2 (ja)
JPH02118594A (ja) シリアルアクセスメモリic
JPH01193942A (ja) 信号処理回路の自己診断方式
JPH0333273B2 (ja)
JPH10240317A (ja) モジュール装置
JPH0238878A (ja) 大規模ディジタル集積回路