JP2882477B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2882477B2 JP2882477B2 JP8313694A JP31369496A JP2882477B2 JP 2882477 B2 JP2882477 B2 JP 2882477B2 JP 8313694 A JP8313694 A JP 8313694A JP 31369496 A JP31369496 A JP 31369496A JP 2882477 B2 JP2882477 B2 JP 2882477B2
- Authority
- JP
- Japan
- Prior art keywords
- ntsc
- crt
- display
- frame memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置のフ
レームメモリに格納された画像データを表示可能な画像
処理装置であって、詳しくは画像データにおけるＲＧＢ
フォーマットのＲＧＢ信号をＮＴＳＣ信号に変換して表
示する画像処理装置に関する。
レームメモリに格納された画像データを表示可能な画像
処理装置であって、詳しくは画像データにおけるＲＧＢ
フォーマットのＲＧＢ信号をＮＴＳＣ信号に変換して表
示する画像処理装置に関する。
【０００２】
【従来の技術】従来、この種の画像処理装置としては、
例えば図２に示すような構成のものが挙げられる。
例えば図２に示すような構成のものが挙げられる。
【０００３】この画像処理装置では、メモリ制御用のア
ドレス及び画像データを出力する上位装置である描画プ
ロセッサ２１がフレームメモリ２２及びフレームメモリ
制御部２３に接続され、表示タイミング制御部２４がフ
レームメモリ制御部２３にタイミングを与えてフレーム
メモリ２２から格納済みの画像データに関する表示デー
タの読み出しを行う。読み出された表示データはＤＡコ
ンバータ２５に入力され、ＤＡコンバータ２５では表示
データをアナログに変換して表示タイミング制御部２４
から与えられたタイミングで表示装置２６へＲＧＢ信号
を出力し、表示装置２６上にＲＧＢ信号が表示される。
ドレス及び画像データを出力する上位装置である描画プ
ロセッサ２１がフレームメモリ２２及びフレームメモリ
制御部２３に接続され、表示タイミング制御部２４がフ
レームメモリ制御部２３にタイミングを与えてフレーム
メモリ２２から格納済みの画像データに関する表示デー
タの読み出しを行う。読み出された表示データはＤＡコ
ンバータ２５に入力され、ＤＡコンバータ２５では表示
データをアナログに変換して表示タイミング制御部２４
から与えられたタイミングで表示装置２６へＲＧＢ信号
を出力し、表示装置２６上にＲＧＢ信号が表示される。
【０００４】又、フレームメモリ２２より読み出された
表示データはＮＴＳＣ信号への変換を行うために専用の
ＮＴＳＣフレームメモリ２９に入力される。このＮＴＳ
Ｃフレームメモリ２９より出力された表示データはＮＴ
ＳＣ変換部２７に入力され、ＮＴＳＣ変換部２７では表
示データをＮＴＳＣ信号に変換し、表示タイミング制御
部２４からＮＴＳＣフレームメモリ２９を通して与えら
れたタイミングでＮＴＳＣ表示装置２８へＮＴＳＣ信号
を出力し、ＮＴＳＣ表示装置２８上にＮＴＳＣ信号が表
示される。
表示データはＮＴＳＣ信号への変換を行うために専用の
ＮＴＳＣフレームメモリ２９に入力される。このＮＴＳ
Ｃフレームメモリ２９より出力された表示データはＮＴ
ＳＣ変換部２７に入力され、ＮＴＳＣ変換部２７では表
示データをＮＴＳＣ信号に変換し、表示タイミング制御
部２４からＮＴＳＣフレームメモリ２９を通して与えら
れたタイミングでＮＴＳＣ表示装置２８へＮＴＳＣ信号
を出力し、ＮＴＳＣ表示装置２８上にＮＴＳＣ信号が表
示される。
【０００５】因みに、このような画像処理装置の画像デ
ータの処理に関連し、そのＲＧＢ信号をＮＴＳＣ信号に
変換する周知技術としては、例えば特開平３−１８４０
８６号公報に開示された映像信号変換装置等が挙げられ
る。
ータの処理に関連し、そのＲＧＢ信号をＮＴＳＣ信号に
変換する周知技術としては、例えば特開平３−１８４０
８６号公報に開示された映像信号変換装置等が挙げられ
る。
【０００６】
【発明が解決しようとする課題】上述した画像処理装置
においてフレームメモリにデュアルポートメモリを使用
する場合、通常デュアルポートメモリで構成されたフレ
ームメモリにビットマップの画像データを格納して表示
制御を行っているが、表示データをＮＴＳＣに変換して
家庭用ＴＶ等のＮＴＳＣ表示装置に表示すると、ＮＴＳ
Ｃ表示専用のＮＴＳＣフレームメモリを必要とするた
め、こうした場合にＮＴＳＣ及び通常のＣＲＴの表示を
同時に行うためには装置の構成がコストの面で高価にな
ってしまうという問題がある。
においてフレームメモリにデュアルポートメモリを使用
する場合、通常デュアルポートメモリで構成されたフレ
ームメモリにビットマップの画像データを格納して表示
制御を行っているが、表示データをＮＴＳＣに変換して
家庭用ＴＶ等のＮＴＳＣ表示装置に表示すると、ＮＴＳ
Ｃ表示専用のＮＴＳＣフレームメモリを必要とするた
め、こうした場合にＮＴＳＣ及び通常のＣＲＴの表示を
同時に行うためには装置の構成がコストの面で高価にな
ってしまうという問題がある。
【０００７】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、フレームメモリと
してデュアルポートメモリを使用した場合にＮＴＳＣ表
示専用のＮＴＳＣフレームメモリを必要とせずにＮＴＳ
Ｃ及びＣＲＴの表示を同時に行い得る画像処理装置を提
供することにある。
なされたもので、その技術的課題は、フレームメモリと
してデュアルポートメモリを使用した場合にＮＴＳＣ表
示専用のＮＴＳＣフレームメモリを必要とせずにＮＴＳ
Ｃ及びＣＲＴの表示を同時に行い得る画像処理装置を提
供することにある。
【０００８】
【課題を解決するための手段】本発明によれば、画像デ
ータを格納するフレームメモリと、ＮＴＳＣ表示用タイ
ミング並びにＣＲＴ表示用タイミングを生成する表示タ
イミング制御部と、ＮＴＳＣ表示用タイミングに従って
フレームメモリのランダムポートから画像データに関す
るＮＴＳＣ表示用データを読み出すと共に、ＣＲＴ表示
用タイミングに従って該フレームメモリのシリアルポー
トから該画像データに関するＣＲＴ表示用データを読み
出すフレームメモリ制御部と、ＮＴＳＣ表示用データを
ＮＴＳＣ信号に変換するＮＴＳＣ変換部と、ＮＴＳＣ信
号を表示するＮＴＳＣ表示装置と、ＣＲＴ表示用データ
をＣＲＴ信号にＤＡ変換するＤＡコンバータと、ＣＲＴ
信号を表示するＣＲＴ表示装置とを備えた画像処理装置
が得られる。
ータを格納するフレームメモリと、ＮＴＳＣ表示用タイ
ミング並びにＣＲＴ表示用タイミングを生成する表示タ
イミング制御部と、ＮＴＳＣ表示用タイミングに従って
フレームメモリのランダムポートから画像データに関す
るＮＴＳＣ表示用データを読み出すと共に、ＣＲＴ表示
用タイミングに従って該フレームメモリのシリアルポー
トから該画像データに関するＣＲＴ表示用データを読み
出すフレームメモリ制御部と、ＮＴＳＣ表示用データを
ＮＴＳＣ信号に変換するＮＴＳＣ変換部と、ＮＴＳＣ信
号を表示するＮＴＳＣ表示装置と、ＣＲＴ表示用データ
をＣＲＴ信号にＤＡ変換するＤＡコンバータと、ＣＲＴ
信号を表示するＣＲＴ表示装置とを備えた画像処理装置
が得られる。
【０００９】又、本発明によれば、上記画像処理装置に
おいて、ＮＴＳＣ変換部はＮＴＳＣ表示用タイミングに
従ってＮＴＳＣ表示用データをＮＴＳＣ信号に変換し、
ＤＡコンバータはＣＲＴ表示用タイミングに従ってＣＲ
Ｔ表示用データをＣＲＴ信号にＤＡ変換する画像処理装
置が得られる。
おいて、ＮＴＳＣ変換部はＮＴＳＣ表示用タイミングに
従ってＮＴＳＣ表示用データをＮＴＳＣ信号に変換し、
ＤＡコンバータはＣＲＴ表示用タイミングに従ってＣＲ
Ｔ表示用データをＣＲＴ信号にＤＡ変換する画像処理装
置が得られる。
【００１０】更に、本発明によれば、上記何れかの画像
処理装置において、表示タイミング制御部は、ＮＴＳＣ
表示用タイミングを生成するＮＴＳＣ表示タイミング生
成部と、ＣＲＴ表示用タイミングを生成するＣＲＴ表示
タイミング生成部とを備えた画像処理装置が得られる。
処理装置において、表示タイミング制御部は、ＮＴＳＣ
表示用タイミングを生成するＮＴＳＣ表示タイミング生
成部と、ＣＲＴ表示用タイミングを生成するＣＲＴ表示
タイミング生成部とを備えた画像処理装置が得られる。
【００１１】
【作用】本発明の画像処理装置では、上位装置である描
画プロセッサから与えられたアドレスがフレームメモリ
制御部によってアドレス，制御信号としてフレームメモ
リに与えられ、フレームメモリには描画プロセッサより
画像データが与えられる。フレームメモリに格納された
画像データをフレームメモリ制御部により読み出す際、
表示タイミング制御部で生成したＣＲＴ表示用タイミン
グに従ってＣＲＴ表示用データをフレームメモリのシリ
アルポートから読み出し、同様に表示タイミング制御部
で生成したＮＴＳＣ表示用タイミングに従ってＮＴＳＣ
表示用データをフレームメモリのランダムポートから読
み出している。ＣＲＴ表示用データはＣＲＴ表示用タイ
ミングに従ってＤＡコンバータによってアナログのＣＲ
Ｔ信号にＤＡ変換された上、そのＣＲＴ信号がＣＲＴ表
示装置上に表示される。又、ＮＴＳＣ表示用データはＮ
ＴＳＣ表示用タイミングに従ってＮＴＳＣ変換部によっ
てＮＴＳＣ信号に変換された上、そのＮＴＳＣ信号がＮ
ＴＳＣ表示装置上に表示される。
画プロセッサから与えられたアドレスがフレームメモリ
制御部によってアドレス，制御信号としてフレームメモ
リに与えられ、フレームメモリには描画プロセッサより
画像データが与えられる。フレームメモリに格納された
画像データをフレームメモリ制御部により読み出す際、
表示タイミング制御部で生成したＣＲＴ表示用タイミン
グに従ってＣＲＴ表示用データをフレームメモリのシリ
アルポートから読み出し、同様に表示タイミング制御部
で生成したＮＴＳＣ表示用タイミングに従ってＮＴＳＣ
表示用データをフレームメモリのランダムポートから読
み出している。ＣＲＴ表示用データはＣＲＴ表示用タイ
ミングに従ってＤＡコンバータによってアナログのＣＲ
Ｔ信号にＤＡ変換された上、そのＣＲＴ信号がＣＲＴ表
示装置上に表示される。又、ＮＴＳＣ表示用データはＮ
ＴＳＣ表示用タイミングに従ってＮＴＳＣ変換部によっ
てＮＴＳＣ信号に変換された上、そのＮＴＳＣ信号がＮ
ＴＳＣ表示装置上に表示される。
【００１２】
【発明の実施の形態】以下に実施例を挙げ、本発明の画
像処理装置について、図面を参照して詳細に説明する。
像処理装置について、図面を参照して詳細に説明する。
【００１３】図１は、本発明の一実施例に係る画像処理
装置の基本構成を示した機能ブロック図である。
装置の基本構成を示した機能ブロック図である。
【００１４】この画像処理装置は、メモリ制御用のアド
レス及び画像データを出力する上位装置である描画プロ
セッサ１と、画像データを格納するフレームメモリ２
と、ＮＴＳＣ表示用タイミング並びにＣＲＴ表示用タイ
ミングを生成する表示タイミング制御部４と、描画プロ
セッサ１から与えられたアドレスにより専用のアドレ
ス，制御信号を出力してフレームメモリ２を制御する
際、ＮＴＳＣ表示用タイミングに従ってフレームメモリ
２のランダムポートから画像データに関するＮＴＳＣ表
示用データを読み出すと共に、ＣＲＴ表示用タイミング
に従ってフレームメモリ２のシリアルポートから画像デ
ータに関するＣＲＴ表示用データを読み出すフレームメ
モリ制御部３と、ＮＴＳＣ表示用データをＮＴＳＣ信号
に変換するＮＴＳＣ変換部７と、ＮＴＳＣ信号を表示す
るＮＴＳＣ表示装置８と、ＣＲＴ表示用データをＣＲＴ
信号にＤＡ変換するＤＡコンバータ５と、ＣＲＴ信号を
表示するＣＲＴ表示装置６とを備えて成っている。
レス及び画像データを出力する上位装置である描画プロ
セッサ１と、画像データを格納するフレームメモリ２
と、ＮＴＳＣ表示用タイミング並びにＣＲＴ表示用タイ
ミングを生成する表示タイミング制御部４と、描画プロ
セッサ１から与えられたアドレスにより専用のアドレ
ス，制御信号を出力してフレームメモリ２を制御する
際、ＮＴＳＣ表示用タイミングに従ってフレームメモリ
２のランダムポートから画像データに関するＮＴＳＣ表
示用データを読み出すと共に、ＣＲＴ表示用タイミング
に従ってフレームメモリ２のシリアルポートから画像デ
ータに関するＣＲＴ表示用データを読み出すフレームメ
モリ制御部３と、ＮＴＳＣ表示用データをＮＴＳＣ信号
に変換するＮＴＳＣ変換部７と、ＮＴＳＣ信号を表示す
るＮＴＳＣ表示装置８と、ＣＲＴ表示用データをＣＲＴ
信号にＤＡ変換するＤＡコンバータ５と、ＣＲＴ信号を
表示するＣＲＴ表示装置６とを備えて成っている。
【００１５】このうち、ＮＴＳＣ変換部７はＮＴＳＣ表
示用タイミングに従ってＮＴＳＣ表示用データをＮＴＳ
Ｃ信号に変換し、ＤＡコンバータ５はＣＲＴ表示用タイ
ミングに従ってＣＲＴ表示用データをＣＲＴ信号にＤＡ
変換する。又、表示タイミング制御部４は、ＣＲＴ表示
用タイミングを生成するＣＲＴ表示タイミング生成部４
ａと、ＮＴＳＣ表示用タイミングを生成するＮＴＳＣ表
示タイミング生成部４ｂとを備えている。更に、ＮＴＳ
Ｃ変換部７は入力されたＮＴＳＣ表示用データを一時保
持して出力するためのピクセルバッファ７ａと、このピ
クセルバッファ７ａから順次出力されたＮＴＳＣ表示用
データをＮＴＳＣ信号に変換するＮＴＳＣエンコーダ７
ｂとを備えている。
示用タイミングに従ってＮＴＳＣ表示用データをＮＴＳ
Ｃ信号に変換し、ＤＡコンバータ５はＣＲＴ表示用タイ
ミングに従ってＣＲＴ表示用データをＣＲＴ信号にＤＡ
変換する。又、表示タイミング制御部４は、ＣＲＴ表示
用タイミングを生成するＣＲＴ表示タイミング生成部４
ａと、ＮＴＳＣ表示用タイミングを生成するＮＴＳＣ表
示タイミング生成部４ｂとを備えている。更に、ＮＴＳ
Ｃ変換部７は入力されたＮＴＳＣ表示用データを一時保
持して出力するためのピクセルバッファ７ａと、このピ
クセルバッファ７ａから順次出力されたＮＴＳＣ表示用
データをＮＴＳＣ信号に変換するＮＴＳＣエンコーダ７
ｂとを備えている。
【００１６】この画像処理装置では、描画プロセッサ１
からフレームメモリ制御部３にアドレスが与えられ、こ
れによってフレームメモリ制御部３はフレームメモリ２
を制御するための制御信号及びアドレスを出力する。
又、フレームメモリ２には描画プロセッサ１から画像デ
ータが直接的に入力される。
からフレームメモリ制御部３にアドレスが与えられ、こ
れによってフレームメモリ制御部３はフレームメモリ２
を制御するための制御信号及びアドレスを出力する。
又、フレームメモリ２には描画プロセッサ１から画像デ
ータが直接的に入力される。
【００１７】フレームメモリ制御部３では、制御信号及
びアドレスを出力してフレームメモリ２を制御する際、
表示タイミング制御部４のＣＲＴ表示タイミング生成部
４ａで生成したＣＲＴ表示用タイミング，ＮＴＳＣ表示
タイミング生成部４ｂで生成したＮＴＳＣ表示タイミン
グが入力される。
びアドレスを出力してフレームメモリ２を制御する際、
表示タイミング制御部４のＣＲＴ表示タイミング生成部
４ａで生成したＣＲＴ表示用タイミング，ＮＴＳＣ表示
タイミング生成部４ｂで生成したＮＴＳＣ表示タイミン
グが入力される。
【００１８】そこで、フレームメモリ制御部３は、フレ
ームメモリ２に格納された画像データに関して、ＣＲＴ
表示用タイミングに従ってＣＲＴ表示用データをフレー
ムメモリ２のシリアルポートから読み出し、同様にＮＴ
ＳＣ表示用タイミングに従ってＮＴＳＣ表示用データが
フレームメモリ２のランダムポートから読み出す。
ームメモリ２に格納された画像データに関して、ＣＲＴ
表示用タイミングに従ってＣＲＴ表示用データをフレー
ムメモリ２のシリアルポートから読み出し、同様にＮＴ
ＳＣ表示用タイミングに従ってＮＴＳＣ表示用データが
フレームメモリ２のランダムポートから読み出す。
【００１９】この後、読み出されたＣＲＴ表示用データ
はＣＲＴ表示用タイミングに従ってＤＡコンバータ５に
よってアナログのＣＲＴ信号にＤＡ変換された上、その
ＣＲＴ信号がＣＲＴ表示装置６上に表示される。又、同
様に読み出されたＮＴＳＣ表示用データはＮＴＳＣ表示
用タイミングに従ってＮＴＳＣ変換部７によってＮＴＳ
Ｃ信号に変換された上、そのＮＴＳＣ信号がＮＴＳＣ表
示装置８上に表示される。尚、ＮＴＳＣ変換部７内で
は、入力されたＮＴＳＣ表示用データがピクセルバッフ
ァ７ａに一旦保持され、順次ＮＴＳＣエンコーダ７ｂに
出力され、ここでＮＴＳＣ信号への変換を行う。
はＣＲＴ表示用タイミングに従ってＤＡコンバータ５に
よってアナログのＣＲＴ信号にＤＡ変換された上、その
ＣＲＴ信号がＣＲＴ表示装置６上に表示される。又、同
様に読み出されたＮＴＳＣ表示用データはＮＴＳＣ表示
用タイミングに従ってＮＴＳＣ変換部７によってＮＴＳ
Ｃ信号に変換された上、そのＮＴＳＣ信号がＮＴＳＣ表
示装置８上に表示される。尚、ＮＴＳＣ変換部７内で
は、入力されたＮＴＳＣ表示用データがピクセルバッフ
ァ７ａに一旦保持され、順次ＮＴＳＣエンコーダ７ｂに
出力され、ここでＮＴＳＣ信号への変換を行う。
【００２０】即ち、この画像処理装置では、画像データ
を格納したフレームメモリ２のシリアルポートからＣＲ
Ｔ表示用データを読み出すと共に、フレームメモリ２の
ランダムポートからＮＴＳＣ表示用データを読み出すこ
とによって、ＣＲＴ表示装置６及びＮＴＳＣ表示装置８
の双方に対して同時に画像データを表示できる構成とな
っている。
を格納したフレームメモリ２のシリアルポートからＣＲ
Ｔ表示用データを読み出すと共に、フレームメモリ２の
ランダムポートからＮＴＳＣ表示用データを読み出すこ
とによって、ＣＲＴ表示装置６及びＮＴＳＣ表示装置８
の双方に対して同時に画像データを表示できる構成とな
っている。
【００２１】
【発明の効果】以上に述べた通り、本発明の画像処理装
置によれば、従来装置の各部機能を改良し、表示タイミ
ング制御部でＣＲＴ表示用タイミング及びＮＴＳＣ表示
タイミングを生成し、フレームメモリ制御部によってフ
レームメモリに格納された画像データを読み出す際、Ｃ
ＲＴ表示用タイミングに従ってＣＲＴ表示用データをフ
レームメモリのシリアルポートから読み出し、同様にＮ
ＴＳＣ表示用タイミングに従ってＮＴＳＣ表示用データ
がフレームメモリのランダムポートから読み出すように
しているので、フレームメモリとしてデュアルポートメ
モリを使用した場合にＮＴＳＣ表示専用のＮＴＳＣフレ
ームメモリを必要とせずに低コストで容易にＮＴＳＣ及
びＣＲＴの表示を同時に行い得るようになる。
置によれば、従来装置の各部機能を改良し、表示タイミ
ング制御部でＣＲＴ表示用タイミング及びＮＴＳＣ表示
タイミングを生成し、フレームメモリ制御部によってフ
レームメモリに格納された画像データを読み出す際、Ｃ
ＲＴ表示用タイミングに従ってＣＲＴ表示用データをフ
レームメモリのシリアルポートから読み出し、同様にＮ
ＴＳＣ表示用タイミングに従ってＮＴＳＣ表示用データ
がフレームメモリのランダムポートから読み出すように
しているので、フレームメモリとしてデュアルポートメ
モリを使用した場合にＮＴＳＣ表示専用のＮＴＳＣフレ
ームメモリを必要とせずに低コストで容易にＮＴＳＣ及
びＣＲＴの表示を同時に行い得るようになる。
【図１】本発明の一実施例に係る画像処理装置の基本構
成を示した機能ブロック図である。
成を示した機能ブロック図である。
【図２】従来の画像処理装置の基本構成を示した機能ブ
ロック図である。
ロック図である。
１，２１ 描画プロセッサ ２，２２ フレームメモリ ３，２３ フレームメモリ制御部 ４，２４ 表示タイミング制御部 ４ａ ＣＲＴ表示タイミング生成部 ４ｂ ＮＴＳＣ表示タイミング生成部 ５，２５ ＤＡコンバータ ６ ＣＲＴ表示装置 ７，２７ ＮＴＳＣ変換部 ７ａ ピクセルバッファ ７ｂ ＮＴＳＣエンコーダ ８，２８ ＮＴＳＣ表示装置 ２６ 表示装置
Claims (3)
- 【請求項１】 画像データを格納するフレームメモリ
と、ＮＴＳＣ表示用タイミング並びにＣＲＴ表示用タイ
ミングを生成する表示タイミング制御部と、前記ＮＴＳ
Ｃ表示用タイミングに従って前記フレームメモリのラン
ダムポートから前記画像データに関するＮＴＳＣ表示用
データを読み出すと共に、前記ＣＲＴ表示用タイミング
に従って該フレームメモリのシリアルポートから該画像
データに関するＣＲＴ表示用データを読み出すフレーム
メモリ制御部と、前記ＮＴＳＣ表示用データをＮＴＳＣ
信号に変換するＮＴＳＣ変換部と、前記ＮＴＳＣ信号を
表示するＮＴＳＣ表示装置と、前記ＣＲＴ表示用データ
をＣＲＴ信号にＤＡ変換するＤＡコンバータと、前記Ｃ
ＲＴ信号を表示するＣＲＴ表示装置とを備えたことを特
徴とする画像処理装置。 - 【請求項２】 請求項１記載の画像処理装置において、
前記ＮＴＳＣ変換部は前記ＮＴＳＣ表示用タイミングに
従って前記ＮＴＳＣ表示用データをＮＴＳＣ信号に変換
するものであり、前記ＤＡコンバータは前記ＣＲＴ表示
用タイミングに従って前記ＣＲＴ表示用データをＣＲＴ
信号にＤＡ変換するものであることを特徴とする画像処
理装置。 - 【請求項３】 請求項１又は２記載の画像処理装置にお
いて、前記表示タイミング制御部は、前記ＮＴＳＣ表示
用タイミングを生成するＮＴＳＣ表示タイミング生成部
と、前記ＣＲＴ表示用タイミングを生成するＣＲＴ表示
タイミング生成部とを備えたことを特徴とする画像処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313694A JP2882477B2 (ja) | 1996-11-25 | 1996-11-25 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8313694A JP2882477B2 (ja) | 1996-11-25 | 1996-11-25 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10153987A JPH10153987A (ja) | 1998-06-09 |
| JP2882477B2 true JP2882477B2 (ja) | 1999-04-12 |
Family
ID=18044403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8313694A Expired - Lifetime JP2882477B2 (ja) | 1996-11-25 | 1996-11-25 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882477B2 (ja) |
-
1996
- 1996-11-25 JP JP8313694A patent/JP2882477B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10153987A (ja) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882477B2 (ja) | 画像処理装置 | |
| JPH0749680A (ja) | ディジタル画像表示システム | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JP3024622B2 (ja) | 画像処理装置 | |
| JP3016291B2 (ja) | マルチメディア用フレームバッファ | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPH1020844A (ja) | 画像処理装置、及びパーソナルコンピュータ | |
| KR100284179B1 (ko) | 브이지에이모드의 그래픽 데이타 변환장치 | |
| JPH03289700A (ja) | グラフィック表示装置 | |
| JPS62192794A (ja) | 画像合成表示装置 | |
| KR19990079129A (ko) | 듀얼 포트 메모리를 이용한 컴퓨터 영상신호 스캔변환 및 합성장치 | |
| JPS6228786A (ja) | 静止画ス−パ−インポ−ズ方式 | |
| JPH01183969A (ja) | ビデオ・プリンタ | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH03279997A (ja) | 映像信号出力装置 | |
| JPH01273095A (ja) | 液晶パネル駆動回路 | |
| JPS61277293A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPH0233193A (ja) | 画像表示回路 | |
| JPS62232688A (ja) | 画像処理装置 | |
| JPH01183968A (ja) | ビデオ・プリンタ | |
| JPS63177197A (ja) | カラ−デイスプレイ装置 | |
| JPH05215837A (ja) | デジタル走査変換装置 | |
| JPS62246091A (ja) | 表示図形録画装置 | |
| JPH1066000A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990106 |