JPH02118594A - シリアルアクセスメモリｉｃ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、パーソナルコンピュータやテレビジョン受像
機などにおける画像処理に用いられるシリアルアクセス
メモリＩＣに関し、特には、パーソナルコンピュータの
液晶表示に好適なシリアルアクセスメモリＩＣに関する
。

〈従来技術〉 近年、パーソナルコンピュータでは、ＣＲＴによる表示
以外に液晶デイスプレィ（ＬＣＤ）による表示が行われ
るようになっている。この液晶デイスプレィによる表示
は、ノンインターレース（順次走査）表示であり、した
がって、飛び越し走査用のインターレース信号で液晶表
示を行う場合には、メモリを用いて正常なノンインター
レース表示ができるように変換する必要がある。

第４図は、従来例のパーソナルコンピュータの液晶表示
の構成を示すブロック図である。同図において、２０は
パーソナルコンピュータ、２はＣＲＴ、３は液晶デイス
プレィ（ＬＣＤ）、２１はパーソナルコンピュータ２０
からのインターレース信号の書き込みや読み出しの制御
を行うＬＣＤコントローラ、２２はインターレース信号
が書き込みあるいは読み出されるランダムアクセスメモ
リ（ＲＡＭ）である。パーソナルコンピュータ２０から
のインターレース信号は、ランダムアクセスメモリ２２
に一旦書き込まれた後に読み出され、液晶デイスプレィ
３で表示されるのであるが、このランダムアクセスメモ
リ２２への書き込みあるいは読み出しのアドレスをＬＣ
Ｄコントローラ２１によって制御することにより、正常
なノンインターレース表示となるよう伸している。

しかしながら、このようにランダムアクセスメモリ２２
を使用するものでは、その書き込みあるいは読み出しの
アドレスを制御するＬＣＤコントローラ２１内にアドレ
ス発生回路等を必要とし、構成が複雑になるという難点
がある。

このため、第５図に示されるように、シリアルアクセス
フィールドメモリＩＣを使用することが考えられる。こ
の第５図において、２３はパーソナルコンピュータ、２
はＣｒｔ’ｒ、３は液晶デイスプレィ、２４はパーソナ
ルコンピュータ２３からのインターレース信号の書き込
みや読み出しの制御を行うＬＣＤコントローラ、２５ａ
　、ｂ　、２６ａ　。

ｂはインターレース信号が書き込みあるいは読み出され
るシリアルアクセスフィールドメモリＩＣである。

液晶デイスプレィ３における表示では、チラッキなどの
防止のために、表示画面を上下に二分して同時に走査さ
れるようになっており、シリアルアクセスフィールドメ
モリＩＣ２５ａ、ｂは、画面の上半分に対応し、シリア
ルアクセスフィールドメモリＩＣ２６ａ、ｂは、画面の
下半分に対応している。さらに、シリアルアクセスフィ
ールドメモリＩＣ２５ａ、２６ａは、偶数フィールドに
対応し、シリアルアクセスフィールドメモリＩＣ２５ｂ
、２６ｂは、奇数フィールドにそれぞれ対応している。

このようにシリアルアクセスフィールドメモリＩＣ２５
ａ、ｂ、２６ａ、ｂを使用するものζ二あっては、イン
ターレース信号の偶数フィールドの信号は、対応するフ
ィールドメモリ２５ａ　、２６ａに順次書き込まれ、奇
数フィールドの信号は、対応するフィールドメモリ２５
ｂ、２６ｂに書き込まれる。そして、読み出しの際には
、！ライン毎に代数フィールドと奇数フィールドとが交
互に読み出されることにより、正常なノンインターレー
ス表示が行われる。

ところが、このようなシリアルアクセスフィールドメモ
リＩ　Ｃ２５ａ　、ｂ　、２１ｓａ４．ｂを使・用する
ものでは、第４図のランダムアクセスメモリ２２を使用
するもののようにアドレスバスや複雑なアドレス発生回
路は必要としないけれども、偶数フィールド用および奇
数フィールド用の個別のフィールドメモリＩＣを必要と
するという難点がある。

〈発明の目的〉 本発明は、上述の点に鑑みて為されたものであって、簡
単な構成でインターレース信号を取り込んでノンインタ
ーレース表示できるようにすることを目的とする。

〈発明の構成〉 本発明では、上述の目的を達成するために、アドレスカ
ウンタと、クロックの入力に応答してデータを出力する
データレジスタと、前記データレジスタからデータが転
送されるメモリアレイと、前記アドレスカウンタの出力
に基づいて、前記メモリアレイへの前記データの転送先
アドレスを指定するアドレスデコーダとを備えたシリア
ルアクセスメモリＩＣであっで、前記データレジスタか
ら前記メモリアレイへのデータの転送を、任意に設定さ
れたアドレス間隔をあけて行なうための該アドレス間隔
と、前記データの転送を開始するときの転送開始先のア
ドレスとをそれぞれ指定する指定データが入力される入
力端子と、前記アドレスカウンタと前記アドレスデコー
ダとの間に設けられて、前記アドレスカウンタからのア
ドレスデ−夕を前記入力端子を介して与えられる指定デ
ータに基づいて、変換して前記アドレスデコーダに出力
するアドレス変換回路とを具備している。

上記構成によれば、任意のアドレス間隔をあけてデータ
の転送を行うことができるので、インターレース信号を
取り込んでノンインターレース表示を行う場合には、ｌ
水平９４２分のアドレス間隔をあけて次のようにすれば
よい。

すなわち、偶数フィールドの信号の書き込みの際には、
ｌ水平９４２分の信号を書き込む度に、１水平ライン分
のアドレス間隔をあける、すなわち、１水平ライン分ア
ドレスをずらすようにし、奇数フィールドの信号の書き
込みの際には、偶数フィールドの書き込みの際に間隔が
あけられたｌ水平９４２分の各領域に１水平ライン分ず
つ順次書き込む上うにし、読み出しの際には、順番に読
み出すことによって、偶数フィールドおよび奇数フィー
ルドの信号が１水平ラインずつ交互に続み出されること
になり、正常なノンインターレース表示が行われること
になる。

したがって、ランダムアクセスメモリを使用する場合に
比べて複雑なアドレス発生回路などが不要になるととも
に、単一のメモリＩＣで偶数および奇数フィールドの信
号を取り込むことができるので、必要とするメモリＩＣ
の数が低減されて構成が簡素化されることになる。

〈実施例〉 以下、図面によって本発明の実施例について、詳細に説
明する。

第１図は、本発明の一実施例の概略描成図である。この
実施例では、パーソナルコンピュータの液晶表示に適用
した場合を説明する。この第１図において、１はパーソ
ナルコンピュータ、２はＣＩ’ｔＴ、３は液晶デイスプ
レィ（ＬＣＤ）　、４．５は本発明に係るシリアルアク
セスメモリＩＣ，６はパーソナルコンピュータ１からの
インターレース信号の書き込みや読み出しの制御を行う
ＬＣＤコントローラである。

上述のように液晶表示では、画面を上下に二分して同時
に走査するようにしているので、一方のシリアルアクセ
スメモリＩＣ４は、液晶表示画面の上半分に対応し、他
方のシリアルアクセスメモリＩＣ５は、液晶表示画面の
下半分に対応している。各シリアルアクセスメモリＩＣ
４，５は、同一の構成となっている。

第２図は、第１図のシリアルアクセスメモリＩＣ４，５
の詳細を示すブロック図である。同図において、７はタ
イミングコントローラであり、このタイミングコントロ
ーラ７には、ＬＣＤコントローラ６から各種のコントロ
ール信号、すなわち、読み出し動作のためのシリアルリ
ードクロック（ＳＲＣＫ）、読み出しアドレスを初期化
するためのリセットリード（Ｒ９ＴＲ）　、読み出し動
作を許容または禁止するリードイネーブル（ＲＥ）　、
書き込み動作のためのシリアルライトクロック（ＳＷＣ
Ｋ）　、書き込みアドレスを初期化するためのリセット
ライト（Ｒ９ＴＷ）および書き込み動作を許容または禁
止するライトイネーブル（ＷＥ）の各信号が与えられ、
これらに基づいて、読み出しあるいは書き込み動作時に
各部を制御するための制御信号を発生ずる。

８は読み出し動作時のアドレスを順次増加させるリード
アドレスカウンタ、９は書き込み動作時のアドレスを順
次増加させるライトアドレスカウンタ、１０はメモリア
レイ１１のどの位置からデータを読み出すかを指定する
リード用アドレスデコーダ、１２はメモリアレイ１１の
どの位置にデータを書き込むかを指定するライト用アド
レスデコーダ、１３ａ、ｂはデータを一時的に保持する
データレジスタ、１４ａ、ｂはインターフェース用のバ
ッファであり、以上の構成は、従来のシリアルアクセス
メモリＩＣと基本的に同様である。

この実施例では、インターレース信号を取り込んでノン
インターレース表示を簡単な構成で実現できるようにす
るために、シリアルアクセスメモリＩＣ４，５を次のよ
うに構成している。

すなわち、データレジスタ１３ａからメモリアレイ１１
にデータを転送する際、すなわち、書き込みの際に、任
意のアドレス間隔をあけて行うようにしており、このた
め、前記アドレス間隔と転送開始先のアドレスとを指定
するための指定データが与えられる入力端子１５を備え
るとともに、この指定データに基づいて、ライトアドレ
スカウンタ９からのアドレスを変換してライト用アドレ
スデコーダ１２に出力するアドレス変換回路１Ｇを備え
ている。

ＬＣＤコントローラ６から入力端子１５に与えられる指
定データは、前記アドレス間隔を指定する第１指定デー
タと、転送開始先のアドレスを指定する第２指定データ
とからなる。第１指定データは、複数ビットのデータで
あり、この第１指定データが、例えば、「０」であると
きには、従来と同様にアドレス間隔を全くあけずにデー
タを転送し、ｒｌＪであるときには、例えば、２５６ワ
一ド分のアドレス間隔をあけて転送する。

液晶表示におけるｌ水平ラインが、２５６ドツトで構成
されているときには、第１指定データとしてｒｌＪが設
定されて２５６ワ一ド分のアドレス間隔をあけてデータ
が転送される。すなわち、書き込みの際には、ｌ水平ラ
イン分のアドレス間隔をあけてメモリアレイ１１にデー
タが転送されることになる。

第２指定データは、１ビツトのデータであり、シリアル
アクセスメモリＩＣ４，５に与えられるイン、タレース
信号が偶数フィールドのときには、ローレベル、奇数フ
ィールドのときには、ハイレベルとなる。

アドレス変換回路１６は、指定データに基づいて、ライ
トアドレスカウンタ９からのアドレスを、例えば、次の
ように変換してライト用アドレスデコーダ！２に出力す
る。

すなわち、インターレース信号の偶数フィールドは、最
初の１水平ラインに対応する０番地から２５５番地まで
のアドレスは、そのまま出力し、次の１水平ラインに対
応するアドレスは、ｌ水平ライン分のアドレス間隔をあ
けて５１２番地から７６７番地のアドレスに変換して出
力し、さらに、次のｌ水平ラインに対応するアドレスは
、同じくｌ水平９４２分のアドレス間隔をあけて１０２
４０２４番地２７９２７９番地レスに変換して出力し、
以下同様にして、ｌ水平ライン分に相当する２５６のア
ドレス間隔をあけるように順次アドレスを変換する。

次に、インターレース信号の奇数フィールドは、前記偶
数フィールドの転送で間隔をあけられた部分に転送する
ように、最初のｌ水平ライン分のアドレスは、２５６番
地から５１１番地のアドレスに変換して出力し、次の１
水平ラインに対応するアドレスは、！水平ライン分のア
ドレス間隔をあけて７６８番地から１０２３０２３番地
レスに変換して出力し、さらに、次の１水平ラインに対
応するアドレスは、同じくｌ水平ライン分のアドレス間
隔をあけて１２８０２８０番地５３５５３５番地レスに
変換して出力し、・以下同様にして、ｌ水平ライン分に
相当する２５６のアドレス間隔をあけるように順次アド
レスを変換する。

これによって、メモリアレイ１１のＯ番地から２５５番
地、５１２番地から７６７番地、１０２４０２４番地２
７９２７９番地には、偶数フィールドの信号が転送され
、メモリアレイ！！の２５６番地から５１１番地、７６
８番地から１０２３０２３番地８０２８０番地５３５５
３５番地には、奇数フィールドの信号が転送されること
になる。したがって、読み出しの際には、θ番地から順
次読み出すことによって、正常なノンインターレース表
示が可能となる。

第３図は、上述したインターレース信号を取り込んでノ
ンインターレース表示を行う場合のタイミングヂャート
であり、同図（Ａ）はシリアルライトクロック（５ＷＣ
Ｋ）　、同図（Ｂ）はリセットライト（ＲＳＴＷ）　、
同図（Ｃ）はライトイネーブル（ＷＥ）、同図（Ｄ）は
メモリアレイニ転送されるデータ（Ｄｉｎ）であり、転
送先のアドレスを併せて示しており、この例では、ｍ＝
２５６である。同図（Ｅ）は第２指定データ、同図（Ｆ
）はシリアルリードクロック（５ＲＣＫ）　、同図（Ｇ
）はリセットリード（ｒｔｓＴＲ）　、同図（Ｈ）はリ
ードイネーブル（ｒｔＥ）　、同図（りは読み出された
データ（Ｄｏ　ｕ　ｔ　）であり、読み出されたメモリ
アレイのアドレスを併せて示している。

次に、動作を説明する。

シリアルアクセスメモリＩＣ４，５の入力端子１５には
、第１指定データとして、液晶表示における！水平ライ
ンのドツト数２５６に対応する「１」が与えられ、第２
指定データとして、インターレース信号の偶数フィール
ドまたは奇数フィールドにそれぞれ対応してレベル変化
する第３図（Ｅ）の信号が与えられる。

先ず、書き込みの開始は、シリアルライトクロック（５
ＷＣＫ）に同期したリセットライト（Ｒ８ＴＷ）がハイ
レベルになることにより行われ、タイミングコントロー
ラ７は、ライトアドレスカウンタ９およ゛びアドレス変
換回路１６に制御信号を出力し、ライトアドレスカウン
タ９は、０に初期化される。アドレス変換回路１６では
、指定データに基づいて、第２指定データが偶数フィー
ルドに対応するローレベルであれば、ライトアドレスカ
ウンタ９の出力である０をそのままライト用アドレスデ
コーダ１２に出力し、奇数フィールドに対応するハイレ
ベルであれば、第１指定データに基づ＜、２５６に変換
してライト用アドレスデコーダ１２に出力する。ずなわ
ち、偶数フィールドのときには、θ番地が最初の転送先
のアドレスとなり、奇数フィールドのときには、２５６
番地が最初の転送先のアドレスとなる。

このときのデータは、シリアルライトクロック（５ＷＣ
Ｋ）に同期してＤｉ　ｎ　Ｏ〜ｎから入力され、バッフ
ｙ１４ａを介してデータレジスタ１３ａに転送されて一
時的に保持され、ライト用アドレスデコーダ１２で指示
されるアドレスから順次連続的に書き込まれる。

したがって、最初の１水平ラインに対応するデータは、
偶数フィールドであれば、θ番地から２５５番地に転送
され、奇数フィールドであれば、２５６番地から５１１
番地に転送される。

次に、リセットライト（ｒＬｓＴＷ）がハイレベルで、
かつ、ライトイネーブル（ｗＥ）がローレベルになると
、アドレス変換回路Ｉ６は、偶数フィールドのときには
、ライトアドレスカウンタ９からのアドレスを２倍して
ライト用アドレスデコーダ１２に出力し、奇数フィール
ドのときには、ライトアドレスカウンタ９からのアドレ
スを２倍し、さらに、２５６を加えてライト用アドレス
デコーダ１２に出力する。

したがって、偶数フィールドの２水平ライン目のデータ
は、５１２番地から７６７番地に転送され、以下同様に
、３水平ライン目のデータは、１０２４０２４番地２７
９２７９番地され、さらに、４水平ライン目のデータは
、１５３６５３６番地７９１７９１番地されるというよ
うに、ｌ水平ライン分のアドレス間隔をあけて順次転送
される。

また、奇数フィールドでは、２水平ライン目のデータは
、７６８番地から１０２３０２３番地され、３水平ライ
ン目のデータは、１２８０２８０番地５３５５３５番地
され、さらに、４水平ライン目のデータは、１７９２７
９２番地０４７０４７番地されるというように、１水平
ライン分のアドレス間隔をあけて転送される。

一方、読み出しの場合には、従来と同様に、０番地から
順次読み出され、これによって、四散フィールドと奇数
フィールドとが交互に１水平ラインずつ読み出されるこ
とになり、正常なノンインターレース表示が行われる。

このように単一のシリアルアクセスメモリＩＣ４，５に
よって、インターレース信号を取り込んでノンインター
レース表示を可能としているので、ランダムアクセスメ
モリ（ＲＡＭ）を使用する従来例ように、複雑なアドレ
ス発生回路が不要となって構成が簡素化されるとともに
、従来例のシリアルアクセスフィールドメモリＩＣを使
用するものに比べてメモリＩＣの数を低減できることに
なる。

上述の実施例では、２５６ワードに対応するアドレス間
隔をあけてデータを転送する例を説明したけれども、本
発明は、２５６ワードに限るものではなく、任意に指定
できるのは勿論である。

また、上述の実施例では、パーソナルコンビエータの液
晶表示に適用した例を説明したけれども、本発明はこれ
に限るものではなく、他の画像処理にも同様に適用でき
るものである。

〈発明の効果〉 以上のように本発明のシリアルアクセスメモリＩＣによ
れば、任意のアドレス間隔をあけてデータの転送を行う
ことがで、きるので、１水平ライン分に対応するアドレ
ス間隔をあけて転送することにより、単一のメモリＩＣ
でインターレース信号を取り込んでノンインターレース
表示を行うことが可能となり、これによって、ランダム
アクセスメモリを使用する従来例に比べて構成が簡素化
されるとともに、フィールドメモリＩＣを使用する従来
例に比べてメモリＩＣの数が低減されることになる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成図、第２図は第１
図のシリアルアクセスメモリＩＣのブロック図、第３図
は動作説明に供するタイミングチャート、第４図は従来
例の概略構成図、第５図は他の従来例の概略構成図であ
る。 ４．５・・・シリアルアクセスメモリＩＣ，１５・・・
入力端子、１６・・・アドレス変換回路。 第１図 （本発明の一実施例の概略構成図） 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）アドレスカウンタと、クロックの入力に応答して
   データを出力するデータレジスタと、前記データレジス
   タからデータが転送されるメモリアレイと、前記アドレ
   スカウンタの出力に基づいて、前記メモリアレイへの前
   記データの転送先アドレスを指定するアドレスデコーダ
   とを備えたシリアルアクセスメモリＩＣであって、 前記データレジスタから前記メモリアレイへのデータの
   転送を、任意に設定されたアドレス間隔をあけて行なう
   ための該アドレス間隔と、前記データの転送を開始する
   ときの転送開始先のアドレスとをそれぞれ指定する指定
   データが入力される入力端子と、 前記アドレスカウンタと前記アドレスデコーダとの間に
   設けられて、前記アドレスカウンタからのアドレスデー
   タを前記入力端子を介して与えられる指定データに基づ
   いて、変換して前記アドレスデコーダに出力するアドレ
   ス変換回路とを具備したことを特徴とするシリアルアク
   セスメモリＩＣ。