JPS61222087A - 画像メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、例えば診断袋装置の画像処理システムに使
用される画像メモリ装置に関する。

（ロ）従来の技術 従来の画像処理システムは、画像メモリとして通常のス
タティックまたはダイナミックメモリでｎ×ｍ個の画像
ビクセルを構成し、さらにこの画像メモリと、上記画像
ビクセルを選択してデータを書込むための書込みアドレ
スカウンタと、同じく画像ビクセルを選択してデータを
読出すための読出しアドレスカウンタと、読出された並
列データを直列データに変換する並直変換シフトレジス
タで、画像描画回路が構成されている。

（ハ）発明が解決しようとする問題点 上記従来の画像描画回路を、外部表示装置、例えば市販
のテレビジョン受像方式のＣＲＴ表示装置に接続して、
同期制御して画像描画を行わせる場合、 ■画像表示時に、データの書込みができない。

無理に書込みを行うと、画面にチラッキが生じる。

■市販のテレビ方式では、表示されない帰線期間にのみ
画像データの書込みが可能であるため、書込み可能期間
が短く、高速描画は不可能である。

■書込みアドレスと読出しアドレスの切替え及び書込み
・読出し制御信号の制御等、外部回路を多く必要とし、
かつ複雑なタイミングコントロールを行う必要がある。

等の問題があった。

この発明は、上記に鑑み、書込みと読出しのアドレスの
切替えが不要であり、書込みと読出しが非同期に近い状
態で任意に行え、また書込みは画像表示時に無関係に、
いつでも必要時に任意に行え、高速描画の可能な画像メ
モリ装置を提供することを目的としている。

（ニ）問題点を解決するための手段及び作用この発明の
画像メモリ装置（１）は、ｎｘｍビットのメモリセル（
２）と、これらメモリセルにデータを書込み、あるいは
読出すためにデータを入出力するデータ入出力手段（１
１）と、前記各メモリセルを独立してアドレス指定する
ためのアドレス信号を入力するメモリセルアドレス入力
手段（１２）と、前記書込み・読出しを制御する信号を
入力する制御信号入力手段（１３，１４）と、独立して
１ラインがｍビットで構成されるｎラインより１ライン
を選択するラインアドレス入力手段（１６）と、前記ラ
イン選択に応じて出力されるｍビットを並列に受け、直
列に出力する並直変換シフトレジスタ（３）とから構成
されている。

この発明の画像メモリ装置では、ラインアドレス入力手
段より入力されるアドレス信号により、指定されるライ
ンセルのデータが、並直変換シフトレジスタで並列から
直列に変換されて読出される。

一方、このラインセル毎のデータの読出しとは別に、独
立に各メモリセル毎に、メモリセルアドレス入力手段よ
り入力されるメモリセルアドレス信号により指定される
メモリセルに、データの書込み、あるいはそのメモリセ
ルからのデータの読出しが行われる。

（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明する
。

第１図は、この発明の一実施例を示す画像メモリＩＣの
構成図である。この画像メモリＩＣＩは、ｎライン×ｍ
ビットのメモリセルからなるメモリ部２と、ｍビットの
並直変換シフトレジスタ３とから構成されている。

メモリ部２は、並直変換シフトレジスタ３に対し、独立
に各メモリセルを選択可能なように構成されている。各
メモリセルへのデータＤの書込み読出しは、メモリデー
タ線１１を通して、また、各メモリセルのアドレス指定
は、メモリアドレス入力線１２より入力されるメモリア
ドレス信号Ａ（ｎ×ｍ）によって行われる。また、メモ
リ部２は、メモリデータ書込み制御信号Ｗを入力する制
御線１３、メモリデータ読出し制御信号韮を入力する制
御線１４、さらにメモリデータの並列接続を可能にする
メモリチップセレクト信号Ｃ３Ｉを入力する制御線１５
を備えている。

また、メモリ部２は、ｍビットで構成されるｎラインの
いずれかのラインを選択するためのラインアドレス信号
Ａ　（ｎ）を入力するためのラインアドレス入力線１６
を備えており、このラインアドレス入力線１６に加えら
れたラインアドレス′信号Ａ　（ｎ）により選択された
ラインのｍビット分力読出されると、その各ビット信号
は並直変換シフトレジスタ３のセルＤ０、・・・・・・
、Ｄ、に記憶されるようになっている。

並直変換シフトレジスタ３は、並列に入力されるｍビッ
トのデータをロードするための制御信号ｒ下を加える信
号線１７、並列データを直列データに出力制御するため
のクロック信号ＣＬＫを入力するクロック信号入力線１
８、直列データＳＯを出力するデータ出力線１９、ｍビ
ット以上の直列出力が必要な時に縦続接続を可能にする
信号Ｓｉを入力する入力線２０、直列データの並列接続
を可能にする直列出力イネーブル制御信号Ｃ３２を入力
する入力線２Ｉを備えている。

第２図は、上記画像メモリＩＣのメモリ部２へのデータ
書込みタイムチャートを示しており、また第３図は、デ
ータ読出しタイムチャートを示している。図より明らか
なように、メモリチップセレクト信号σ茗ゴがローレベ
ル、メモリデータ読出し制御信号σ１がハイレベルで、
メモリデータ書込み制御信号Ｗがローレベルで入力され
る期間Ｔ１．ｌが有効書込みタイムとなり、また、メモ
リチップセレクト信号０口がローレベル、メモリデータ
書込み制御！ｌ信号Ｗがハイレベルで、メモリデータ続
出し制御信号σ百がローレベルで入力される期間Ｔ、Ｉ
が有効読出しタイムとなる。

第４図は、上記画像メモリＩＣ１のラインデータの読出
しタイムチャートを示している。図において、表示装置
に入力される表示データは、直列出力データＳＯであり
、この直列出力データＳ。

は、ラインアドレスＡ　（ｎ）の確定直後に入力される
ロード制御信号ＬＤ（ローレベル）によって更新される
。従って、メモリ部２の各セルに画像データを書込むタ
イミングは、ロード制御信号ＬＤが入力されるタイミン
グ以外とすればよく、ロード制御信号ｒ１のパルス幅は
短いので、書込みタイミングはほぼ自由任意となる。

例えば、表示装置として市販のテレビジョン受像機を使
用する時、ロード制御信号ｒ１は約６３．５ｐ！１毎に
発生し、パルス幅を約１００ｎｓ程度とすると、約６３
．４μ３間は自由にメモリセルに画像データを書込むこ
とができる。

これに対し、従来の画像描画回路では、テレビ信号の帰
線時間の約１０μ３程度の間しかメモリセルに画像デー
タを書込めなかった。通常のＮ７３０式のテレビ表示の
走査線本数は約２４２本で、１フレーム１６．６７ｍ５
で構成されている。それゆえ、１フレ一ム時間内に画像
メモリにアクセス可能な全有効時間は約３．７２ｍ５、
上記実施例では約１６．６５ＩＩＩ３となる。

今、仮にメモリ部２への書込みサイクルタイムを約２０
０ｎｓとすれば、従来装置では約１８，６００データ、
上記実施例では約８３．２５０データとなり、本実施例
の画像メモリＩＣが従来のものに比し、高速画像処理に
適していることがわかる。

第５図は、第１図に示した画像メモリＩＣを４個並列接
続して、２ｎラインＸ２ｍビットの画像メモリを構成し
た場合の接続図である。同図において、４はメモリセル
アドレス用のアドレスカウンタであり、５はラインアド
レス用のアドレスカウンタである。

画像メモリＩＣ１ａの直列出力データＳＯが画像メモ・
すＩＣ１ｂの直列入力データＳｔとして入力されるよう
に接続され、アドレスカウンタ５から画像メモリＩＣ１
ａと１ｂに直列出力イネーブル制御信号で１１が入力さ
れ、且つ所定のラインアドレスＡ　（ｎ）が入力される
と、画像メモリＩＣ１ａとｉｂの対応するラインのｍビ
ット分のデータが直列に、すなわち２ｍビットの直列デ
ータが画像メモリＩＣ１ｂの直列出力データＳＯの出力
線より、順次出力される。

画像メモリＩＣ１ｃ、ｌｄについても同様に、画像メモ
リＩＣ１ｃの直列出力データＳＯが画像メモリＩＣ１ｄ
の直列入力データＳｉとして人力されるように接続され
ており、これら画像メモリＩＣ１ｃ、ｌｄのラインアド
レスＡ　（ｎ）が指定されると、対応するラインのｍビ
ット分が直列的に連結され、やはり２ｍビット分の直列
データが画像メモリＩＣ１ｄの直列出力データＳＯの出
力線より出力される。また、画像メモリＩＣ１ａ、１ｂ
と画像メモリＩＣ１ｃ、ｌｄの２ｍビット分の直列デー
タが時間順次に出力されることにより、２ｎライン分の
データが出力される。

なお、第５図では、画像メモリＩＣを４個接続して場合
について説明したが、ライン用及びビット用として、さ
らに３個以上の画像メモリＩＣを接続し、ライン数ある
いは１ラインのビット数を増加することも可能である。

第６図は、上記実施例画像メモリＩＣを使用した画像表
示装置のブロック図である。同図において、制御部６は
ＣＰＵ等で構成され、メモリアドレスＡ　（ｎ×ｍ）　
、データＤ、書込み制御信号Ｗ、読出し制御信号で１を
出力して、画像メモリＩＣ１の任意のメモリセルにデー
タを書込み、あるいは読出すようになっている。

基準クロック発生部８は、ＴＶ同同期信号性生部９画像
メモリ■Ｃ１のシフトクロック入力線ＣＬＫに、クロッ
ク信号を入力するようになっている。

アドレスカウンタＩＯは、画像メモリＩＣ１のラインア
ドレスＡ　（ｎ）を発生するために設けられたカウンタ
であり、ＴＶ同同期信号化生部９ら出力される垂直同期
信号ＶＤによりクリアされ、複合同期信号ＣＢによりカ
ウントアンプされる。

ＴＶ同同期信号化生部９、上記した垂直同期パルス信号
ＣＰ１を画像メモリＩＣＩのロード制御信号τ下の入力
線に加えている。

表示装置７は、ＴＶ同同期信号化生部９り垂直同期信号
ｖｓｖｃと水平同期信号ＨＳ’ＩＣを受け、画像メモリ
ＩＣＩの直列出力データＳＯを、画像データＤｉとして
受けて表示するようになっている。

この画像表示装置では、アドレスカウンタ１０より出力
されるラインアドレスデータＡ　（ｎ）により、画像メ
モリＩＣＩ内の読出すべきラインアドレスが指定される
。そしてＴＶ同同期信号化生部９り出力される同期パル
ス信号ＣＰ、により、上記指定されたラインのｍビット
分のデータが、画像メモリＩＣＩ内の並直変換シフトレ
スタに記憶され、さらに基準クロック発生部８より出力
されるクロック信号ＣＬＫにより、並直変換シフトレジ
スタのｍビット分のデータが直列に、直列出力データＳ
Ｏとして出力され、表示装置７に入力され、ライン毎に
順次表示される。

画像メモＩＪ　ｒ　ｃ　ｉのメモリセルのデータの書込
みは、ＴＶ同同期信号化生部９り画像メモリｒｃ１のロ
ード制御信号ＬＤＯ入カ線に、クロック信号ＣＰ、が入
力される以外の任意所要のタイミングに制御部６からな
される。

（へ）発明の効果 この発明によれば、任意のメモリセルを選択し、任意の
タイミングにデータの書込み・読出しが可能であり、ま
たメモリセル毎の書込み・読出しと平行してライン毎の
メモリセルのデータを任意の時間に直列データとして出
方可能であるので、高速画像書込みが可能となる。また
、書込みアドレスと読出しアドレスの切替えが不要であ
り、書込みと読出し制御がほぼ非同期モ任意に行えるの
で、複雑なタイミングコントローラが不要となり、また
直列出力データは市販のＴＶ方式のＣＲ７表示装置への
入力に最適であり、外部制御回路等は特に必要としない
ので、小僧で信頼性の高い画像表示装置を実現すること
ができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す画像メモリＩＣを
示す図、第２図は、同画像メモリＩＣのメモリセルデー
タの書込みタイムチャートを示す図、第３図は、同画像
メモリＩＣのメモリセルデータの読出しタイムチャート
を示す図、第４図は、同画像メモリＩＣのラインセルデ
ータの読出しタイムチャートを示す図、第５図は、同画
像メモリＩＣを用いてライン数及びビット数を拡大する
場合の一例を示す接続図、第６図は、同画像メモリＩＣ
を使用した画像表示装置のブロック図である。 １：画像メモリＩＣ１２：メモリ部、 ３：並直変換シフトレジスタ、 １１：メモリデータ線、 １２：メモリアドレス入力線、 １３：メモリデータ書込み制御線、 １４：メモリデータ続出し制御線、 １６：ラインアドレス入力線。 特許出願人　　　　　　株式会社島津製作所代理人　　
　　弁理士　中　村　茂　信第１図

Claims (1)

【特許請求の範囲】
1. （１）ｎ×ｍビットのメモリセルと、これらメモリセル
   にデータを書込み、あるいは読出すためにデータを入出
   力するデータ入出力手段と、前記各メモリセルを独立し
   てアドレス指定するためのアドレス信号を入力するメモ
   リアドレス入力手段と、前記書込み・読出しを制御する
   信号を入力する制御信号入力手段と、独立して１ライン
   がｍビットで構成されるｎラインより１ラインを選択す
   るためのラインアドレス信号を入力するラインアドレス
   入力手段と、前記ライン選択に応じて出力されるｍビッ
   トを並列に受け、直列に出力する並直変換シフトレジス
   タとからなる画像メモリ装置。