JPH026992A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH026992A
JPH026992A JP63157783A JP15778388A JPH026992A JP H026992 A JPH026992 A JP H026992A JP 63157783 A JP63157783 A JP 63157783A JP 15778388 A JP15778388 A JP 15778388A JP H026992 A JPH026992 A JP H026992A
Authority
JP
Japan
Prior art keywords
display
signal
image data
period
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63157783A
Other languages
English (en)
Other versions
JP2574871B2 (ja
Inventor
Junichi Kato
潤一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63157783A priority Critical patent/JP2574871B2/ja
Publication of JPH026992A publication Critical patent/JPH026992A/ja
Application granted granted Critical
Publication of JP2574871B2 publication Critical patent/JP2574871B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば液晶表示装置、陰瘉線管表示装置、
プラズマ表示装置およびエレクトIフルミネ、ツセンス
表示装置などの各種表示装置に関し、さらに詳しくはダ
イナミック表示を行う表示装置に関する。
従来の技術 第8図は、典型的な先行技術の液晶表示装置47の構成
を示すブロック図である。液晶表示装置−17は、主制
御回路31と、記憶回路32と、画像データ記憶回路3
3と、スクロール処理部34と、入水制御回路30と、
表示部35とを含んで構成される。主副in回路31は
マイクロコンピュータなどであ−)で、記憶回路32に
記憶されたアロクラノ、に従って動作する。また主制御
回路31はアドレスバスe 2o=介して記憶回路32
のアドレスを指定し、指定されたアドレスにデータバス
/21を介してデータを入出力する。このようにして記
憶回路32には、後述する表示部35において表示され
る画像の元となるデータがfY成される。記憶回路32
のデータはアドレスバス122を介して画像データ記憶
回路33におけるアドレスが(旨定され、そのアドレス
にデータバ5ス123分介してデータが画像データとし
て転送される。
画饋データ記憶回路33に記憶された画像データは、ス
クロール処理部3−1に与えられる。スクロール処理部
34はたとえばパラレル/シリアル変IQ器(以下、「
゛ S変換器と略称する)38と、データシフI・回路
3つと、ラッチ回路40とを含んで構成される。画像デ
ータ記憶回路33からの画像データは、F’ /” S
変換器38に与えられるとと6に、データシフト回路3
9にも与えられる。
P、S変換器38は画(象データ記憶回路33からパラ
レル信号で与えられた画像データをシリアル信号に変換
して、後述する表示部35に出力する。
データシフト回路39は、たとえば8個のセルAO〜A
7から成るシフトレジスタであって、セルA O〜A7
には、画像データ記憶回路33の端子DO〜D7からの
信号が個別的に与えられる。
すなわちセルAO〜A7には画像データの第0ビツト〜
第7ビツト・のデータがそれぞれ与えられる。
データシフト回路39は論理積回路41からの出力に基
づいて、各セルAO〜A7に導出された画像データを後
述するようにシフト・する。
論理積回路=11の一方の入力部には、データシフト・
回路3つのシフト・動作を行うか否かをkわす信号F’
 OFj Tが与えられ、他方の入力部には後述する表
示制御回路36からの信号(:、 L K 3が抵抗4
5を介して与えられる。抵抗45の出力端はコンデンサ
44を介して接地されており、この抵抗45とコンデン
サ・14とは遅延回路を構成している。
画1?Lデータ記憶回路33の端子[)7からの信号は
、データシフト・回路39のセルA7に与えられるとと
もに、ラッチ回路llOにも与えられる。ラッチ回路4
0は、たとえば2段のシフトレジスタであ′)、て、ラ
ッチ回路40からの出力はデータシフ[・回路3つに与
えられる。ラッチ回路40でのラッチ動作および出力動
作は、表示制御回路36からの信号CL K 1および
信号CL K 3に基づいて行われる。
画1象データ記憶回路33での書込み動f%および読出
し動作は、抵抗45の出力端から反転器42を介して反
転入力端子〜VRに与えられる信号、およびに示制御n
回路36から反転器43を介して反転入力端子OEに与
えられる信号によ−〕で切換えられて行われる。
データシフト回路3つから画像データ記憶回路33’\
のデータの書込みおよびiii像データ記憶回路33か
らの画像データの出力においては、表示制御回路36の
構成要素であるカウンタ46からのアドレス信号CTに
よ−)で画像データ記憶回路33上のアドレスが指定さ
れ、このアドレスの画像データが入出力される。
表示部35はシフトレジスタ50と、マルチズレフサ5
1と、液晶バドル52とをかんで構成される。r’、’
sS変換器38らのシリアルデータはシフトレジスタ5
0に与えられ、順次ラッチされてシフト・される。液晶
バネ・ル52は複数の画素が格子状に配列されて構成さ
れており、シフトレジスタ50を構成する各セルは、液
晶パネル52の第8(21縦方向に配列された一列の画
素群(以下、カラノ、と称する)のうちの各カラノ、に
個別的に対応している。
マルチアレフサ51は、表示制御回路36がらのライン
t=号LO〜L3によ−)て、たとえば液晶パオ、ル5
2の第8図横方向に配列された一列の画素群(以下、ラ
インと称する)から1本のラインを選択する。簡単のた
めに、液晶パネル52は1〈)本のラインから構成され
る場りに−)いて説明する。
茂示制(坤回路36からのラッチ信号L OA Dによ
−)で、シフトレジスタ50の各セルの信号は、そのセ
ルに対応するカラムに含まれ、なおか−)マルナプレク
サ51によって選択されたラインに古よれる位置の画素
にそれぞれラッチされる。液晶バネ・ル52における表
示期間と非表示期間とは、表示部(1−回路36からの
信号D I S Pによ−)で決定される。
このようにして画像データ記憶回路33に記憶された画
像データは、液晶表示部35上に画像としてに示される
第9図は液晶表示装置47の動f?を説明するためのタ
イツ、チャートであり、以下、第9図に従って動(トを
説明する。ダ(ナミック点灯周期1■の1周期にt)い
て、第9 [J (1,)〜第9IN (=1 ’)に
示されるライン信号L O□−,L 3が出力され、こ
のライン1言号LO〜し3に基づいてマルチアしフサ5
1は、第812I最上端のラインから順次下方のライン
を選択していく。1本のラインが選択されている期間L
 Hにおいて、その選択されているラインにおける表示
部ft=が行われる。
期間IHにおいて第9図〈5〉に示される信号D I 
S F’がハイレベルである期間W1には液晶バイ、ル
52は表示は行わない。この期間W1内で第912I(
6>に示されるラッチ信号LOADにパルスが発生され
、ジフトレジスタ50に保持されている1うfン分の画
(象データが、マルチアレフサ51によって選択された
ラインの画素にそれぞれラッチされる。この後、期間W
2においてシフトレジスタ50のデータをラッチした画
素が点灯される。
こび)期間W2において、次に表示されるラインの画像
データの処理が行われる。すなわちまず晟mにカウンタ
46からのアドレス信号Q Tによりて、ライン1言号
L O〜L3によ−)で決定されるラインの次のライン
における第81危右端の画像データが記憶されるアドレ
スが指定される。次に信号(7,、l、 K lに/ぐ
ルスが発生され、これによ′)て画(象データ記憶回路
33の指定されたアドレスの画像データが出力される。
こf)とき信号CL K lのパルスでラッチ回路・1
0は、画像データ記憶回路33の端子[)7から出力さ
れている第7ビツトの信号をラッチする。
画像データ記憶回路33がらの画像データは、r’、、
”s変換器38を介して表示部35のシフ[・レン′ス
タ50に与えられるとともに、データシフト回路3つ)
に与えられる。
次にデータシフト回路3つは信号CL K 2のパルス
でデータをシフトする。この画像データ記憶回路33に
は、信号CLK3が遅延され反転された信号が反転入力
端子WRに与えられ、これによ−)で画像データ記憶回
路33は、データの書込みモードとなる。ラッチ回路・
40は、前述したように、たとえば2段のシフトレジス
タで構成されているので、前々回の信号CL K lの
パルスでラッチした信号をデータシ・フト・回に各39
のセルA Oに出力する。
このときデータシフト回路39はセルA O−、A7か
ら前述したようにジフトされたデータを出力し、画像デ
ータ記憶回路33にこのデータをU込む。この陵、カウ
ンタ46の計数値が1だけ増加され、この計数値の表わ
すアドレスに対して前述した動作が繰返される。このよ
うにして期間w3においてシフトレジスタ50へのデー
タの出力と同時に、画像データ記憶回路33における画
像データの移動が行われる。これによって次のダイナミ
ック点灯周期においては表示部35における画像は一画
素分だけ移動されて表示される。このようにして、いわ
ゆるスクロール表示を主副(卸回路31を介すことなく
ハードウェアによって行うことができる。
このような液晶表示装置47において、ダイナミック点
灯周期IVの1周期において、表示データを1画素分だ
け移動するためには、第10図(1)に示されるように
信号PORTを常にハイレベルにすればよい。しかしな
がらダイナミック点灯周期IVの2倍、3倍あるいは1
1倍の期間において、画像を一画素分だけ移動させるた
めには、第10図(2)〜第10図(4)に示されるよ
うに、1つお置き、2′)置き、あるいは3つ置きのダ
イナミック点灯周期1■において信号PORTをハイレ
ベルにする必要がある。信号PORTがローレベルの期
間においては、データシフ1〜回路3つにおいてデータ
は出力されず、したがって画像データ記憶回路33け、
記憶されたデータをそのまま保持する。これによってW
i像の一画素分の移動がダイナミック点灯周期1■の2
倍、3倍あるいは4倍の期間に行われるようになる。
発明が解決しようとする課題 上述した液晶表示装置47では、ダイナミック点灯周期
1■の整数倍の期間で画像を一画素分だけ移動させる場
きに、複数回のダイナミック点灯期間にわいて、同一の
画像が表示される。たとえばある画素が複数のダイナミ
ック点灯周期において続けて点灯されろと、次J)ダイ
ナミック点灯期間においては非点灯て烏っても、白眼で
は点灯していると銘覚してしまう。このような一種の残
像現象によって、表示画素が2重、3重1.?)るいは
4重に見えてしまい、非常に見づらい画像とな−)でし
まう。
また上記液晶表示装置47では、ダイナミック点灯周1
tA I Vが一定でLFJるなめ、画像の移動速度を
選択ずろに当−)て、画像一画素分の移動をダイナミッ
ク点灯周期1■の2倍、3倍、あるいは4倍など正数倍
の期間において行うようにしなければならない。したが
ってiii像の移動速度が限定され、連続した画像の移
動速度から自由に選択する二とができず、利便性に劣る
本発明の目的は、上記技術的課題を解決し、表示される
画像を移動させるに当′)て、その利便性とに示品位と
を向上した表示装置を提供することである。
課題を解決するための手段 本発明は、複数の画素が格子状に配列されて構成される
に示手段にダイナミック表示を行うに示装置において、 画像データを記憶する記憶手段と、 記憶手段に記憶された画像データを読出して、JA記士
を手段における画像データの読出された記憶領域とは異
なる記憶領域に、その画像データを記憶さきて、表示手
段上の画像を移動させるスクロール処理手段と、 ダイナミック点灯周期を決定するタイミング信号を周期
可変で出力するダイナミック点灯周期制(2−手段と、 前記タイミング信号に同期して、表示手段の良示動作を
制御するための表示制御信号を出力する表示制御#手段
とを含み、 表示手段は、記憶手段の画像データを読出して表示動作
を行い、この茂示動作は表示手段上の画像の一画素分の
移動期間とダイナミック点灯周期とが一致するようにダ
イナミック点灯周期を変化して行われるようにしたこと
を特徴とする表示装置である。
1七用 表示装置にJjいては、複数の画素が格子状に配列され
て構成される表示手段に、記憶手段に記憶された画像デ
ータが順次与えられ、これによ′)でダイナミック表示
が行われる。
本発明に従えば、記憶手段に記憶された画像データはス
フlコール処理手段にも続出され、このスクロール処理
手段において、記憶手段における画像データの続出され
た記+IJftI!liとは異なる記憶領域にその画像
データが記憶される。またダイナミック点灯周期は、ダ
イナミック点灯周期制(坤手段から出力される周期可変
のタイミング信号によ−〉て決定され、このタイミング
信号に同期して、表示υI In手段は表示手段の表承
部fYを制御J−する。この入水初生は表示手段上の画
像の一画素分グ)移動期間と、ダイナミック点灯期間と
が一致するようにダイナミック点灯周期を変化して行わ
れる。
したか−)で所望の速度で表示手段上の画像を移動さσ
るjも訃に、この移動速度になわせてダ(ナミツク点灯
周期を変化するようにできろ。
実施例 第10は、本発明の一実施例の液晶表示装置17の基本
的構成を示すブロック図で、らる。1重品表示′A置1
7は主制御回路1と、記憶回路2と、記+![段である
画像データ記憶回路3と、スクロール処理手段であるス
クロール処理部4と、表示手段であるに承部5と、表示
制御手段である表承部(λ−回路0と、ダイナミック点
灯周期制御回路7とを含んで構成される。主制御回路1
とダイナミッ7点灯周期制−回路7とがダイナミック点
灯周期制御手段を構成する。
マイクロコ〉゛ピユータなどで実現される主制御器II
?t1は、記+!回路2に記憶されたグロダラムにbY
=−:’で後述する動作を?テう。またこの主制御回路
1は、記憶回路2に1iilデータの元となるデータを
作成する。記憶回路2の画像データの元となるデータは
、画像データ記憶回路3にi1mデータとして転送され
る。記憶回路2および画像データ記憶@l¥33は、た
とえばランダムアクセス、メモリなどによ−)て実現さ
れる。
表示部5に表示される画像をスクロールするに当りては
、画像データ記憶回路3に記憶される画1☆データは、
スクロール迅埋部4に読出されてスクロ−ル処理部置わ
れる。スクロール迅埋された画1′龜データは、再び画
像データ記憶回路3に千えられて記憶される。画(象デ
ータ記憶回路3のi!ii像データが7上水部5に4え
られてダイナミック表示が行われる。表示部5は、たと
えば液晶バ1.ルなとと含んで構成される。
表示部5における入水動fl”は、ダイナミック点灯周
期制御回路7がらのタイミング信号に同期して、)2示
制陣回I?86がら出力される表示制御信号によって制
御)−される。ダイナミック点灯周期制御n回路7の動
fYは、主制御)1回路1によって制御される。
また画像データ記憶回路3において、書込み、/読出し
が行われる画像データのアドレスは、表示部(坤回路6
がらのアドレス信号によっても指定される。
第2I12Iは、1α晶表示装置17の具体的な回路構
成を示すブロック図である。主制御器1N81は、アド
レスバス12を介して記憶回路2のアトしスを指定し、
指定されたアドレスのデータに対してブタバスe1を介
してデータの人出方を行う。また主副1卸回路1がアド
レスバス12に特定の信号を導出することによ′)で、
この信号がライン16を介してダイナミック点灯周期制
御回路7に出力され、これによってダイナミック点灯周
期制(鐸回路7での動作モードが設定される。このダイ
ナミンク点灯周期制御回路7は、たとえば人出カインタ
フエース回路なとで実現され、主副(坤回路1によって
周期的にダイナミック点灯周期制御回1i87の動作モ
ードを特定モードに切換えることによって、ラインl!
5に導出された信号を信号VDとして表示部(坤回路6
に導出する。
記憶回路2に作成された画像データの元となるデータは
、アドレスバス14を介して指定される画像データ記憶
回I?33上のアドレスにデータバス13を介して書込
まれる。このようにして画(象データ記憶回路3に画像
データが転送される。
画像データ記憶回路3に記憶された画像データの表わす
画像を、表示部5上で移動させるいわゆるスクロールを
行うに当−)で、i像データ記憶回路3の画像データは
スクロール処理部4によって、後述する信号処理が施さ
れる。
スクロール処理部4は、P /’ S変換器8と、デー
タジフト回路つと、ラッチ回路1oとをよんで構成され
る。i像のスクロールを行うに当って、画像データ記憶
回路3がらの画像データは、端子DO〜D7がらパラレ
ル信号としてP/S変換器8に与えられるとともに、デ
ータシフト回路9のセルAO〜A7にそれぞれ与えられ
る。P/S変換器8では、入力された画像データをシリ
アル信号に2喚して表示部5に出力する。
データシフト回路9は、たとえば8つのセルAO〜A7
を含むシフトレジスタで構成され、入力されたデータを
、後述するように表示制御回路6からの信号CLIぐ2
のパルスに同期して順次シフトする。
ラッチ回路10は、たとえば2段のシフ1へレジスタで
構成され、表示部(卸回路6がらの信号CLK 3のパ
ルスで前々回の信号cL K 1のパルスでラッチした
信号をデータシフト回路9のセルAOに出力する。
信号CL K 3は、抵抗15にも与えられる。この抵
抗15の出力端はコンデンサ14を介して接地されてお
り、抵抗15とコンデンサ14とが遅延回路を構成して
いる。この遅延回路によって遅延された信号は、論理債
Oi1回路11の一方の入カ部にU−Jえられるととム
に、反転器12を介して画像データ記憶回路3の入力端
7− w r、:にも与えられる。
論理積回路11の他方の入力部にはスクロールを行うと
きにハ(レベルとなり、スクロールを行わないときにロ
ーレベルとなる信号F’ OFL Tが入力される。し
たが′)でスクロールを行うときには、論理積回路11
から信号c L K 3のパルスよりも遅延されたパル
スが与えられる。これによ−)でデータシフト回路はセ
ルAO〜A7からジフトしたデータを出力する。このと
き画像データ記憶回路3は占込みモードとな′)ており
、シフI・されたデータを画像データとして記憶する。
両1憤データ記+i回路3とスクロール処理部4とJ)
データJ)入出力に当−)ては、表示制御回路6によま
れるカウンタ16の計数値を人わすアドレス信号CTに
よって、入出力される画像データの画(象データ記憶回
路3のアドレスがm定される。またに示制(X−回路6
はダイナミック点灯周期制御回路7からのタイミング信
号V Dに同期して、後述するラインゴ言号L O□=
 13 、ラッチ信号LOADおよび信号I) I S
 Pの出力などの動作を行う。
第31′21は表示部3の構成を示す目である。表示部
5はシフトレジスタ20と、マルチブレフサ21と、液
晶バネ、ル22とを含んで構成され、前述したp 、、
−’ s 2換器8からシリアル信号として出力される
iI画像データ、シフト・レジスタ20に与えられる。
液晶パオ・ル22は複数の画素が格子状に配列されて構
成されており、シフト・レジスタ20の各セルは液晶パ
ネル22の第3図縦方向に配列された一列の画素群く以
下、カラノ、と略称する)の各カラムに個別的に刈込し
ている。
またマルチプレクサ21は表示制御回路0からの942
13号LO〜し3に基づいて液晶パネル22の第31m
横方向に配列された一列の画素群(以下、ラインと略称
する)を選択する。簡単のために、液晶バネ、ルが16
本のうf〉かへ構成される場りに−)いて説明する。
表示制御回路6からのラッチ信号L OA Dによって
シフt・レジスタ20にラッチされている画像データは
、マルチプレクサ21で選択されたラインに含まれ、な
おか−)各セルに個別的に対応するカラムに古よれる画
素にラッチされる。このようにして両糸データをラッチ
した画素において、表示制御)f@路6からの信号r、
) I S T”がローレベルのときに表示が行われる
第4(2Iは表示制御回路2!)f′lIから出力され
るアドレス1ΔづCTおよび信号CL K 1\CL 
K 3のタイツ、ヂャートであり、第5図はデータジフ
ト回路9にお()るシフト動作を説明するための図であ
る。
L゛1. 下、画(負データ記憶回路3のアドレス[8
000II J  (Hは10進入示であることを表わ
す)の画(亀データが液晶パオ、ル22の画素CO〜C
7にわいてに示され、r s o o t l−(Jの
ii!i像データが17を晶パネル22のii4素C8
〜C15に表示される場片の動作に−)いて説明する。
カラ〉′夕16からのアドレス信号−号(二”Tは、第
4図(1,)に示されるようにwI間T3において、ア
ドレスr s Oo O11Jを八わしており、表示部
(坪回i?36からの信号CL K lのパルスで画像
データ記憶回路3はアドレスr 8000 HJの画像
データを出力する。信号c L K 1は第4図く2)
に示されている。
信号CL K 1はP /′S変喚器8にも与えられて
おり、画像データ記憶回路3からのアドレス[8000
HJの画像データは、P /’ S変換器8でシリアル
信号に変換されてシフトレジスタ20に与えられる。
また期間T4においては、カラ〉′夕16の計数値が1
だけ増加され、アドレス信号CTはアドレスr 800
1 HJを表わしている。信号(: L I< 1のパ
ルスとともにアドレスr 8001 H、の画像データ
は、p、’s変換器8でシリアル信号に変換され、シフ
トレジスタスタ20に与えられる。、二のようにして順
次アドレス信号のアドレスが増加され、1ライン分の画
像データがシフト−レジスタ20の各セルにラッチされ
ると、後述するラッチ信号LOA L’)めパルスによ
って液晶パオ・ル22の最上段f)ラインの画素にラッ
チされる。したがってアドレスr 8000 Hjの画
像データの第0ビツト〜第7ビツE・のデータAO〜A
7は画素(二〇−(〕7にそれぞれラッチされ、アドレ
スr 80011−1 。
の画像データの第0ビツト〜第7ビツトのデータB O
−B 7は画素C9〜C15にそれぞれラッチされる。
一方、期間T3において信号CLK1のパルスでデータ
シフト回路9のセルAO〜A7には、第5図(1)に示
されるようにアドレスrsoo。
H、の第0ビツト〜第7ビツトのデータaO〜Jt7が
それぞれ与えられる。このときデータ217はラッチ回
路10にラッチされる。
次に、第4図(3)に示される信号CL K 2のパル
スでデータシフト回り各9において、データが第5図(
2)に示されるようにシフトされる。第一4121(−
1>に示される信号CL K 3のパルスによって、ラ
ッチ回路10はデータa、 7を保持するとともに、保
持していたデータをデータシフト回路9に出力する。
信号CLK3のパルスに後続して信号PORTがハイレ
ベルならば、データシフト回路9はシフt・されたデー
タを第5図〈3)に示されるように画像データ記憶回路
3の端子DO〜D7に導出する。
次に期間T4において、カウンタ16からのアドレス信
号CTはアドレスr8001H,を表わしており、信号
CL K 1のパルスでデータシフ1〜回路9のセルA
O〜A7には、第411Z(4)に示されるようにアド
レスr 8001 HJの第0ビツト〜第7ビツトのデ
ータbo〜b7が導出される。
前述したように信号CL K 2のパルスでデータシフ
ト回路9は、第5図(5)に示されるようにデータをシ
フトする。この後信号CL K 3のパルスでラッチ回
路10に保持されていたデータa7がデータシフト回路
9の第Oビットに与えられる。
信号CL K 3のパルスに後続して信号PORTがハ
イレベルならば、データシフト回路9のセルAO〜A7
からは第5図(6)に示されるデータが、画像データ記
憶回路3の端子DO〜D7に出力される。このようにし
て画像データ記憶回路3の各アドレスの画像データは、
スクロール処理部4において順次シフトされて書換えら
れてゆく。
第612Iは、液晶に示装置17の通常のダイナミック
点灯周期】Vと画像の一画素分の移動期間とが一致する
ようなスクロール動1ヤが行われる場りの動1ヤを説明
するためのタイムチャートである。
このような場&には、信号PORTは第6図(9)に示
されるように常にハイレベルである。ダイナミック点灯
周期制御回路7からは、第6図(8)に示されるタイミ
ング信号VDが出力される。タイミング信号VDは、た
とえば周期11」のパルス信号である。表示制御回路6
は、たとえばT型フリップフロップを含んでおり、この
T型フリップフロップにタイミング信号VDを与えると
、第6図(1)に示されるライン信号LOが出力される
第6[](2)に示されるライン信号L1は、ライン信
号L Oを周期が2倍になるように分周した信号であり
、第6図(3〉に示されるライン信号L2は、ライン信
号L1を周期が2倍となるように分周した信号であり、
第6図(4)に示されるライン信号L3は、ライン信号
L2を周期が2倍となるように分周した信号である。ラ
イン信号L0〜L3のレベルR様は、液晶パネル22に
おける各ラインに個別的に対応しており、たとえばライ
ン信号LO〜L3が全てローレベルのときには、マルチ
プレクサ21によって液晶パオ・ル22上の第3図最上
端のラインが選択される。
第6図(7)に示されるようにライン信号LO〜L3が
全てローレベルである期間11−1内の期間T1におい
て、カウンタ16は順次カウント値をr 80001−
1 、から増加していき、前述した1ラインにおける動
作が行われる。次にライン信号LOがハイレ、ベルとな
り、ライン信号L1〜L3がローレベルのままである期
間L Hにおいては、第6図(5)に示される信号DI
SPがハイレベルである期間T5において、表示部5は
非表示状層となる。
このときに第6図(6)に示されるラッチ信号LOAD
にパルスが導出され、これによって期間T1においてシ
フトレジスタ20に導出されていた画像データが各画素
にラッチされる0期間T5の終了とともに各画素の表示
が行われる。この1&、入水動作と並行して期間T2に
おいて液晶パネル22の次のラインにおける信号処理動
作が、前述した期間T1における動作と同様に行われる
このような動1ヤが順次16本のラインについて行われ
、表示パネル22の全画素の表示が終了すると、次のダ
イナミック点灯周期IVにおいて、同様な動作が行われ
る。このとき、画像データ記憶回路3に記憶されている
画像データには上述した1工づ処理を施されているので
、画像は一画素分たけ第3図左方向に移動されて表示さ
れる。このようにしていわゆるスクロール表示が実現さ
れる。
第7(2Iは、液晶表示装置17の通常の2倍のダイナ
ミック点灯周期2■と画像の一画素分の移動期間とが一
致するようなスクロール動作が行われる場8−の動作を
説明するためのタイムチャートでJ)る。このような場
りにも、信号PORTは第7図(9)に示されるように
常にハイレベルである。
ダイナミック点灯周期制御回路7からは、第7図く8)
に示されるタイミング信号VDが出力される。タイミン
グ信号VDは、前述した周期IHの2倍の周期2 Hの
パルス信号である。表示制御回路6は、たとえばT型フ
リップフロップを含んでおり、このT型フリップフロッ
プにタイミング信号VDとり、えると、第7図〈1)に
示されるライン信号LOが出力される。第7図(2)に
示されるライン信号L1は、ライン信号LOを周期が2
1音になるように分周した信号であり、第7図(3)に
示されるライン信号L2は、ライン信号L1を周期が2
倍となるように分周した信号であり、第7[N(4>に
示されるライン信号L3は、ライン信号し2を周期が2
倍となるように分周した13号である。ライン信号LO
〜L3のレベルRPAは、液晶バオ・ル22における各
ラインに個別的に対応しており、たとえばライン信号L
O〜L3が全てローレベルのときには、マルチプレクサ
21によ−)で液晶パオ・ル22上の第3図最上端のラ
インが遭択される。
第7[](7)に示されるようにライン信号LO〜L3
が全てローレベルである期間21−1内の期間T3にお
いて、カウンタ16は順次カウント値をr 80001
−1 、から増加していき、前述した1ラインにおける
動作が行われる一次にライン信号LOがハイレベルとな
り、ライン信号L1〜L3がローしベルのままである期
間2 Hにおいては、第7図(5)に示される信号DI
SPがハイレベルであるM間T6において、表示部5は
非表示状態となる。
このときに第7図(6)に示されるようにラッチ信号L
OADにパルスが導出され、これによって期間T3にお
いてシフトレジスタ20に導出されていた画像データが
各画素にラッチされる。期間T6の終了ととらに各画素
の表示が行われる。
このt*、’s、示動1ヤと並行して期間T4において
液晶パネル22の次のラインにおける信号処理動作が、
前述した期間T3における動作と同様に行われる。
このような動作が順次16本のラインについて行われ、
表示パネル22の全画素の表示が終了すると、次のダイ
ナミック点灯周期2■において。
同様な動作が行われる。このとき、画像データ記憶回路
3に記憶されている画像データには上述した(3号処理
を施されているので、画像は一画素分だけ第3図左方向
に移動されて表示される。このようにしていわゆるスク
ロール表示が実現される。
この場きには、ダイナミック点灯周期2■は、第6図に
r!A連して説明した場すの2倍であるので、画像の移
動速度は1/2となる。
このように本実施例において、スクロールの速度に対応
してタイミング信号VDの周期を変化し、これによって
ダイナミック点灯周期を変化するように構成したので、
スクロールの速度を変化させても同一画素が複数回表示
されることがない、したがって従来技術に関連して説明
した表示画素が2重、3重あるいは4重になって見える
といった現↑が解消され、これによって表示品位が格段
に向上される。しかもスクロールの速度を連続的な値で
変化させることができるので、利匣性が格段に向上され
る。
本実施例においては、液晶パネル22上の画像が第3I
2ff左方向に移動させる場きについて説明したけれど
も、移動の方向は左方向に限る必要はなく、画(’Aを
左右方向、上下方向あるいは斜方向に移動させる場きに
ついても本発明も実施することができる。
本実施例においては、液晶表示装置に関連して本発明を
実施したけれども、たとえば陰極線管表示装置、プラズ
マ表示装置、あるいはエレクトロルミネッセンス表示装
置など他の表示装置に関連して本発明を実施することも
できる。また第2図示した回路構成例は一例であって、
たとえば表示制御回路6の一部の機能を、主制御回路1
などのマーfりロコンピュータに行わせるなど、池の回
路(構成で本発明を実施することができる9范明の効果 以上説明したように本発明によれば、表示手段にに示さ
れる画1象を移動させるに当って、画(象の画素5Yの
移動期間とダイナミック点灯周期とが一致するように、
ダイナミック点灯周期を変化させるので、同一の画像が
複数回点灯されることがなく、画業の表示品位を格段に
向上することができる。しかもダイナミック点灯周期を
変化させるのて、画像のび動速度を連続した値の間で自
由に選択することができ、利便性を格段に向上すること
ができる。
【図面の簡単な説明】
第1[]は本発明の一実施例の液晶表示装置17の基本
的構成を示すブロック図、第2図は液晶表示装置】7の
異本的な回路構成を示すブロック図、第3図は液晶表示
装置17の表示部5の構成を示す図、第4図は表示制御
回路6から出力される信号の波形図、第5図はスクロー
ル処理部4の動作を説明するための図、第6図は液晶表
示装置17のスクロール動作を説明するためのタイムチ
ャー1へ、第7(2Iは液晶表示装置17の第6図示さ
れた場なよりもスクロール速度を遅くしたときの動作を
説明するための夕・fムチヤード、第8(2Iは典型的
な先行技術の液晶表示装置47の構成を示すブロック図
、第9図は液晶表示装置47の動作を説明するためのタ
イムチャート、第10図は液晶表示装置47におけるス
クロール速度を変化したときの動作を説明するための波
形図である。 1 主副(1回路、2・・・記憶回゛路、3・・・画像
データ記憶回路、・4・・スクロール処理部、5・・・
表示部、6・・・表示制御回路、7・・・ダイナミック
点灯周期制御回路、8・・パラレル/シリアル変換器、
9・・データシフト回路、10・・・ラッチ回路代理人
  弁理士 西教 圭一部 第1図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 複数の画素が格子状に配列されて構成される表示手段に
    ダイナミック表示を行う表示装置において、 画像データを記憶する記憶手段と、 記憶手段に記憶された画像データを読出して、該記憶手
    段における画像データの読出された記憶領域とは異なる
    記憶領域に、その画像データを記憶させて、表示手段上
    の画像を移動させるスクロール処理手段と、 ダイナミツク点灯周期を決定するタイミング信号を周期
    可変で出力するダイナミック点灯周期制御手段と、 前記タイミング信号に同期して、表示手段の表示動作を
    制御するための表示制御信号を出力する表示制御手段と
    を含み、 表示手段は、記憶手段の画像データを読出して表示動作
    を行い、この表示動作は表示手段上の画像の一画素分の
    移動期間とダイナミック点灯周期とが一致するようにダ
    イナミック点灯周期を変化して行われるようにしたこと
    を特徴とする表示装置。
JP63157783A 1988-06-24 1988-06-24 表示装置 Expired - Lifetime JP2574871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63157783A JP2574871B2 (ja) 1988-06-24 1988-06-24 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63157783A JP2574871B2 (ja) 1988-06-24 1988-06-24 表示装置

Publications (2)

Publication Number Publication Date
JPH026992A true JPH026992A (ja) 1990-01-11
JP2574871B2 JP2574871B2 (ja) 1997-01-22

Family

ID=15657201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63157783A Expired - Lifetime JP2574871B2 (ja) 1988-06-24 1988-06-24 表示装置

Country Status (1)

Country Link
JP (1) JP2574871B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357953U (ja) * 1989-10-07 1991-06-05
JPH0455886A (ja) * 1990-06-25 1992-02-24 Takasago Denki Sangyo Kk 情報表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137396A (en) * 1980-03-29 1981-10-27 Asia Seisakusho Kk Photoelectric indicator
JPS60163089A (ja) * 1984-02-03 1985-08-24 日本電気株式会社 Xyドツトマトリクス表示器のスクロ−ル方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137396A (en) * 1980-03-29 1981-10-27 Asia Seisakusho Kk Photoelectric indicator
JPS60163089A (ja) * 1984-02-03 1985-08-24 日本電気株式会社 Xyドツトマトリクス表示器のスクロ−ル方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357953U (ja) * 1989-10-07 1991-06-05
JPH0455886A (ja) * 1990-06-25 1992-02-24 Takasago Denki Sangyo Kk 情報表示装置

Also Published As

Publication number Publication date
JP2574871B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
USRE38568E1 (en) Video signal converting apparatus and a display device having the same
US6219023B1 (en) Video signal converting apparatus with display mode conversion and a display device having the same
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
KR950003981B1 (ko) 플랫 디스플레이용 표시 제어 장치
JPH035990A (ja) デュアル・ポート・メモリ
US4876663A (en) Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display
US5867137A (en) Display control device and method for generating display data to display images in gray scale
JPH026992A (ja) 表示装置
JP3168938B2 (ja) 画像表示装置の駆動方法及び駆動回路
JP2613951B2 (ja) 表示装置
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치
JP2619648B2 (ja) カラー画像表示制御装置
KR100256498B1 (ko) 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치.
KR100256500B1 (ko) Pdp 텔레비전의 데이터 로드클럭 발생장치
JPS61169893A (ja) 液晶表示装置用表示回路
JPS5870276A (ja) ビデオメモリの書込み,読出し方法
JPS61222087A (ja) 画像メモリ装置
JPS644194B2 (ja)
JP2002251179A (ja) 映像信号変換装置及び方法
JPH01142987A (ja) 画像表示装置
JPS6125191A (ja) 表示制御装置
JPH04330490A (ja) 画像表示装置
JPH08248937A (ja) ビデオメモリのアクセス方法
JPH06138868A (ja) 表示制御装置
KR19990031629A (ko) Pdp 텔레비전의 데이터 인터페이스 장치