JPH06266331A - 複数動画像表示装置 - Google Patents
複数動画像表示装置Info
- Publication number
- JPH06266331A JPH06266331A JP5056646A JP5664693A JPH06266331A JP H06266331 A JPH06266331 A JP H06266331A JP 5056646 A JP5056646 A JP 5056646A JP 5664693 A JP5664693 A JP 5664693A JP H06266331 A JPH06266331 A JP H06266331A
- Authority
- JP
- Japan
- Prior art keywords
- moving image
- identification number
- frame buffer
- moving
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 グラフィックス端末において単一のフレーム
バッファで各々のビデオデータ源ユニットが動画像の表
示形状を意識せずに常に自己の動画像の全領域を描画す
るだけで複数の動画像の表示を可能とする。 【構成】 フレームバッファ２は、複数の動画像を含ん
だ画面のイメージ情報を保持する。ビデオプレーンメモ
リ３は、フレームバッファ２の各画素位置に取込むべき
動画像の各識別番号を保持する。動画像識別番号レジス
タ４は、そのときにフレームバッファ２へ画素を書込む
動画像の識別番号を保持する。比較器５は、ビデオプレ
ーンメモリ３からの動画像の識別番号に動画像識別番号
レジスタ４からの動画像の識別番号を比較する。制御回
路６は、一致ならフレームバッファ２に対する動画像の
書込みを許可し、不一致ならフレームバッファ２に対す
る動画像の書込みを禁止する制御を行う。
バッファで各々のビデオデータ源ユニットが動画像の表
示形状を意識せずに常に自己の動画像の全領域を描画す
るだけで複数の動画像の表示を可能とする。 【構成】 フレームバッファ２は、複数の動画像を含ん
だ画面のイメージ情報を保持する。ビデオプレーンメモ
リ３は、フレームバッファ２の各画素位置に取込むべき
動画像の各識別番号を保持する。動画像識別番号レジス
タ４は、そのときにフレームバッファ２へ画素を書込む
動画像の識別番号を保持する。比較器５は、ビデオプレ
ーンメモリ３からの動画像の識別番号に動画像識別番号
レジスタ４からの動画像の識別番号を比較する。制御回
路６は、一致ならフレームバッファ２に対する動画像の
書込みを許可し、不一致ならフレームバッファ２に対す
る動画像の書込みを禁止する制御を行う。
Description
【０００１】
【産業上の利用分野】本発明は、複数動画像表示装置に
関し、特に、単一のフレームバッファによる複数動画像
表示装置に関する。
関し、特に、単一のフレームバッファによる複数動画像
表示装置に関する。
【０００２】
【従来の技術】図４は、従来の複数動画像表示装置の一
例を示すブロック図である。図４に示すように、従来の
複数動画像表示装置は、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像毎にフレー
ムバッファ１２−１，１２−２，１２−３を必要として
いる。
例を示すブロック図である。図４に示すように、従来の
複数動画像表示装置は、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像毎にフレー
ムバッファ１２−１，１２−２，１２−３を必要として
いる。
【０００３】そして、フレームバッファ１２−１，１２
−２，１２−３には、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像を含むビデ
オデータの各々が書込まれる。
−２，１２−３には、ビデオデータ源ユニット１４−
１，１４−２，１４−３からの各々の動画像を含むビデ
オデータの各々が書込まれる。
【０００４】また、フレームバッファ１２−１，１２−
２，１２−３から出力されるビデオデータの各々は、ビ
デオ信号切替制御部１１からの制御に従って、ビデオ信
号切替回路１０で選択されて、ディスプレイ１３に表示
される。
２，１２−３から出力されるビデオデータの各々は、ビ
デオ信号切替制御部１１からの制御に従って、ビデオ信
号切替回路１０で選択されて、ディスプレイ１３に表示
される。
【０００５】そして、各々の動画像の相互間の重なりを
制御するための情報は、ビデオ信号切替制御部１１が有
している。
制御するための情報は、ビデオ信号切替制御部１１が有
している。
【０００６】
【発明が解決しようとする課題】上述した従来の複数動
画像表示装置は、表示する動画像の個数だけのフレーム
バッファを必要とし、動画像の個数に比例して所要のハ
ードウェア量が増大するという欠点を有している。
画像表示装置は、表示する動画像の個数だけのフレーム
バッファを必要とし、動画像の個数に比例して所要のハ
ードウェア量が増大するという欠点を有している。
【０００７】あるいは、単一のフレームバッファで複数
の動画像表示を実現するためには、主プロセッサやビデ
オデータ源ユニットなどが、動画像の相互間あるいは動
画像とその他のグラフィックスとの重なり具合を判断し
て動画像の不可視部分の描画を抑止する必要があるの
で、主プロセッサやビデオデータ源ユニットなどに大き
な負担を強いることになるという欠点を有している。
の動画像表示を実現するためには、主プロセッサやビデ
オデータ源ユニットなどが、動画像の相互間あるいは動
画像とその他のグラフィックスとの重なり具合を判断し
て動画像の不可視部分の描画を抑止する必要があるの
で、主プロセッサやビデオデータ源ユニットなどに大き
な負担を強いることになるという欠点を有している。
【０００８】本発明の目的は、単一のフレームバッファ
で各々のビデオデータ源ユニットが動画像の表示形状を
意識せずに常に自己の動画像の全領域を描画するだけで
複数の動画像の表示を可能とする複数動画像表示装置を
提供することにある。
で各々のビデオデータ源ユニットが動画像の表示形状を
意識せずに常に自己の動画像の全領域を描画するだけで
複数の動画像の表示を可能とする複数動画像表示装置を
提供することにある。
【０００９】
【課題を解決するための手段】第１の発明の複数動画像
表示装置は、（Ａ）複数の動画像を含んだ画面の表示を
行うために画面のイメージ情報を保持するフレームバッ
ファと、（Ｂ）前記フレームバッファの表示領域の各画
素位置に対応した各記憶位置に、前記フレームバッファ
の各画素位置に取込むべき動画像の各識別番号を保持す
るビデオプレーンメモリと、（Ｃ）そのときに前記フレ
ームバッファへ画素を書込む対象となる動画像の識別番
号を保持する動画像識別番号レジスタと、（Ｄ）前記ビ
デオプレーンメモリから出力された動画像の識別番号に
前記動画像識別番号レジスタから出力された動画像の識
別番号を比較する比較器と、（Ｅ）前記比較器が一致を
示すときには前記フレームバッファに対する動画像の書
込みを許可するとともに前記比較器が不一致を示すとき
には前記フレームバッファに対する動画像の書込みを禁
止する制御を行う制御回路と、を備えて構成されてい
る。
表示装置は、（Ａ）複数の動画像を含んだ画面の表示を
行うために画面のイメージ情報を保持するフレームバッ
ファと、（Ｂ）前記フレームバッファの表示領域の各画
素位置に対応した各記憶位置に、前記フレームバッファ
の各画素位置に取込むべき動画像の各識別番号を保持す
るビデオプレーンメモリと、（Ｃ）そのときに前記フレ
ームバッファへ画素を書込む対象となる動画像の識別番
号を保持する動画像識別番号レジスタと、（Ｄ）前記ビ
デオプレーンメモリから出力された動画像の識別番号に
前記動画像識別番号レジスタから出力された動画像の識
別番号を比較する比較器と、（Ｅ）前記比較器が一致を
示すときには前記フレームバッファに対する動画像の書
込みを許可するとともに前記比較器が不一致を示すとき
には前記フレームバッファに対する動画像の書込みを禁
止する制御を行う制御回路と、を備えて構成されてい
る。
【００１０】また、第２の発明の複数動画像表示方法
は、第１の発明の複数動画像表示装置において、（Ａ）
複数の動画像の識別番号として、主プロセッサから動画
像毎に異なる整数値を割付け、（Ｂ）第１の発明のビデ
オプレーンメモリの記憶位置のそれぞれに、第１の発明
のフレームバッファの対応する画素位置のそれぞれで描
画されるべき動画像の識別番号を記憶し、（Ｃ）前記フ
レームバッファの各画素位置に対する動画像の書込みに
先立って、そのときに動画像の画素を提供するビデオデ
ータ源ユニットを示す動画像の識別番号を第１の発明の
動画像識別番号レジスタに設定し、（Ｄ）前記動画像識
別番号レジスタから出力する動画像の識別番号を、書込
みを行う前記フレームバッファの画素位置に対応する前
記ビデオプレーンメモリの記憶位置にある動画像の識別
番号に比較し、（Ｅ）比較結果が一致を示すときには、
第１の発明の制御回路で前記フレームバッファの画素位
置に対する動画像の書込みを許可し、（Ｆ）比較結果が
不一致を示すときには、前記制御回路で前記フレームバ
ッファの画素位置に対する動画像の書込みを禁止し、
（Ｇ）前記動画像識別番号レジスタから出力する動画像
の識別番号が特定の整数値であるときには、前記制御回
路で前記フレームバッファへの動画像の書込みを常に許
可する、ことを含んでいる。
は、第１の発明の複数動画像表示装置において、（Ａ）
複数の動画像の識別番号として、主プロセッサから動画
像毎に異なる整数値を割付け、（Ｂ）第１の発明のビデ
オプレーンメモリの記憶位置のそれぞれに、第１の発明
のフレームバッファの対応する画素位置のそれぞれで描
画されるべき動画像の識別番号を記憶し、（Ｃ）前記フ
レームバッファの各画素位置に対する動画像の書込みに
先立って、そのときに動画像の画素を提供するビデオデ
ータ源ユニットを示す動画像の識別番号を第１の発明の
動画像識別番号レジスタに設定し、（Ｄ）前記動画像識
別番号レジスタから出力する動画像の識別番号を、書込
みを行う前記フレームバッファの画素位置に対応する前
記ビデオプレーンメモリの記憶位置にある動画像の識別
番号に比較し、（Ｅ）比較結果が一致を示すときには、
第１の発明の制御回路で前記フレームバッファの画素位
置に対する動画像の書込みを許可し、（Ｆ）比較結果が
不一致を示すときには、前記制御回路で前記フレームバ
ッファの画素位置に対する動画像の書込みを禁止し、
（Ｇ）前記動画像識別番号レジスタから出力する動画像
の識別番号が特定の整数値であるときには、前記制御回
路で前記フレームバッファへの動画像の書込みを常に許
可する、ことを含んでいる。
【００１１】さらに、第３の発明の複数動画像表示方法
は、第１の発明の複数動画像表示装置において、（Ａ）
主プロセッサから複数の動画像の識別番号として、表示
位置の一部が互いに重なり合う動画像の各々に対して
は、各々異なる整数値を割付けるとともに、表示位置が
重なり合わない動画像の各々に対しては、同一の整数値
も含む整数値を割付け、（Ｂ）第１の発明のビデオプレ
ーンメモリの記憶位置のそれぞれに、第１の発明のフレ
ームバッファの対応する画素位置のそれぞれで描画され
るべき動画像の識別番号を記憶し、（Ｃ）前記フレーム
バッファの各画素位置に対する動画像の書込みに先立っ
て、そのときに動画像の画素を提供するビデオデータ源
ユニットを示す動画像の識別番号を第１の発明の動画像
識別番号レジスタに設定し、（Ｄ）前記動画像識別番号
レジスタから出力する動画像の識別番号を、書込みを行
う前記フレームバッファの画素位置に対応する前記ビデ
オプレーンメモリの記憶位置にある動画像の識別番号に
比較し、（Ｅ）比較結果が一致を示すときには、第１の
発明の制御回路で前記フレームバッファの画素位置に対
する動画像の書込みを許可し、（Ｆ）比較結果が不一致
を示すときには、前記制御回路で前記フレームバッファ
の画素位置に対する動画像の書込みを禁止する、ことを
含んでいる。
は、第１の発明の複数動画像表示装置において、（Ａ）
主プロセッサから複数の動画像の識別番号として、表示
位置の一部が互いに重なり合う動画像の各々に対して
は、各々異なる整数値を割付けるとともに、表示位置が
重なり合わない動画像の各々に対しては、同一の整数値
も含む整数値を割付け、（Ｂ）第１の発明のビデオプレ
ーンメモリの記憶位置のそれぞれに、第１の発明のフレ
ームバッファの対応する画素位置のそれぞれで描画され
るべき動画像の識別番号を記憶し、（Ｃ）前記フレーム
バッファの各画素位置に対する動画像の書込みに先立っ
て、そのときに動画像の画素を提供するビデオデータ源
ユニットを示す動画像の識別番号を第１の発明の動画像
識別番号レジスタに設定し、（Ｄ）前記動画像識別番号
レジスタから出力する動画像の識別番号を、書込みを行
う前記フレームバッファの画素位置に対応する前記ビデ
オプレーンメモリの記憶位置にある動画像の識別番号に
比較し、（Ｅ）比較結果が一致を示すときには、第１の
発明の制御回路で前記フレームバッファの画素位置に対
する動画像の書込みを許可し、（Ｆ）比較結果が不一致
を示すときには、前記制御回路で前記フレームバッファ
の画素位置に対する動画像の書込みを禁止する、ことを
含んでいる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は、第１の発明の複数動画像表示装置
を適用した第１の実施例のブロック図である。本実施例
の複数動画像表示装置は、図１に示すように、主プロセ
ッサ１からあるいはビデオデータ源ユニット９−１，９
−２，９−３，９−４からの動画像等のイメージ情報を
フレームバッファ２に書込むことにより、フレームバッ
ファ２に複数の動画像を含んだ画面のイメージ情報を保
持し、ＤＡコンバータ７を通してディスプレイ８の画面
に複数の動画像等の表示を行っている。
を適用した第１の実施例のブロック図である。本実施例
の複数動画像表示装置は、図１に示すように、主プロセ
ッサ１からあるいはビデオデータ源ユニット９−１，９
−２，９−３，９−４からの動画像等のイメージ情報を
フレームバッファ２に書込むことにより、フレームバッ
ファ２に複数の動画像を含んだ画面のイメージ情報を保
持し、ＤＡコンバータ７を通してディスプレイ８の画面
に複数の動画像等の表示を行っている。
【００１４】そして、ビデオプレーンメモリ３は、フレ
ームバッファ２の表示領域の各画素位置に対応した各記
憶位置に、フレームバッファ２の各画素位置に取込むべ
き動画像の各識別番号を保持している。
ームバッファ２の表示領域の各画素位置に対応した各記
憶位置に、フレームバッファ２の各画素位置に取込むべ
き動画像の各識別番号を保持している。
【００１５】また、動画像識別番号レジスタ４は、その
ときにフレームバッファ２へ画素を書込む対象となる動
画像の識別番号を保持している。
ときにフレームバッファ２へ画素を書込む対象となる動
画像の識別番号を保持している。
【００１６】そこで、比較器５は、ビデオプレーンメモ
リ３から出力された動画像の識別番号に動画像識別番号
レジスタ４から出力された動画像の識別番号を比較す
る。
リ３から出力された動画像の識別番号に動画像識別番号
レジスタ４から出力された動画像の識別番号を比較す
る。
【００１７】そして、制御回路６は、比較器５が一致を
示すときには、フレームバッファ２に対する動画像の書
込みを許可し、比較器５が不一致を示すときには、フレ
ームバッファ２に対する動画像の書込みを禁止する制御
を行っている。
示すときには、フレームバッファ２に対する動画像の書
込みを許可し、比較器５が不一致を示すときには、フレ
ームバッファ２に対する動画像の書込みを禁止する制御
を行っている。
【００１８】以上のように、第１の実施例は、主プロセ
ッサ１からあるいはビデオデータ源ユニット９−１，９
−２，９−３，９−４からそれぞれ動画像の全体像をフ
レームバッファ２に描画することにより、複数の動画像
が互いに重なり合って混在する表示画面を単一のフレー
ムバッファ２で得ることができる。
ッサ１からあるいはビデオデータ源ユニット９−１，９
−２，９−３，９−４からそれぞれ動画像の全体像をフ
レームバッファ２に描画することにより、複数の動画像
が互いに重なり合って混在する表示画面を単一のフレー
ムバッファ２で得ることができる。
【００１９】次に、図２は、第２の発明の複数動画像表
示方法を適用して、複数の動画像をフレームバッファ２
に保持し、それらの動画像の識別番号をビデオプレーン
メモリ３に保持した第２の実施例の状態の一例を示す図
である。
示方法を適用して、複数の動画像をフレームバッファ２
に保持し、それらの動画像の識別番号をビデオプレーン
メモリ３に保持した第２の実施例の状態の一例を示す図
である。
【００２０】第２の実施例は、まず、複数の動画像の識
別番号として、主プロセッサ１から動画像＃１，＃２，
＃３，＃４，＃５毎に異なる整数値“１”，“２”，
“３”，“４”，“５”を割付けて、動画像以外の部分
には整数値“０”を割付けている。
別番号として、主プロセッサ１から動画像＃１，＃２，
＃３，＃４，＃５毎に異なる整数値“１”，“２”，
“３”，“４”，“５”を割付けて、動画像以外の部分
には整数値“０”を割付けている。
【００２１】そして、図２に示すように、ビデオプレー
ンメモリ３の記憶位置のそれぞれには、フレームバッフ
ァ２の対応する画素位置のそれぞれで描画されるべき動
画像＃ｉ（ｉは、０，１，２，３，４，５の何れか）の
識別番号“ｉ”を記憶している。なお、ビデオプレーン
メモリ３の内容は、動画像＃１，＃２，＃３，＃４，＃
５の表示状態が変化する度に、主プロセッサ１から更新
している。
ンメモリ３の記憶位置のそれぞれには、フレームバッフ
ァ２の対応する画素位置のそれぞれで描画されるべき動
画像＃ｉ（ｉは、０，１，２，３，４，５の何れか）の
識別番号“ｉ”を記憶している。なお、ビデオプレーン
メモリ３の内容は、動画像＃１，＃２，＃３，＃４，＃
５の表示状態が変化する度に、主プロセッサ１から更新
している。
【００２２】また、フレームバッファ２の各画素位置に
対する動画像の書込みに先立って、そのときに動画像＃
ｊ（ｊは、０，１，２，３，４，５の何れか）の画素を
提供する主プロセッサ１あるいはビデオデータ源ユニッ
ト９−１，９−２，９−３，９−４の何れかを示す動画
像＃ｊの識別番号“ｊ”を動画像識別番号レジスタ４に
設定している。
対する動画像の書込みに先立って、そのときに動画像＃
ｊ（ｊは、０，１，２，３，４，５の何れか）の画素を
提供する主プロセッサ１あるいはビデオデータ源ユニッ
ト９−１，９−２，９−３，９−４の何れかを示す動画
像＃ｊの識別番号“ｊ”を動画像識別番号レジスタ４に
設定している。
【００２３】そこで、動画像識別番号レジスタ４から出
力する動画像＃ｊの識別番号“ｊ”を、書込みを行うフ
レームバッファ２の画素位置に対応するビデオプレーン
メモリ３の記憶位置にある動画像＃ｉの識別番号“ｉ”
に比較している。
力する動画像＃ｊの識別番号“ｊ”を、書込みを行うフ
レームバッファ２の画素位置に対応するビデオプレーン
メモリ３の記憶位置にある動画像＃ｉの識別番号“ｉ”
に比較している。
【００２４】そして、ｉ＝ｊで比較結果が一致を示すと
きには、制御回路６でフレームバッファ２の画素位置に
対する動画像＃ｊの書込みを許可し、ｉ≠ｊで比較結果
が不一致を示すときには、制御回路６でフレームバッフ
ァ２の画素位置に対する動画像＃ｊの書込みを禁止して
いる。
きには、制御回路６でフレームバッファ２の画素位置に
対する動画像＃ｊの書込みを許可し、ｉ≠ｊで比較結果
が不一致を示すときには、制御回路６でフレームバッフ
ァ２の画素位置に対する動画像＃ｊの書込みを禁止して
いる。
【００２５】なお、動画像識別番号レジスタ４から出力
する動画像＃ｊの識別番号“ｊ”が特定の整数値“０”
であるときには、制御回路６でフレームバッファ２への
どの動画像＃１，＃２，＃３，＃４，＃５の書込みも常
に許可している。
する動画像＃ｊの識別番号“ｊ”が特定の整数値“０”
であるときには、制御回路６でフレームバッファ２への
どの動画像＃１，＃２，＃３，＃４，＃５の書込みも常
に許可している。
【００２６】次に、図３は、第３の発明の複数動画像表
示方法を適用して、複数の動画像をフレームバッファ２
に保持し、それらの動画像の識別番号をビデオプレーン
メモリ３に保持した第３の実施例の状態の一例を示す図
である。
示方法を適用して、複数の動画像をフレームバッファ２
に保持し、それらの動画像の識別番号をビデオプレーン
メモリ３に保持した第３の実施例の状態の一例を示す図
である。
【００２７】第３の実施例は、まず、主プロセッサ１か
ら複数の動画像の識別番号として、表示位置の一部が互
いに重なり合う動画像＃１，＃４，＃５および＃３，＃
４に対しては、各々異なる整数値“１”，“２”，
“３”および“１”，“２”を割付け、表示位置が重な
り合わない動画像＃２に対しては、整数値“１”を割付
けて、動画像以外の部分に整数値“０”を割付けてい
る。
ら複数の動画像の識別番号として、表示位置の一部が互
いに重なり合う動画像＃１，＃４，＃５および＃３，＃
４に対しては、各々異なる整数値“１”，“２”，
“３”および“１”，“２”を割付け、表示位置が重な
り合わない動画像＃２に対しては、整数値“１”を割付
けて、動画像以外の部分に整数値“０”を割付けてい
る。
【００２８】そして、図３に示すように、ビデオプレー
ンメモリ３の記憶位置のそれぞれには、フレームバッフ
ァ２の対応する画素位置のそれぞれで描画されるべき動
画像＃ｉの識別番号“ｐ”（ｐは、０，１，２，３の何
れか）を記憶している。なお、ビデオプレーンメモリ３
の内容は、動画像＃１，＃２，＃３，＃４，＃５の表示
状態が変化する度に、必要であれば識別番号の再設定を
行って主プロセッサ１から更新している。
ンメモリ３の記憶位置のそれぞれには、フレームバッフ
ァ２の対応する画素位置のそれぞれで描画されるべき動
画像＃ｉの識別番号“ｐ”（ｐは、０，１，２，３の何
れか）を記憶している。なお、ビデオプレーンメモリ３
の内容は、動画像＃１，＃２，＃３，＃４，＃５の表示
状態が変化する度に、必要であれば識別番号の再設定を
行って主プロセッサ１から更新している。
【００２９】また、フレームバッファ２の各画素位置に
対する動画像の書込みに先立って、そのときに動画像＃
ｊの画素を提供する主プロセッサ１あるいはビデオデー
タ源ユニット９−１，９−２，９−３，９−４の何れか
を示す動画像＃ｊの識別番号“ｑ”（ｐは、０，１，
２，３の何れか）を動画像識別番号レジスタ４に設定し
ている。
対する動画像の書込みに先立って、そのときに動画像＃
ｊの画素を提供する主プロセッサ１あるいはビデオデー
タ源ユニット９−１，９−２，９−３，９−４の何れか
を示す動画像＃ｊの識別番号“ｑ”（ｐは、０，１，
２，３の何れか）を動画像識別番号レジスタ４に設定し
ている。
【００３０】そこで、動画像識別番号レジスタ４から出
力する動画像＃ｊの識別番号“ｑ”を、書込みを行うフ
レームバッファ２の画素位置に対応するビデオプレーン
メモリ３の記憶位置にある動画像＃ｉの識別番号“ｐ”
に比較している。
力する動画像＃ｊの識別番号“ｑ”を、書込みを行うフ
レームバッファ２の画素位置に対応するビデオプレーン
メモリ３の記憶位置にある動画像＃ｉの識別番号“ｐ”
に比較している。
【００３１】そして、ｐ＝ｑで比較結果が一致を示すと
きには、制御回路６でフレームバッファ２の画素位置に
対する動画像＃ｊの書込みを許可し、ｐ≠ｑで比較結果
が不一致を示すときには、制御回路６でフレームバッフ
ァ２の画素位置に対する動画像＃ｊの書込みを禁止して
いる。
きには、制御回路６でフレームバッファ２の画素位置に
対する動画像＃ｊの書込みを許可し、ｐ≠ｑで比較結果
が不一致を示すときには、制御回路６でフレームバッフ
ァ２の画素位置に対する動画像＃ｊの書込みを禁止して
いる。
【００３２】
【発明の効果】以上説明したように、本発明の複数動画
像表示装置は、動画像のデータ源で動画像の画面上の表
示形状を意識せずに動画像の全体像を描画するだけで、
単一のフレームバッファにより複数の動画像を表示する
ことができるために、動画像のデータ源として、主プロ
セッサを用いるときには処理の負担が減り、ビデオデー
タ源ユニットなどの専用装置を用いるときにはハードウ
ェア量が削減できるという効果を有している。
像表示装置は、動画像のデータ源で動画像の画面上の表
示形状を意識せずに動画像の全体像を描画するだけで、
単一のフレームバッファにより複数の動画像を表示する
ことができるために、動画像のデータ源として、主プロ
セッサを用いるときには処理の負担が減り、ビデオデー
タ源ユニットなどの専用装置を用いるときにはハードウ
ェア量が削減できるという効果を有している。
【００３３】また、第２の発明の複数動画像表示方法
は、動画像識別番号レジスタの内容を特定の整数値（例
えば、“０”）とすることにより、フレームバッファを
通常の形態で使用できるので、主プロセッサから動画像
以外のグラフィックスを従来と同様の方法でも描画する
ことができるとともに、ビデオプレーンメモリの１記憶
位置当りのビット数をｋとして、同時に表示できる動画
像の最大個数を２k-1 個まで自由に表示することができ
るという効果を有している。
は、動画像識別番号レジスタの内容を特定の整数値（例
えば、“０”）とすることにより、フレームバッファを
通常の形態で使用できるので、主プロセッサから動画像
以外のグラフィックスを従来と同様の方法でも描画する
ことができるとともに、ビデオプレーンメモリの１記憶
位置当りのビット数をｋとして、同時に表示できる動画
像の最大個数を２k-1 個まで自由に表示することができ
るという効果を有している。
【００３４】さらに、第３の発明の複数動画像表示方法
は、フレームバッファの１画素で互いに重なり合う動画
像の最大個数が２k-1 個以下であるという条件を満たし
ていれば、同時に表示できる動画像の個数には制限を有
しないという効果を有している。
は、フレームバッファの１画素で互いに重なり合う動画
像の最大個数が２k-1 個以下であるという条件を満たし
ていれば、同時に表示できる動画像の個数には制限を有
しないという効果を有している。
【図１】第１の発明の複数動画像表示装置を適用した第
１の実施例のブロック図である。
１の実施例のブロック図である。
【図２】第２の発明の複数動画像表示方法を適用して複
数動画像をフレームバッファ２に保持し、それらの動画
像の識別番号をビデオプレーンメモリ３に保持した第２
の実施例の状態の一例を示す図である。
数動画像をフレームバッファ２に保持し、それらの動画
像の識別番号をビデオプレーンメモリ３に保持した第２
の実施例の状態の一例を示す図である。
【図３】第３の発明の複数動画像表示方法を適用して複
数動画像をフレームバッファ２に保持し、それらの動画
像の識別番号をビデオプレーンメモリ３に保持した第３
の実施例の状態の一例を示す図である。
数動画像をフレームバッファ２に保持し、それらの動画
像の識別番号をビデオプレーンメモリ３に保持した第３
の実施例の状態の一例を示す図である。
【図４】従来の複数動画像表示装置の一例を示すブロッ
ク図である。
ク図である。
１ 主プロセッサ ２ フレームバッファ ３ ビデオプレーンメモリ ４ 動画像識別番号レジスタ ５ 比較器 ６ 制御回路 ７ ＤＡコンバータ ８ ディスプレイ ９−１，９−２，９−３，９−４ ビデオデータ源ユ
ニット １０ ビデオ信号切替回路 １１ ビデオ信号切替制御部 １２−１，１２−２，１２−３ フレームバッファ １３ ディスプレイ １４−１，１４−２，１４−３ ビデオデータ源ユニ
ット
ニット １０ ビデオ信号切替回路 １１ ビデオ信号切替制御部 １２−１，１２−２，１２−３ フレームバッファ １３ ディスプレイ １４−１，１４−２，１４−３ ビデオデータ源ユニ
ット
Claims (3)
- 【請求項１】（Ａ）複数の動画像を含んだ画面の表示を
行うために画面のイメージ情報を保持するフレームバッ
ファと、（Ｂ）前記フレームバッファの表示領域の各画
素位置に対応した各記憶位置に、前記フレームバッファ
の各画素位置に取込むべき動画像の各識別番号を保持す
るビデオプレーンメモリと、（Ｃ）そのときに前記フレ
ームバッファへ画素を書込む対象となる動画像の識別番
号を保持する動画像識別番号レジスタと、（Ｄ）前記ビ
デオプレーンメモリから出力された動画像の識別番号に
前記動画像識別番号レジスタから出力された動画像の識
別番号を比較する比較器と、（Ｅ）前記比較器が一致を
示すときには前記フレームバッファに対する動画像の書
込みを許可するとともに前記比較器が不一致を示すとき
には前記フレームバッファに対する動画像の書込みを禁
止する制御を行う制御回路と、を備えることを特徴とす
る複数動画像表示装置。 - 【請求項２】 請求項１記載の複数動画像表示装置にお
いて、（Ａ）複数の動画像の識別番号として、主プロセ
ッサから動画像毎に異なる整数値を割付け、（Ｂ）請求
項１記載のビデオプレーンメモリの記憶位置のそれぞれ
に、請求項１記載のフレームバッファの対応する画素位
置のそれぞれで描画されるべき動画像の識別番号を記憶
し、（Ｃ）前記フレームバッファの各画素位置に対する
動画像の書込みに先立って、そのときに動画像の画素を
提供するビデオデータ源ユニットを示す動画像の識別番
号を請求項１記載の動画像識別番号レジスタに設定し、
（Ｄ）前記動画像識別番号レジスタから出力する動画像
の識別番号を、書込みを行う前記フレームバッファの画
素位置に対応する前記ビデオプレーンメモリの記憶位置
にある動画像の識別番号に比較し、（Ｅ）比較結果が一
致を示すときには、請求項１記載の制御回路で前記フレ
ームバッファの画素位置に対する動画像の書込みを許可
し、（Ｆ）比較結果が不一致を示すときには、前記制御
回路で前記フレームバッファの画素位置に対する動画像
の書込みを禁止し、（Ｇ）前記動画像識別番号レジスタ
から出力する動画像の識別番号が特定の整数値であると
きには、前記制御回路で前記フレームバッファへの動画
像の書込みを常に許可する、ことを特徴とする複数動画
像表示方法。 - 【請求項３】 請求項１記載の複数動画像表示装置にお
いて、（Ａ）主プロセッサから複数の動画像の識別番号
として、表示位置の一部が互いに重なり合う動画像の各
々に対しては、各々異なる整数値を割付けるとともに、
表示位置が重なり合わない動画像の各々に対しては、同
一の整数値も含む整数値を割付け、（Ｂ）請求項１記載
のビデオプレーンメモリの記憶位置のそれぞれに、請求
項１記載のフレームバッファの対応する画素位置のそれ
ぞれで描画されるべき動画像の識別番号を記憶し、
（Ｃ）前記フレームバッファの各画素位置に対する動画
像の書込みに先立って、そのときに動画像の画素を提供
するビデオデータ源ユニットを示す動画像の識別番号を
請求項１記載の動画像識別番号レジスタに設定し、
（Ｄ）前記動画像識別番号レジスタから出力する動画像
の識別番号を、書込みを行う前記フレームバッファの画
素位置に対応する前記ビデオプレーンメモリの記憶位置
にある動画像の識別番号に比較し、（Ｅ）比較結果が一
致を示すときには、請求項１記載の制御回路で前記フレ
ームバッファの画素位置に対する動画像の書込みを許可
し、（Ｆ）比較結果が不一致を示すときには、前記制御
回路で前記フレームバッファの画素位置に対する動画像
の書込みを禁止する、ことを特徴とする複数動画像表示
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056646A JPH0786746B2 (ja) | 1993-03-17 | 1993-03-17 | 複数動画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056646A JPH0786746B2 (ja) | 1993-03-17 | 1993-03-17 | 複数動画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06266331A true JPH06266331A (ja) | 1994-09-22 |
| JPH0786746B2 JPH0786746B2 (ja) | 1995-09-20 |
Family
ID=13033118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056646A Expired - Lifetime JPH0786746B2 (ja) | 1993-03-17 | 1993-03-17 | 複数動画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786746B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123401A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 複数動画像表示装置 |
-
1993
- 1993-03-17 JP JP5056646A patent/JPH0786746B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123401A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 複数動画像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786746B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914606B2 (en) | Video output controller and video card | |
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| GB2165719A (en) | Split-screen display arrangement | |
| JPH06266331A (ja) | 複数動画像表示装置 | |
| US7006713B1 (en) | Image-processing apparatus and image-displaying apparatus | |
| JPH08123401A (ja) | 複数動画像表示装置 | |
| JPH0443594B2 (ja) | ||
| JPH06343142A (ja) | 画像表示装置 | |
| JP3379723B2 (ja) | 表示画面の重畳制御装置 | |
| JP2990163B1 (ja) | 記憶表示装置 | |
| JPH0764524A (ja) | 画像表示装置 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPS644187B2 (ja) | ||
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JPH0330074A (ja) | 表示画面合成装置 | |
| JPS607477A (ja) | 画像表示装置 | |
| JPS61273675A (ja) | ３次元アドレス発生回路 | |
| JPH1152942A (ja) | 描画表示制御装置及び該描画表示制御装置を備えた描画表示装置 | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH04204594A (ja) | 高精細表示装置 | |
| JPH04252326A (ja) | 複数フレームバッファを有する画像合成表示装置 | |
| JPH10268855A (ja) | 画面分割表示装置 | |
| JPS6225568A (ja) | 画像デ−タ書き込み方法 | |
| JPH06250622A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 18 |