JP3379723B2 - 表示画面の重畳制御装置 - Google Patents

表示画面の重畳制御装置

Info

Publication number
JP3379723B2
JP3379723B2 JP33994793A JP33994793A JP3379723B2 JP 3379723 B2 JP3379723 B2 JP 3379723B2 JP 33994793 A JP33994793 A JP 33994793A JP 33994793 A JP33994793 A JP 33994793A JP 3379723 B2 JP3379723 B2 JP 3379723B2
Authority
JP
Japan
Prior art keywords
screen
display
data
sub
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33994793A
Other languages
English (en)
Other versions
JPH07160237A (ja
Inventor
俊行 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Japan Holdings Ltd
Original Assignee
Digital Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Electronics Corp filed Critical Digital Electronics Corp
Priority to JP33994793A priority Critical patent/JP3379723B2/ja
Publication of JPH07160237A publication Critical patent/JPH07160237A/ja
Application granted granted Critical
Publication of JP3379723B2 publication Critical patent/JP3379723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、ディスプレイの表示
画面上に、任意の大きさに設定されたサブ画面を重畳し
て表示するための制御装置であって、重畳制御のための
特別な回路構成を行うものに関する。 【0002】 【従来の技術】従来この種の重畳制御のために特別に構
成される回路上にあっては、既に表示されているサブ画
面における例えばウインドウサイズあるいは配置位置な
どの表示パラメータを画面がオン状態のまま変更しよう
とすると、この表示変更操作にともなってレジスターの
値が変更される結果、表示が著しく不当なものとなる。
そこで、このような表示変更を必要とする場合には、サ
ブ画面の表示を一旦オフして、サブ画面の表示変更に必
要なレジスタの設定変更処理を行った後、再びサブ画面
をオンする操作が必要となる。 【0003】一方サブ画面のオフ時には、イミングを
考慮することなく表示中のサブ画面をオフしても、表示
上の問題が発生することは少ない。しかしながら、オフ
したサブ画面を再びオンする時には、表示上の乱れを抑
制するため、次の垂直同期信号を待つことが必要とな
る。 【0004】サブ画面表示時における上記表示上の要請
に対し、従来はソフトウェアでその制御を行うものが一
般的であった。例えば、垂直同期信号に対応した信号の
入力を所定のプログラムを利用して常時監視したり、サ
ブ画面のオン信号入力をインタラプトとしてCPUに返
し、このインタラプトのサービスルーチンを利用してサ
ブ画面制御をするものなどが代表的な方法である。 【0005】 【発明が解決しようとする課題】しかしながら、上記し
たプログラム中で常時同期信号を監視する方法では、必
要な信号の入力を待つという動作が余分に加わる結果、
CPUはこの制御動作に大きな負荷をとられる。一方、
CPUのインタラプトを利用する方法では、信号入力を
待つ為の負荷は発生しないが、制御のための特別なプロ
グラムを必要とするとともに、頻繁な画面切換を行う
と、依然としてCPUに対する負荷は大きい。 【0006】本発明は上記した不都合に鑑みてなされた
ものであって、ソフトウェア側の負荷を増大させること
なく、しかもソフトウェア側からのサブ画面のオンオフ
タイミングに制約を設けることなく、表示の乱れやちら
つきを可及的に抑制した重畳制御が容易に行なえる表示
画面の重畳制御装置を提供することを目的とする。 【0007】 【課題を解決するための手段】本発明にかかる重畳制御
装置は、図1にその全体的な構成を概略的に示す如く、
ディスプレイ10における表示面12の略全面を覆って
常時表示されるベース画面14上に、任意の大きさに設
定されたサブ画面16を重畳して表示可能とするウイン
ドウ制御回路18と、そのウインドウ制御回路18に対
して所定の制御信号20を送り、サブ画面16の表示時
期を規制する表示制御回路22とを備える。 【0008】更に上記した表示制御回路22に、上記サ
ブ画面16のオンまたはオフ状態に対応するデータを任
意に書き込んで記憶可能とする記憶手段24と、その記
憶手段24の出力側に接続され、上記ウインドウ制御回
路18に対するサブ画面16のオンまたはオフ時期を特
定する制御信号20を出力可能とする制御手段26とを
備える。 【0009】また、上記記憶手段24に対してオンを指
示するデータが書き込まれ且つフレームの切れ目に対応
する信号の入力と連動して、上記制御手段26からウイ
ンドウ制御回路18に対してオン時期を特定する制御信
号20を出力させる一方、上記記憶手段24に対するオ
フを指示するデータの書き込みに連動して、前記制御手
段26からオフ時期を特定する制御信号20を出力させ
る。 【0010】なお、上記制御手段26を図4(a)の如
レジスタ40で構成し、上記記憶手段24に対するオ
フを指示するデータの書き込みと連動して出力される信
号でレジスタ40に保持しているデータをリセット可能
とする一方、記憶手段24に書き込まれたオンを指示す
るデータをその入力データとし、垂直同期信号28に対
応した信号をレジスタ40に対する入力データの読み込
みタイミングとしている。 【0011】 【作用】上記した構成により、CPU30からデータバ
ス32を介して送られる各種のデータに基づき、描画プ
ロセッサ34は必要な画像描画動作を行い、この動作で
構成される画像データ36は、ウインドウ制御回路18
を介してディスプレイ10に送られ、表示面12上にお
ける任意の表示動作を行う。 【0012】ここで、CPU30から表示制御回路22
における記憶手段24に向けてサブ画面16のオン指令
データが送られると、そのデータは記憶手段24に直ち
に格納され、その出力側に備えた制御手段26に対する
入力データとなる。 【0013】しかしながら、制御手段26はその入力デ
ータを直ちにウインドウ制御回路18に対してオンを特
定する制御信号20として送ることなく、描画プロセッ
サ34から例えば垂直同期信号28の入力を待ち、表示
画面におけるフレームの切れ目である走査ラインの帰線
区間内でのタイミングでサブ画面16のオンを指示する
制御信号20をウインドウ制御回路18に送る。したが
って、ベース画面14上でサブ画面16は常にその左上
隅から表示が開始され、重畳がなされる最初のフレーム
から、サブ画面16はその全体の表示がなされる。 【0014】一方上記とは逆に、表示制御回路22の記
憶手段24に対してオフ指示データが送られると、その
データは記憶手段24から制御手段26へと速やかに伝
えられ、制御可能なできるだけ短い時間遅れをもってウ
インドウ制御回路18に、サブ画面16を閉じることを
指示する制御信号20が送られる。その結果、表示面1
2上における走査位置がどこにあるかにかかわらず、サ
ブ画面16はベース画面14上から直ちに消去され、サ
ブ画面16の変更動作が可能な状態とするのである。 【0015】 【発明の効果】本発明は上記の如く、サブ画面16のオ
ン指令が任意のタイミングでなされても、フレームの切
れ目を特定する信号により表示のタイミングが自動的に
調整され、各フレームの途中から表示がされない様に構
成したので、ソフトウェアによる処理上の負担を増大さ
せることなく、簡単な回路構成およびソフトウェアから
の制御のしやすさを維持したまま、サブ画面16の表示
変更時における画面の乱れやちらつきの発生を最小限に
抑制できる。 【0016】 【実施例】本発明にかかる重畳制御装置は、図1にその
全体的な構成を概略的に示す如く、従来と略同様に構成
された描画プロセッサ34とディスプレイ10との間に
あって、描画プロセッサ34を用いて描いた複数の表示
画面を、図2(a)に例示するごとくディスプレイ10
の表示面12上で互いに重畳して表示可能とするもので
あって、重畳画面に関するデータ処理を行うウインドウ
制御回路18と、該ウインドウ制御回路18におけるサ
ブ画面16のオンオフ時期を規制する表示制御回路22
とを備えている。 【0017】なお本実施例にあっては、表示面12の全
面に亘って常時表示可能とする1つのベース画面14上
で、位置および大きさを任意に変更可能とする最高で4
つのサブ画面16を互いに重畳表示するとともに、その
内の1つをシステム画面16aとして最上面に優先表示
し、他を任意の順位で表示可能とするものを示したがこ
れに限らず、サブ画面16の総数あるいは優先表示の有
無の様な重畳表示の仕方は任意に変更できることは勿論
である。 【0018】表示制御回路22は、図3および図4
(a)にその詳細な構成を示す如く、サブ画面16の表
示状態を規制するデータの記憶手段として備えた第1レ
ジスタ38と、前記表示状態データのウインドウ制御回
路18に対する出力時期を規制する制御手段として備え
た第2レジスタ40とを、リセット部42を介して互い
に直列状態で接続したものを1組とする。 【0019】ここで第1および第2レジスタ38・40
は共に、2つのD型フリップフロップ44を並列して備
えることにより、2進2桁の数値を設定できる様にして
いる。更に、第1レジスタ38のデータ入力端46をデ
ータバス32に接続し、第1レジスタ38のデータ出力
端48と第2レジスタ40のデータ入力端50は直接繋
ぎ、更に第2レジスタ40のデータ出力端52を、ウイ
ンドウ制御回路18に接続するとともに、第1レジスタ
38におけるデータの読込タイミングを規制する端子5
4には、データ書込信号S2が入力される。 【0020】更にリセット信号S3を、第1レジスタ3
8のリセット端子56には直接、第2レジスタ40のリ
セット端子58には、リセット部42におけるOR回路
60の一方の入力端を介して各々入力する様に構成して
いる。したがって、リセット信号S3の入力と連動し
て、第1および第2レジスタ40は同時に強制的にリセ
ット、すなわち「00」のデータが書き込まれる。 【0021】また、リセット部42を構成するAND回
路62における3つの入力端には、第1レジスタ38に
おける2つの反転出力端64と、表示ドットの切れ目に
対応する信号S4を入力可能とするとともに、AND回
路62の出力端をOR回路60の他方の入力端に接続し
ている。更にまた、第2レジスタ40におけるデータ入
力タイミングを規制する端子66には、垂直同期信号2
8の入力時期に対応した転送信号S5が入力される。 【0022】したがって、例えばベース画面14上にサ
ブ画面16が何ら表示されていない状態において、図5
(a)の様なサブ画面16を重畳表示しようとする場
合、サブ画面16の表示予定範囲内におけるA地点を走
査している時点で、図5(b)の様にサブ画面16のオ
ンを指示するデータ信号S1がCPU30側からデータ
バス32を介して送られると、所定の短時間だけ遅れた
時刻A’にデータ書込信号S2が入力されるのと連動し
て、入力データ信号S1は第1レジスタ38に書き込ま
れ、更に出力信号S6は第2レジスタ40の入力データ
となる。 【0023】しかしながら、かかる場合には直ちに第2
レジスタ40にデータが読み込まれることなく、垂直同
期信号28が描画プロセッサ34から送られ、その同期
信号28の入力と連動して帰線期間中の時刻Bに発生さ
れる転送信号S5が入力されるのを待ち、第2レジスタ
40にオン信号が読み込まれ、出力信号S7はウインド
ウ制御回路18にオンを指示する制御信号20として送
られる。 【0024】上記とは逆に、表示されているサブ画面1
6上におけるC地点の走査時に、CPU30側からサブ
画面16のオフを指示するデータ信号S1が表示制御回
路22に送られると、書込信号S2の入力と連動して第
1レジスタ38にはオフデータが書き込まれる。更に第
2レジスタ40には、表示面12上における1ドット分
のデータが表示される毎に出力されるドット切目信号S
4の入力があると直ちにオフ信号が読み込まれ、ウイン
ドウ制御回路18にサブ画面16のオフを指示する制御
信号20が送られるのである。 【0025】なお、図4(a)では簡単のために1組分
のレジスタを図示したが、実際は図4(b)の如く、4
つのサブ画面16に対応させて4組分のレジスタ38・
40を並列して備えている。更にその4組のレジスタ3
8・40は各々、第1、第2および第3の優先表示画面
とシステム画面との記憶領域が固定して設定されてお
り、この各領域に任意の画面番号をCPU30側から2
進2桁で書き込む事により、その領域に設定された優先
順位でサブ画面16が重畳表示され、「00」を書き込
む事により、開いていたサブ画面16を個別に閉じる様
にしている。 【0026】例えば、第2画面、第3画面および第1画
面の順で優先順位を第1レジスタ38に2進数で設定す
るとともに、システム画面16aを有効にすると、図2
(a)の様に、システム画面16aの下に、上記の様に
設定した優先順位で3面のサブ画面16が重畳表示され
るのである。 【0027】ウインドウ制御回路18は、図3にその概
略的な構成を示す如く、ディスプレイ10の表示面12
上で表示可能な複数枚の表示画面を並行して保存する画
像記憶部68と、該画像記憶部68に保存されたどの表
示画面上の画像を優先してディスプレイ10に表示すべ
きかを決定する画像選択部70と、取り出された画像デ
ータ69をディスプレイ10に対応したデータ形式に変
換する画面処理部72とから構成される。 【0028】画像記憶部68は、1つのベース画面14
および4つのサブ画面16を少なくとも1フレーム分づ
つ個別に記憶可能とする5面分のビデオメモリ74を備
え、画像プロセッサ34から送られる画像データ36に
より、リアルタイムでその記憶内容が更新される。更に
ベース画面14用の画像データ69aは、垂直および水
平同期信号と連動してフレーム全体が取り出されるが、
4つのサブ画面16用の画像データ69については、画
像選択部70から送られるアドレス88の指定により、
各表示画面上における必要範囲の画像データ69が選択
的に取り出される様にしている。 【0029】画像選択部70は、4つのサブ画面16毎
に個別に表示パラメータを記憶可能とする第3レジスタ
76と、該第3レジスタ76の設定データと描画プロセ
ッサ34から送られる走査位置データとから各サブ画面
16毎に表示に関するデータを出力する枠内判定回路7
8と、上記した表示制御回路22から送られるデータと
枠内判定回路78から送られるデータとから、表示画面
を判定する優先画面判定回路80と、この優先画面判定
回路80で表示することが判定されたサブ画面16の番
号と、枠内判定回路78から出力されるアドレス情報か
ら、画像記憶部68内から取り出す表示データのアドレ
ス88を決定する表示画面選択回路82とから構成され
る。 【0030】上記した第3レジスタ76に設定される表
示パラメータは、図2(b)に示すディスプレイ10の
表示面12上におけるサブ画面16の表示位置に関する
データと、図2(c)に示すビデオメモリ74上におけ
る表示範囲84に関するデータとからなる。 【0031】例えば、「A」の文字が画面一杯に描かれ
たサブ画面16の内、図2(c)の一点鎖線で示す中央
部分84の画像データ69を選択的に取り出し、図2
(b)の様にベース画面14上に表示枠86を設けてサ
ブ画面16として重畳表示する場合を例にとって説明す
る。 【0032】すなわち、図2の(b)で示す如く、ディ
スプレイ10の表示面12上における左上隅を原点と
し、サブ画面16の左上隅の座標(X1、Y1)、横幅
X2、縦幅Y2を第3レジスタ76上に設定することに
より、表示面12上での表示枠86の大きさ及び位置が
決まる。更に図2(c)の如く、ビデオメモリ74上に
おける表示範囲84の左上隅のアドレスM1を第3レジ
スタ76上に設定することにより、前記した表示枠86
の大きさから、画像記憶部68におけるビデオメモリ7
4上におけるデータの取り出し範囲が決定できる。 【0033】そこで、画像選択部70における枠内判定
回路78では、第3レジスタ76に設定された各サブ画
面16毎の表示位置データに基づき、表示面12上にお
ける現在の走査位置がその表示枠86内に含まれるサブ
画面16を判定し、優先画面判定回路80にその画面番
号を送る。その時、優先画面判定回路80には表示制御
回路22から各サブ画面16のオンオフ状態および優先
表示状態を示す制御信号20が同時に入力されている。
そこで、表示枠86内に走査位置があることが判定され
たサブ画面16であって、しかもその表示がオン設定さ
れ且つ最優先の表示順位のものを判定し、その画面番号
を表示画面選択回路82に送ることにより、その走査位
置で表示すべきサブ画面16が1面だけ特定される。 【0034】更にまた上記した枠内判定回路78から
は、第3レジスタ76内に設定した表示範囲および表示
位置のデータに基づき、現在の走査位置における各サブ
画面16毎の画像記憶部68上でのアドレスが出力され
ており、表示画面選択回路82では上記の様に特定され
たサブ画面16のアドレス88が択一的に選択され、画
像記憶部68に送られる。 【0035】したがって、画像記憶部68では指定され
たアドレス88に基づいてビデオメモリ74上から必要
な画像データ69を読み出したのち、画面処理部72で
ベース画面14の画像データ69aに優先してディスプ
レイ10に送ることにより、ベース画面14上にサブ画
面16を重畳表示するのである。
【図面の簡単な説明】 【図1】本発明の基本的な構成を示す概略図である。 【図2】表示画面上におけるサブ画面の重畳状態を示す
説明図である。 【図3】本発明の具体的な実施状態を示すブロック図で
ある。 【図4】図3における表示制御回路の構成を示す説明図
である。 【図5】図4に示す表示制御回路の動作状態を示す説明
図である。 【符号の説明】 10 ディスプレイ 12 表示面 14 ベース画面 16 サブ画面 18 ウインドウ制御回路 20 制御信号 22 表示制御回路 24 記憶手段 26 制御手段 34 描画プロセッサ 38 第1レジスタ 40 第2レジスタ 42 リセット部 44 フリップフロップ 68 画像記憶部 70 画像選択部 72 画面処理部 74 ビデオメモリ 76 第3レジスタ 78 枠内判定回路 80 優先画面判定回路 82 表示画面選択回路 84 表示範囲 86 表示枠
フロントページの続き (56)参考文献 特開 昭61−17188(JP,A) 特開 昭63−287889(JP,A) 特開 平5−297819(JP,A) 特開 平5−232914(JP,A) 特開 平5−333830(JP,A) 特開 平5−150759(JP,A) 実開 昭63−9646(JP,U) (58)調査した分野(Int.Cl.7,DB名) G09G 5/14 G06F 3/14 350 H04N 5/45 G09G 5/18

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 ディスプレイ(10)における表示面
    (12)の略全面を覆って表示されるベース画面(1
    4)上に、任意の大きさに設定されたサブ画面(16)
    を重畳して表示可能とするウインドウ制御回路(18)
    と、 該ウインドウ制御回路(18)に対して所定の制御信号
    (20)を送り、サブ画面(16)の表示時期を規制す
    る表示制御回路(22)とを備え 前記 表示制御回路(22)に、前記 サブ画面(16)のオンまたはオフ状態に対応する
    データを任意に書き込んで記憶可能とする記憶手段(2
    4)と、 該記憶手段(24)の出力側に接続され、前記ウインド
    ウ制御回路(18)に対するサブ画面(16)のオンま
    たはオフ時期を特定する制御信号(20)を出力可能と
    する制御手段(26)とを備えるとともに、前記 記憶手段(24)に対するオンを指示するデータ
    書き込み及びフレームの切れ目に対応する信号の入力と
    連動して、前記制御手段(26)からウインドウ制御回
    路(18)に対してオンを特定する制御信号(20)を
    出力させる一方、前記 記憶手段(24)に対するオフを指示するデータの
    書き込みに連動して、前記制御手段(26)からオフを
    特定する制御信号(20)を出力させる表示画面の重畳
    制御装置にあって、 更に前記制御手段(26)をレジスタ(40)で構成
    し、 前記記憶手段(24)に対するオフを指示するデータの
    書き込みと連動して出力される信号で、前記レジスタ
    (40)に保持しているデータをリセット可能とする一
    方、 記憶手段(24)に書き込まれたオンを指示するデータ
    をその入力データとし、垂直同期信号(28)に対応し
    た信号を、前記レジスタ(40)に対する前記入力デー
    タの読み込みタイミングとした ことを特徴とする重畳制
    御装置。
JP33994793A 1993-12-07 1993-12-07 表示画面の重畳制御装置 Expired - Lifetime JP3379723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33994793A JP3379723B2 (ja) 1993-12-07 1993-12-07 表示画面の重畳制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33994793A JP3379723B2 (ja) 1993-12-07 1993-12-07 表示画面の重畳制御装置

Publications (2)

Publication Number Publication Date
JPH07160237A JPH07160237A (ja) 1995-06-23
JP3379723B2 true JP3379723B2 (ja) 2003-02-24

Family

ID=18332270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33994793A Expired - Lifetime JP3379723B2 (ja) 1993-12-07 1993-12-07 表示画面の重畳制御装置

Country Status (1)

Country Link
JP (1) JP3379723B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001103392A (ja) 1999-09-29 2001-04-13 Nec Ic Microcomput Syst Ltd 画像枠生成回路及びそれを用いたデジタルテレビシステム

Also Published As

Publication number Publication date
JPH07160237A (ja) 1995-06-23

Similar Documents

Publication Publication Date Title
US6914606B2 (en) Video output controller and video card
JPH06180653A (ja) 割り込み処理方法および装置
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JP2002215122A (ja) マルチビジョン用プロジェクタ装置、およびこれを用いたマルチビジョン
JPS58160983A (ja) Crt表示装置
JP3379723B2 (ja) 表示画面の重畳制御装置
JPH09116827A (ja) 縮小映像信号処理回路
JP2001103392A (ja) 画像枠生成回路及びそれを用いたデジタルテレビシステム
JPH0667828A (ja) メニュー表示方法
JP3881475B2 (ja) 画像表示装置
JP3297475B2 (ja) 表示制御装置及び方法
JP2998417B2 (ja) マルチメディア情報処理装置
JP2714311B2 (ja) 多画面表示装置
JPH0540459A (ja) 表示制御装置
JP2821121B2 (ja) 表示制御装置
JPH0764524A (ja) 画像表示装置
JP5228326B2 (ja) 画像表示装置
JPH03235993A (ja) マルチウィンドウ表示方式
JP2001034258A (ja) 画像表示処理回路及びその処理方法
JPH07240896A (ja) マルチメモリ装置
JP2000098996A (ja) 画像表示装置
JPH01276196A (ja) 画像表示制御装置
JPH04270557A (ja) 縮小変換画像の表示方法
JPH05130504A (ja) 画像表示制御装置
JP2002064731A (ja) プロンプターの信号処理装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131213

Year of fee payment: 11

EXPY Cancellation because of completion of term