JP3881475B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3881475B2 JP3881475B2 JP15296199A JP15296199A JP3881475B2 JP 3881475 B2 JP3881475 B2 JP 3881475B2 JP 15296199 A JP15296199 A JP 15296199A JP 15296199 A JP15296199 A JP 15296199A JP 3881475 B2 JP3881475 B2 JP 3881475B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- line
- frame memory
- storage means
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の属する技術分野】
本発明は、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示することによって画像表示する画像表示装置に関する。
【0002】
【従来の技術】
近年、多画素数のデ−タの画面表示が必要とされる場合が生じている。例えば、細密な画像を必要とするデザイン分野用途や大きな表示を必要とするスクリーン的な用途の場合などである。
【0003】
これらの場合の表示を実現する方法として、一つの表示画面を複数の区画に分割し、それぞれの区画に対応して表示制御回路を設け、別々に表示制御する構成したものがある。
【0004】
このような方法がとられる理由としては、多画素数対応のディスプレイ自体が製造可能であるとしても、画素数の多いため、表示周波数が高くなり一つの表示制御回路では対応できなくなったためである。
【0005】
ここで、かかる一つの表示画面を複数の区画に分割し、それぞれの区画の表示制御を別々に行う表示装置の場合、それぞれの表示回路ごとにフレ−ムメモリを設けるのが一般的である。
【0006】
このような一つの表示画面を複数の区画に分割して、それぞれ別々に表示制御を行う表示装置の場合、表示する情報が画面のどの位置に表示されるかを算出しつつ、複数の区画の対応するフレ−ムメモリに表示情報を書き込むことが必要となる。
【0007】
したがって、どのフレ−ムメモリに書き込むかは、表示制御を行うソフトウェアの負担となり、複雑な制御を必要とする。
【0008】
【発明が解決しようとする課題】
本発明は、上記したソフトウェアの負担や複雑な制御を軽減・解消するためのもので、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示することによって画像表示する画像表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記課題解決のため、本発明の一態様は、表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、前記区画それぞれの1ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、前記区画それぞれの1ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、拡大表示の横倍率を格納する横倍率格納手段と、拡大表示の縦倍率を格納する縦倍率格納手段と、前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段とを有することを特徴とする。
【0010】
また、本発明の別の態様は、表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、前記区画それぞれの1ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、前記区画それぞれの1ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、拡大表示の横倍率を格納する横倍率格納手段と、拡大表示の縦倍率を格納する縦倍率格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合でも各前記区画の各画面の先頭ラインの表示に用いられる場合でもない場合には前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報を格納する第三の位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第三の位置指示格納手段の内容に基づき横方向に複数回繰り返し出力する手段と、前記区画それぞれの各画面の先頭ライン表示とすべき前記フレ−ムメモリのラインデ−タの位置をライン単位未満相当で指示する情報を格納するライン位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるラインデ−タが各前記区画の各画面の先頭ラインの表示に用いられる場合には前記ライン位置指示格納手段の内容に基づき縦方向に複数回繰り返し出力する手段とを有することを特徴とする。
【0012】
これらにより、読み出しアドレスを各区画に対応して設定・発生し、ソフトウェアのフレ−ムメモリへの書き込み制御を表示区画が複数あることを全く意識することなく単一のフレ−ムメモリへの書き込みとして実行できる。また、フレ−ムメモリに書き込まれたデ−タを元デ−タとして複数の区画を有する表示部に拡大表示することに対応し、各区画画面左端に生ずる端数となるデ−タを正確に破棄する。さらに、拡大により生ずるデ−タの各区画画面へのまたがりを処理しそれら表示のつながりを補正する。
【0013】
また、上記に加え、さらに、前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段とを有することを特徴とする。
【0014】
これは、読み出されるフレ−ムメモリの1ワ−ド幅が区画の1表示デ−タビット数より大きい場合に各区画画面左端に生ずる本来必要のない端数となるデ−タを切り捨てるためである。
【0019】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら説明する。
【0020】
図1は、本発明の実施形態である画像表示装置の構成を示す図である。
【0021】
本実施形態は、ディスプレイ構成を2×2の4画面とし、そのそれぞれを一つの表示画面の決められた区画とする場合に本発明を適用したものである。
【0022】
同図に示すように、この画像表示装置は、CPU(central processing unit)1、CRT(cathode ray tube)コントロ−ラ2、表示アドレス指定回路3、フレ−ムメモリ4、表示デ−タ切捨て回路5、一つの表示画面を例えば4つの区画に分割し、それぞれの区画を表示領域A、B、C、D(以後この表示領域A、B、C、Dのことをディスプレイ6、7、8、9と呼ぶ。)とした表示装置とを有する。
【0023】
CPU1は、表示デ−タのフレ−ムメモリ4への書き込み制御を実行する他、図示を省略したその他の制御を行うものである。
【0024】
CRTコントロ−ラ2は、上記の書き込み制御に際しフレ−ムメモリ4をハ−ドウェア的に制御するものである。
【0025】
表示アドレス指定回路3は、各ディスプレイ6、7、8、9に表示させるべきデ−タを読み出すためのフレ−ムメモリ4のアドレスを発生するものである。
【0026】
フレームメモリ4は、一つの表示画面に対応する2次元対応のメモリであり、CPU1により、CRTコントロ−ラ2を介してデータが書き込まれ、表示アドレス指定回路3により読み出しアドレスを指定され表示デ−タ切捨て回路5を介し、ディスプレイ6、7、8、9にデータ表示するものである。
【0027】
フレ−ムメモリ4へのデ−タ書き込みについて、説明する。
【0028】
フレ−ムメモリ4へのデ−タ書き込みは、ディスプレイすなわち決められた区画がいくつあろうとも関係なく、それらは単一であり、単純に縦横の画素数関係を維持したままのものとしてなされる。
【0029】
これは、本発明の目的とするところの、ソフトウェアの負担や複雑な制御を軽減・解消して、単一のフレ−ムメモリから、一つの表示画面において決められた個々の区画それぞれに分割表示するのを実現するためである。
【0030】
例えば、書き込まれるデ−タは、一画素あたり32ビットで横3200画素×縦2400ライン、一画素あたり8ビットで横800画素×縦600ライン、また、一画素あたり8ビットで横1066画素×縦343ラインなど、一画素あたりのビット数や縦横の画素数、縦横の画素数比など様々な場合があり得る。
【0031】
これらのデ−タがフレームメモリ4に書き込まれると、画面左上に対応する格納領域から右へ横画素デ−タ分、下へラインデ−タ分詰められ格納される。
【0032】
いずれの場合も、単純な縦横の書き込みであるから複数のディスプレイ6、7、8、9があることを考慮する必要なく格納することができる。
【0033】
次に、表示アドレス指定回路3の動作を説明する。
【0034】
ここでは、例として、ディスプレイ6、7、8、9の表示対応が図2に示されたような縦横の画素数及びライン数で、また一画素あたり32ビットのデ−タ量で表示される場合について説明する。同図のように横は3200画素で、縦は2400ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ4に一画面として書き込まれている。
【0035】
また、例として、フレ−ムメモリ4の容量も上記と同じ横3200画素で縦2400ライン、一画素あたり32ビットのデ−タがちょうど収まる大きさであるとして説明する。
【0036】
同図を見てわかるようにディスプレイ6、7、8、9はそれぞれ表示のため必要とするフレ−ムメモリ内の領域すなわちアドレスが異なる。
【0037】
そこで、これらのディスプレイ6、7、8、9への表示のためそれぞれ適切なアドレスを発生させようとするのが表示アドレス指定回路3の機能である。
【0038】
アドレスの発生について、図3を参照して説明する。
【0039】
同図は表示アドレス指定回路3の詳細を説明する図である。A先頭アドレス設定31Aは、ディスプレイ6の画面先頭表示とすべきフレ−ムメモリ4のデ−タを格納するそのアドレスを格納するレジスタである。
【0040】
同様に、それぞれ、B先頭アドレス設定31Bは、ディスプレイ7の画面先頭表示とすべきフレ−ムメモリ4のデ−タを格納するそのアドレスを格納するレジスタ、C先頭アドレス設定31Cは、ディスプレイ7の画面先頭表示とすべきフレ−ムメモリ4のデ−タを格納するそのアドレスを格納するレジスタ、D先頭アドレス設定31Dは、ディスプレイ7の画面先頭表示とすべきフレ−ムメモリ4のデ−タを格納するそのアドレスを格納するレジスタである。
【0041】
例えば、フレ−ムメモリ4から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅がともに256ビットである場合を例にとると、上記設定31Aの内容は、00000(16進表示)、上記設定31Bの内容は、000C8(設定31A内容に、1600画素×32ビット/256ビット、を加え16進表示にしたもの)であり、上記設定31Cの内容は、75300(設定31A内容に、3200画素×1200ライン×32ビット/256ビット、を加え16進表示にしたもの)、設定31Dの内容は、753C8(設定31C内容に設定31B内容を加えたもの)である。
【0042】
これらの、各ディスプレイ先頭アドレスを参照して最初の表示アドレスがアドレス更新部32A内の表示アドレス出力ステップ34により出力され、フレ−ムメモリ4の中のメモリアクセス優先順序回路33に導かれる。
【0043】
なお、ここで、アドレス更新部32A、同32B、同32C、同32Dは同一の機能を果たすものである。
【0044】
発生アドレスの更新は、次のようになされる。
【0045】
表示アドレス出力ステップ34により最初のアドレスが発生されたあと、カウンタ更新ステップ35によりカウンタが更新される。このカウンタはアドレス発生によりディスプレイそれぞれの1ライン表示が終了したか否かを判定するためのものである。
【0046】
したがって、次の1/2ライン判定ステップ36で、これが判定できる。ここで、1/2ライン判定となっているのは、フレ−ムメモリ4の格納状態を基準として記載したからであり、より一般的には、ディスプレイそれぞれの1ライン表示とすべきフレ−ムメモリ4内のワード数に達したかを判定する。この例では、このワ−ド数は、200(1600画素×32ビット/256ビット)である。
1/2ラインに達しなければ1アドレス分加算ステップ38ですぐ隣のアドレスを発生すべく更新され、表示アドレス出力ステップ34に戻る。
【0047】
1/2ラインに達した場合は、1/2ライン分加算ステップ37により、ディスプレイそれぞれでいえば1ライン分飛ばされたアドレスを発生すべく更新され、表示アドレス表示ステップ34へ戻る。
【0048】
ここで、1/2ライン分加算となっているのは、フレ−ムメモリ4の格納状態を基準としまたフレ−ムメモリ4の容量がちょうど4つのディスプレイの表示可能量と同一だからであり、より一般的には、ディスプレイそれぞれの1ライン表示の最後から次のラインの先頭までに相当するフレ−ムメモリ4内のワ−ド数分の加算である。この例では、このワ−ド数は200(1600画素×32ビット/256)である。
【0049】
メモリアクセス優先順序回路33は各ディスプレイに対応して発生された表示アドレスを優先順にフレ−ムメモリ4本体にアクセスするためのものである。
【0050】
これにより、複数のディスプレイの中の適切なディスプレイに表示するためのデ−タを出力することができる。
【0051】
以上、説明したように、この実施形態は、一つの表示画面のおいて決められた個々の区画それぞれの画面に相当するディスプレイ6、7、8、9それぞれの画面先頭表示とすべきフレ−ムメモリ4のデ−タを格納する該フレ−ムメモリのアドレスを格納するレジスタと、前記ディスプレイ6、7、8、9それぞれの1ライン表示とすべき前記フレ−ムメモリ4内のワ−ド数を格納するレジスタと、前記ディスプレイそれぞれの1ライン表示の最後から次のラインの先頭までに相当する前記フレ−ムメモリ4内のワ−ド数を格納する第二のレジスタとを設けることによって、読み出しアドレスを個々の区画に対応する各ディスプレイ6、7、8、9に対応して設定・発生することができる。
【0052】
次に、表示デ−タ切捨て回路5の動作を説明する。
【0053】
ここでは、例として、ディスプレイ6、7、8、9の表示対応が図2に示されたような縦横の画素数及びライン数で、また一画素あたりは上記と異なり8ビットのデ−タ量で表示される場合について説明する。同図のように横は3200画素で、縦は2400ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ4に一画面として書き込まれている。
【0054】
ここで、フレ−ムメモリに書き込まれたデータはまた上記と異なり800画素×600ライン分である場合を例にとる。
【0055】
また、フレ−ムメモリ4の容量は上記で詳述した場合と同じ横3200画素で縦2400ライン、一画素あたり32ビットのデ−タがちょうど収まる大きさであるとする。
【0056】
また、フレ−ムメモリ4から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅は上記と同様ともに256ビットである場合を例示する。
【0057】
これらを踏まえ、この場合は、もとのデ−タが800画素×600ラインであるから、前提として、4つのディスプレイに表示するために縦横ともに4倍に拡大する必要がある。
【0058】
この倍率処理は倍率処理部48A、48B、48C、48Dでなされるがこれについては後述する。
【0059】
ここでは、表示デ−タ切捨て回路5の中の表示デ−タ切捨て部41A、41B、41C、41Dの機能を説明する。
【0060】
フレ−ムメモリ4から読み出された各ディスプレイへの表示デ−タは、メモリバス幅のワード単位すなわち256ビットで出力される。つまり、この例では32(=258ビット/8ビット)画素分が同一ワ−ドとして出力される。
【0061】
このため、そのまま出力すると各ディスプレイの左端で必要のない画素が表示される場合があり得る。この不都合を取り除くのがこの表示デ−タ切捨て部41A、41B、41C、41Dの機能である。
【0062】
この例では、ディスプレイ6への画面先頭表示とすべきフレ−ムメモリ4のアドレスは00000(16進表示)、ディスプレイ7への画面先頭表示とすべきフレ−ムメモリ4のアドレスは0000C(400画素×8ビット/256ビット=12.5、を00000番地からの順として整数に切り捨て16進表示にしたもの)である。
【0063】
この様子を図6に示す。すなわち、メモリバス幅256ビットでディスプレイ6(A画面)に表示するため読み出すと、読み出し0から読み出し12の途中までがその1ラインとなり、ディスプレイ7(B画面)に表示するため読み出すと、最初の読み出しワ−ドの途中からがその1ラインの始まりとなる。
【0064】
そこで、この場合であれば、ディスプレイ7の表示のためのデ−タで水平表示の最初のデータが含まれるワ−ドについて必要のない部分を切り捨てる。必要のない部分のビット数は、図6を参照すると、256ビット−(400画素×8ビット−256ビット×12ワ−ド)で算出され、128ビットとなる。
【0065】
これらの機能を図4に示す判定ステップ42、切捨てビット数の選択ステップ43、各ビット数切捨てステップ44、45、46、47に基づき説明する。
【0066】
フレ−ムメモリ4から読み出される各ディスプレイ6、7、8、9への表示デ−タは、まず、水平表示の最初かどうかステップ42で判定される。最初でない場合は256ビットのまま倍率処理部48A、48B、48C、48Dに送られる。すべてのビットを表示に使用するためである。
【0067】
水平表示の最初であれば、切捨てビット数の選択ステップ43に導き、レジスタに書き込まれた数値(0、1、2、3のいずれか)を参照し、”0”の場合は切り捨てず、”1”の場合は0〜63ビット切捨て、”2”の場合は0〜127ビット切捨て、”3”の場合は0〜191ビット切捨ての処理を実行する。なおこの実行の様子を図示すると図5のようになる。
【0068】
つまり、ここで、この0、1、2、3のいずれかを格納するレジスタは、ディスプレイ6、7、8、9それぞれの各ラインの先頭表示とすべきフレ−ムメモリ4のデ−タを含むワ−ド内の該デ−タの位置をおおまかに指示する情報を格納するレジスタとなっている。
【0069】
この例では、ディスプレイ6、8では”0”が選択され、ディスプレイ7、9では”2”が選択される。
【0070】
なお、この例では4つの選択肢としたがさらに細かく選択肢を設けてもよい。これにより、さらにいろいろな元デ−タがフレ−ムメモリ4に書き込まれる場合に対応できる。
【0071】
以上説明したように、表示デ−タ切捨て部41A、41B、41C、41Dのはたらきにより、ディスプレイ6、7、8、9それぞれの各ラインの先頭表示とすべきフレ−ムメモリ4のデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納するレジスタと、フレ−ムメモリ4から読み出されるワ−ドが各ディスプレイ6、7、8、9の各ラインの先頭の表示に用いられる場合には前記指示する情報を格納するレジスタの内容に基づき該ワ−ドの一部を切り捨てる手段を設けたので、読み出されるフレ−ムメモリの1ワ−ド幅がディスプレイの1表示デ−タビット数より大きい場合に各ディスプレイ画面左端に生ずる本来必要のない端数となる表示デ−タを切り捨てることができる。
【0072】
次に、表示デ−タ切捨て回路5の倍率処理部48A、48B、48C、48Dの動作を説明する。
【0073】
ここでは、例として、ディスプレイ6、7、8、9の表示対応が図2に示されたような縦横の画素数及びライン数で、また一画素あたりは上記と同じ8ビットのデ−タ量で表示される場合について説明する。同図のように横は3200画素で、縦は2400ラインであり、これらの表示に用いられるべきデータがフレ−ムメモリ4に一画面として書き込まれている。
【0074】
ここで、フレ−ムメモリに書き込まれたデータはまた上記と異なり1066画素×343ライン分である場合を例にとる。
【0075】
また、、フレ−ムメモリ4の容量は上記で詳述した場合と同じ横3200画素で縦2400ライン、一画素あたり32ビットのデ−タがちょうど収まる大きさであるとして説明する。
【0076】
また、切捨てビット数の選択ステップ43の選択肢も上記と同様4つの場合を例にとる。
【0077】
また、フレ−ムメモリ4から一つのアドレス指定により読み出されるデ−タすなわちワ−ド幅およびその転送のためのメモリバス幅は上記と同様ともに256ビットである場合を例示する。
【0078】
これらを踏まえ、この場合は、もとのデ−タが1066画素×343ラインであるから、前提として、4つのディスプレイに表示するために横3倍、縦7倍に拡大する必要がある。
【0079】
この拡大処理と、上記の手段に増して各ディスプレイ画面左端に生ずる端数となるデ−タを正確に破棄するするとともに、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するのが倍率処理部48A、48B、48C、48Dの機能である。
【0080】
この例では、ディスプレイ6への画面先頭表示とすべきフレ−ムメモリ4のアドレスは00000(16進表示)、ディスプレイ7への画面先頭表示とすべきフレ−ムメモリ4のアドレスは00010(533画素×8ビット/256ビット=16.65625、を00000番地からの順として整数に切り捨て16進表示にしたもの)である。
【0081】
この様子を図示すると図7(a)のようになる。この図示された同図(a)内のディスプレイ7(B画面)への読み出し0を詳細に示すと同図(b)のようになる。
【0082】
すなわち、この読み出し0は、フレ−ムメモリ4の第0ワ−ドから数えて第16ワ−ドであるから、もとの画素番号でいうと第0画素から数えて512〜543までの32画素、各8ビットで計256ビットである。
【0083】
この内、前述した表示デ−タ切捨て部41Aのはたらきにより、ここでは、もとの画素でいう512から527までの16画素、128ビットは切り捨てられる。切り捨てられるビットにディスプレイ6(B画面)に表示すべきデ−タは全くないからである。
【0084】
ここで、デスプレイ6、7(A画面、B画面)の境界となるべき切換え位置を正確に割り出すと、横に3倍に拡大された場合に各ディスプレイの1ライン、1600画素に対応させる必要があることから、1600/3で(533+1/3)画素の位置である。
【0085】
この位置を図7(b)の第533画素上の縦線で示す。
【0086】
この位置は、同図(b)を見てわかるように、切り捨てられた第527画素からさらに画素デ−タ単位で5画素、加えること画素デ−タ単位未満で1/3画素後方となる。ここで5画素は同図(b)の端数71で示される。
【0087】
第533画素をさらに表示に用いられる横に3倍に拡大したものとして図示したのが同図(c)である。すなわち、これら3回続けて同一のデ−タが出力されるうち、最初の1がディスプレイ6(A画面)に、残りの2がディスプレイ7 (B画面)に表示されるべきものである。ここで、同図(c)のH境界またがり数72が上記の画素デ−タ単位未満の1/3という数値から導ける。
【0088】
ここまでの説明から、水平方向に関して、各ディスプレイの画面左端に生ずる端数となるデ−タを正確に破棄し、また、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するためには、上記した切り捨てビット数の選択ステップ43の他に、横倍率数(この場合は3)、端数71(この場合は5)、H境界またがり数72(この場合は2)が必要となることが示された。
【0089】
次に倍率処理部48A、48B、48C、48Dの垂直処理に関する説明をする。
【0090】
この例では、ディスプレイ6への画面先頭ラインとすべきフレ−ムメモリ4のもとのラインはライン0、ディスプレイ8への画面先頭ラインとすべきフレ−ムメモリ4のもとのラインはライン171かライン172(1200/7の小数点以下をを切り上げるか切り捨てるかによる)である。
【0091】
この様子を図示すると図8(a)のようになる。
【0092】
ここで、デスプレイ6、8(A画面、C画面)の境界となるべき切換え位置を正確に割り出すと、縦に7倍に拡大された場合に各ディスプレイのライン数、1200ラインに対応させる必要があることから、1200/7で(171+3/7)ラインの位置である。
【0093】
この位置を図8(a)の第171ライン上の横線で示す。
【0094】
この位置は、同図(a)を見てわかるように、ライン境界からラインデ−タ単位未満の3/7ライン後方となる。
【0095】
第171ラインを表示に用いられる縦に7倍に拡大したものとして図示したのが同図(b)である。すなわち、これら7回続けて同一のラインデ−タが出力されるうち、最初の3がディスプレイ6(A画面)に、残りの4がディスプレイ8(C画面)に表示されるべきものである。ここで、同図(b)のV境界またがり数82が上記のラインデ−タ単位未満の3/7という数値から導ける。
【0096】
ここまでの説明から、垂直方向に関して、拡大により生ずるデ−タの各ディスプレイ画面へのまたがりを処理しそれら表示のつながりを補正するためには、縦倍率数(この場合は7)、V境界またがり数82(この場合は4)が必要となることが示された。
【0097】
以上で説明した、横倍率数、端数71、H境界またがり数72、縦倍率数、V境界またがり数82、を踏まえ、倍率処理部48A,48B,48C,48Dの動作手順を図9を参照して説明する。
【0098】
表示デ−タ切捨て部41A、41B、41C、41Dの出力は、通常はワ−ド幅256ビットであるが、これらは表示デ−タ切捨て部の処理により、64ビット、128ビット、192ビットの場合もある。
【0099】
これらのデ−タが倍率処理部48A、48B、48C、48Dに入力されると、まず垂直表示の初めであるかが判定ステップ91で判定される。
【0100】
したがって、ここで最初の表示ラインデ−タの場合、そうでない場合により、次のステップ92の処理が異なる。つまり、最初の表示ラインのみ、V境界またがり数分表示し、それ以降は縦倍率数分表示する。ここで、V境界またがり数82、縦倍率数はレジスタに格納されているものである。
【0101】
次に、水平表示の初めであるかが判定ステップ93で判定される。
【0102】
水平表示の初めであれば、ステップ94により端数分だけ表示デ−タを下位にシフトする。これは、表示に不要なデ−タをもとの画素単位で正確に破棄するためである。
【0103】
また、次に、ステップ95で最初表示画素のみ、H境界またがり数分表示し、それ以降は横倍率数分表示する。ここで、端数71、H境界またがり数、横倍率数はレジスタに格納されているものである。
【0104】
これらの手順により、表示デ−タの出力ステップ96により表示データは、対応する各ディスプレイ6、7、8、9に出力される。
【0105】
以上説明したように、倍率処理部48A、48B、48C、48Dのはたらきにより、拡大表示の横倍率を格納するレジスタと、拡大表示の縦倍率を格納するレジスタと、フレ−ムメモリ4から読み出されるワ−ドが各ディスプレイ6、7、8、9の各ラインの先頭の表示に用いられる場合でも各ディスプレイ6、7、8、9の各画面の先頭ラインの表示に用いられる場合でもない場合には読み出されるフレ−ムメモリ4の内容を横方向縦方向それぞれに横倍率を格納するレジスタの内容と縦倍率を格納するレジスタの内容に基づき複数回繰り返し出力する手段と、ディスプレイ6、7、8、9それぞれの各ラインの先頭表示とすべきフレ−ムメモリ4のデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報すなわち端数71を格納する第二のレジスタと、フレ−ムメモリ4から読み出されるワ−ドが各ディスプレイ6、7、8、9の各ラインの先頭の表示に用いられる場合には第二のレジスタの内容に基づき該ワ−ドを下位にシフトする手段と、ディスプレイ6、7、8、9それぞれの各ラインの先頭表示とすべきフレ−ムメモリ4のデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報すなわちH境界またがり数を格納する第三のレジスタと、フレ−ムメモリ4から読み出されるワ−ドが各ディスプレイ6、7、8、9の各ラインの先頭の表示に用いられる場合には第三のレジスタの内容に基づき横方向に複数回繰り返し出力する手段と、ディスプレイ6、7、8、9それぞれの各画面の先頭ライン表示とすべきフレ−ムメモリ4のラインデ−タの位置をライン単位未満相当で指示する情報すなわちV境界またがり数を格納するレジスタと、フレ−ムメモリ4から読み出されるラインデ−タが各ディスプレイ6、7、8、9の各画面の先頭ラインの表示に用いられる場合にはV境界またがり数を格納する上記のレジスタの内容に基づき縦方向に複数回繰り返し出力する手段を設けたので、フレ−ムメモリ4に書き込まれたデ−タを元デ−タとして縦横に複数配されるディスプレイに拡大表示することに対応し、また、前述した表示デ−タ切捨て部41A、41B、41C、41Dのみのはたらき増して各ディスプレイ6、7、8、9画面左端に生ずる端数となるデ−タを正確に破棄するするとともに、さらに、拡大により生ずるデ−タの各ディスプレイ6、7、8、9画面へのまたがりを処理しそれら表示のつながりを補正することができる。
【0106】
また、複数のディスプレイの中の適切なディスプレイに表示することができる。 なお、この場合で、より簡易な処理としては、H境界またがり数72、V境界またがり数82を用いる処理だけは行わず、各ディスプレイの表示境界については、多少雑な表示とすることもできる。場合によって、H境界またがり数72、V境界またがり数82がともにゼロとなる場合もあるし、また、ディスプレイの特性として周辺の表示歪みの影響の方が大きい場合もあるからである。
【0107】
以上の例では、一つの表示画面において決められる区画に相当するディスプレイは縦2台、横2台の場合を説明したが、区画に応じてこれらの台数を増加させればさらに精細または巨大な画像表示を実現できる。
【0108】
例えば、本発明を用い、640画素×480ラインの液晶ディスプレイを縦横ともに5台、合計25台備えることで3200画素×2400ラインのモニタ−も簡便に一つのフレ−スメモリへの書き込みとして実現できる。
【0109】
【発明の効果】
以上説明したように、本発明によれば、読み出しアドレスを各区画に対応して設定・発生し、ソフトウェアのフレ−ムメモリへの書き込み制御を表示区画が複数あることを全く意識することなく単一のフレ−ムメモリへの書き込みとして実行できる。また、フレ−ムメモリに書き込まれたデ−タを元デ−タとして複数の区画を有する表示部に拡大表示することに対応し、各区画画面左端に生ずる端数となるデ−タを正確に破棄する。さらに、拡大により生ずるデ−タの各区画画面へのまたがりを処理しそれら表示のつながりを補正する。
【図面の簡単な説明】
【図1】本発明の一実施形態の構成を示すブロック図。
【図2】各区画に相当するディスプレイの構成例を示す図。
【図3】表示アドレス指定回路3の詳細を示す図。
【図4】表示デ−タ切り捨て回路5の詳細を示す図。
【図5】表示回路切り捨て部41A、41B、41C、41Dの機能の説明図。
【図6】フレ−ムメモリ4からの読み出しの説明図。
【図7】各区画に相当するディスプレイの水平方向の境界における表示の説明図。
【図8】各区画に相当するディスプレイの垂直方向の境界における表示の説明図。
【図9】倍率処理部48A、48B、48C、48Dの詳細を示す図。
【符号の説明】
3 表示アドレス指定回路
4 フレ−ムメモリ
5 表示デ−タ切捨て回路
6、7、8、9 ディスプレイ
31A、31B、31C、31D 先頭アドレス設定
32A、32B、32C、32D アドレス更新部
41A、41B、41C、41D 表示デ−タ切り捨て部
48A、48B、48C、48D 倍率処理部
71 端数
72 H境界またがり数
82 V境界またがり数
Claims (4)
- 表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、
前記区画それぞれの1ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、
前記区画それぞれの1ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、
前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、
拡大表示の横倍率を格納する横倍率格納手段と、
拡大表示の縦倍率を格納する縦倍率格納手段と、
前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と
を有することを特徴とする画像表示装置。 - 前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段と
をさらに有することを特徴とする請求項1記載の画像表示装置。 - 表示画面において決められた個々の区画それぞれの画面に先頭表示すべきデ−タが格納されたフレ−ムメモリのアドレスを格納するアドレス格納手段と、
前記区画それぞれの1ラインに表示すべきデ−タの前記フレ−ムメモリ内のワ−ド数を格納するワード数格納手段と、
前記区画それぞれの1ラインの最後から次のラインの先頭までに相当する前記フレ−ムメモリ内のワ−ド数を格納する第二のワード数格納手段と、
前記アドレス格納手段の内容が出発アドレスとされ前記ワ−ド数格納手段の内容分アドレスが更新されるごとに前記第二のワ−ド数格納手段の内容分飛ばされ発生されるアドレスにより前記フレ−ムメモリをアクセスするアクセス手段と、
拡大表示の横倍率を格納する横倍率格納手段と、
拡大表示の縦倍率を格納する縦倍率格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合でも各前記区画の各画面の先頭ラインの表示に用いられる場合でもない場合には前記アクセス手段により読み出される前記フレ−ムメモリの内容を横方向縦方向それぞれに前記横倍率格納手段の内容と前記縦倍率格納手段の内容に基づき複数回繰り返し出力する手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位で指示する情報を格納する第二の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第二の位置指示格納手段の内容に基づき該ワ−ドを下位にシフトする手段と、
前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置をデ−タ単位未満相当で指示する情報を格納する第三の位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記第三の位置指示格納手段の内容に基づき横方向に複数回繰り返し出力する手段と、
前記区画それぞれの各画面の先頭ライン表示とすべき前記フレ−ムメモリのラインデ−タの位置をライン単位未満相当で指示する情報を格納するライン位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるラインデ−タが各前記区画の各画面の先頭ラインの表示に用いられる場合には前記ライン位置指示格納手段の内容に基づき縦方向に複数回繰り返し出力する手段と
を有することを特徴とする画像表示装置。 - 前記区画それぞれの各ラインの先頭表示とすべき前記フレ−ムメモリのデ−タを含むワ−ド内の該デ−タの位置を指示する情報を格納する位置指示格納手段と、
前記フレ−ムメモリから前記アクセス手段により読み出されるワ−ドが各前記区画の各ラインの先頭の表示に用いられる場合には前記位置指示格納手段の内容に基づき該ワ−ドの一部を切り捨てる手段と
をさらに有することを特徴とする請求項3記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15296199A JP3881475B2 (ja) | 1999-05-31 | 1999-05-31 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15296199A JP3881475B2 (ja) | 1999-05-31 | 1999-05-31 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000338948A JP2000338948A (ja) | 2000-12-08 |
JP3881475B2 true JP3881475B2 (ja) | 2007-02-14 |
Family
ID=15551952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15296199A Expired - Fee Related JP3881475B2 (ja) | 1999-05-31 | 1999-05-31 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3881475B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105359206B (zh) * | 2013-07-05 | 2017-05-31 | 三菱电机株式会社 | 多个显示器的显示装置 |
CN103929610B (zh) * | 2014-04-23 | 2017-08-08 | 利亚德光电股份有限公司 | 用于led电视的数据处理方法、装置及led电视 |
-
1999
- 1999-05-31 JP JP15296199A patent/JP3881475B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000338948A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
JPH08179743A (ja) | ウインドウ表示処理装置 | |
JP3477666B2 (ja) | 画像表示制御装置 | |
JP3881475B2 (ja) | 画像表示装置 | |
US5870074A (en) | Image display control device, method and computer program product | |
JP2737898B2 (ja) | ベクトル描画装置 | |
JPS61141480A (ja) | 拡大文字処理方法 | |
JPH08202310A (ja) | 画面駆動回路 | |
JP3729187B2 (ja) | 画像表示装置 | |
JPS592076A (ja) | 画像表示装置 | |
JP3043077B2 (ja) | フレームバッファ制御装置 | |
JPH0764524A (ja) | 画像表示装置 | |
JP3379723B2 (ja) | 表示画面の重畳制御装置 | |
JP3297475B2 (ja) | 表示制御装置及び方法 | |
JP3094624B2 (ja) | 画像表示装置 | |
JPS63250688A (ja) | 表示アダプタ | |
JPH0131197B2 (ja) | ||
JP2555325B2 (ja) | 表示装置 | |
JP3066208U (ja) | 画像表示装置 | |
JPS63184791A (ja) | ブリンク制御方式 | |
JP3039283B2 (ja) | 画像処理方法及び装置 | |
JPH03235993A (ja) | マルチウィンドウ表示方式 | |
JPS6354681A (ja) | 画像表示制御装置 | |
JP2004040505A (ja) | 画像処理装置 | |
JPH10145585A (ja) | 拡大画像生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |