JP2990163B1 - 記憶表示装置 - Google Patents
記憶表示装置Info
- Publication number
- JP2990163B1 JP2990163B1 JP10204084A JP20408498A JP2990163B1 JP 2990163 B1 JP2990163 B1 JP 2990163B1 JP 10204084 A JP10204084 A JP 10204084A JP 20408498 A JP20408498 A JP 20408498A JP 2990163 B1 JP2990163 B1 JP 2990163B1
- Authority
- JP
- Japan
- Prior art keywords
- address
- absolute value
- axis
- coordinate
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
【要約】
【課題】 表示パネルが回転したとき半導体メモリ装置
のデータの読み出し開始点をＣＰＵ等で座標計算する必
要のない記憶表示装置を提供する。 【解決手段】 本発明による記憶表示装置は、半導体メ
モリ装置１と、書込装置２と、読出装置３と、表示パネ
ル６とにより構成される。半導体メモリ装置１のアドレ
スは、原点対称となるような正負の符号付きの座標値に
より表される。書込装置２は、座標値に正負の符号を付
けて半導体メモリ装置１にデータを書き込む。読出装置
３は、座標値に正負の符号を付けて半導体メモリ装置１
に記憶されたデータを読み出す。これにより、表示パネ
ルが回転したとき半導体メモリ装置のデータの読み出し
開始点をＣＰＵ等で座標計算する必要のない記憶表示装
置が得られる。
のデータの読み出し開始点をＣＰＵ等で座標計算する必
要のない記憶表示装置を提供する。 【解決手段】 本発明による記憶表示装置は、半導体メ
モリ装置１と、書込装置２と、読出装置３と、表示パネ
ル６とにより構成される。半導体メモリ装置１のアドレ
スは、原点対称となるような正負の符号付きの座標値に
より表される。書込装置２は、座標値に正負の符号を付
けて半導体メモリ装置１にデータを書き込む。読出装置
３は、座標値に正負の符号を付けて半導体メモリ装置１
に記憶されたデータを読み出す。これにより、表示パネ
ルが回転したとき半導体メモリ装置のデータの読み出し
開始点をＣＰＵ等で座標計算する必要のない記憶表示装
置が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶表示装置に関
し、特に半導体メモリ装置にデータを書き込み、かつ、
半導体メモリ装置のデータを読み出して表示する記憶表
示装置に関する。
し、特に半導体メモリ装置にデータを書き込み、かつ、
半導体メモリ装置のデータを読み出して表示する記憶表
示装置に関する。
【０００２】
【従来の技術】従来の記憶表示装置においては、アドレ
スはシーケンシャルに０番地から順にメモリ容量分を割
り当てられている。従来の記憶表示装置の１つとして、
例えば図１７に示すような構成のものが知られている
（ＮＥＣデータ・ブック“ダイナミックＲＡＭ”編ｐ７
５６の資料番号Ｍ１０９８０ＪＪ１Ｖ０ＤＢ００（第１
版））。この記憶表示装置は、メモリセルアレイ１０１
と、行デコーダ１０２と、列デコーダ１０３と、アンプ
１０４と、行アドレスバッファ１０５と、列アドレスバ
ッファ１０６とを有している。
スはシーケンシャルに０番地から順にメモリ容量分を割
り当てられている。従来の記憶表示装置の１つとして、
例えば図１７に示すような構成のものが知られている
（ＮＥＣデータ・ブック“ダイナミックＲＡＭ”編ｐ７
５６の資料番号Ｍ１０９８０ＪＪ１Ｖ０ＤＢ００（第１
版））。この記憶表示装置は、メモリセルアレイ１０１
と、行デコーダ１０２と、列デコーダ１０３と、アンプ
１０４と、行アドレスバッファ１０５と、列アドレスバ
ッファ１０６とを有している。
【０００３】また、従来の記憶表示装置の他の例とし
て、特開平８−１４００３５号公報に記載されているも
のがある。図１８は、その一例を示すブロック図であ
る。この記憶表示装置は、フィールドメモリ装置１１１
と、書き込みアドレスコントローラ１１２と、読み出し
アドレスコントローラ１１３と、マイコン１１４とを有
して構成されている。この記憶表示装置は、１つのフィ
ールドメモリ装置１１１で動画のビデオ信号の上下反転
処理を行うことができる。
て、特開平８−１４００３５号公報に記載されているも
のがある。図１８は、その一例を示すブロック図であ
る。この記憶表示装置は、フィールドメモリ装置１１１
と、書き込みアドレスコントローラ１１２と、読み出し
アドレスコントローラ１１３と、マイコン１１４とを有
して構成されている。この記憶表示装置は、１つのフィ
ールドメモリ装置１１１で動画のビデオ信号の上下反転
処理を行うことができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例に示される記憶表示装置においては、以下に示すよ
うな問題点がある。
来例に示される記憶表示装置においては、以下に示すよ
うな問題点がある。
【０００５】第１の問題点は、表示パネルが回転したと
き、表示メモリ装置（フィールドメモリ等）のビデオ信
号の読み出し開始点をＣＰＵ等で座標計算させなければ
ならないため、ＣＰＵの処理負担が増大するということ
である。また、この処理をハードウェアで構成した場
合、回路構成が大規模となる。その理由は、表示パネル
等の表示装置に対しての表示メモリ装置の容量は、ほぼ
決まっているにもかかわらず、アドレスがシーケンシャ
ル構造となっているため、表示パネル等の表示装置を回
転させたとき、映像の表示開始位置を容易に捜し出せな
いためである。
き、表示メモリ装置（フィールドメモリ等）のビデオ信
号の読み出し開始点をＣＰＵ等で座標計算させなければ
ならないため、ＣＰＵの処理負担が増大するということ
である。また、この処理をハードウェアで構成した場
合、回路構成が大規模となる。その理由は、表示パネル
等の表示装置に対しての表示メモリ装置の容量は、ほぼ
決まっているにもかかわらず、アドレスがシーケンシャ
ル構造となっているため、表示パネル等の表示装置を回
転させたとき、映像の表示開始位置を容易に捜し出せな
いためである。
【０００６】第２の問題点は、表示パネル等の表示装置
が回転したとき、表示メモリ装置へのアドレスアクセス
の方法が書き込み時と読み出し時とで異なるということ
である。そのため、表示メモリ装置のアドレスカウンタ
は、書き込み用と読み出し用との２つの回路が必要とな
る。その理由は、表示メモリ装置のアドレスがシーケン
シャル構造となっているため、表示パネル等の表示装置
を回転させたとき、読み出したアドレスと読み出すアド
レスとの方向が書き込みアドレスと書き込み方向とで異
なるためである。
が回転したとき、表示メモリ装置へのアドレスアクセス
の方法が書き込み時と読み出し時とで異なるということ
である。そのため、表示メモリ装置のアドレスカウンタ
は、書き込み用と読み出し用との２つの回路が必要とな
る。その理由は、表示メモリ装置のアドレスがシーケン
シャル構造となっているため、表示パネル等の表示装置
を回転させたとき、読み出したアドレスと読み出すアド
レスとの方向が書き込みアドレスと書き込み方向とで異
なるためである。
【０００７】第３の問題点は、表示メモリ装置のアドレ
スがシーケンシャル構造となっているため、アドレスア
クセスに必要なアドレスカウンタ回路のビット幅は、表
示メモリ装置のアドレス容量分必要なことである。この
ため、アドレスカウンタ回路は大規模となり、全ビット
テストするテスト回路も複雑となりテスト時間も長くな
る。その理由は、表示メモリ装置のアドレスがシーケン
シャル構造であり対称性がないためである。
スがシーケンシャル構造となっているため、アドレスア
クセスに必要なアドレスカウンタ回路のビット幅は、表
示メモリ装置のアドレス容量分必要なことである。この
ため、アドレスカウンタ回路は大規模となり、全ビット
テストするテスト回路も複雑となりテスト時間も長くな
る。その理由は、表示メモリ装置のアドレスがシーケン
シャル構造であり対称性がないためである。
【０００８】本発明の第１の目的は、表示パネルが回転
したとき、半導体メモリ装置のデータの読み出し開始点
をＣＰＵ等で座標計算する必要のない記憶表示装置を提
供することにある。
したとき、半導体メモリ装置のデータの読み出し開始点
をＣＰＵ等で座標計算する必要のない記憶表示装置を提
供することにある。
【０００９】本発明の第２の目的は、回路規模が小さい
記憶表示装置を提供することにある。
記憶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、半導体メモリ装置と、半導
体メモリ装置にデータを書き込む書込装置と、半導体メ
モリ装置に書き込まれたデータを読み出す読出装置と、
読出装置により読み出されたデータを表示する表示装置
とを備える記憶表示装置において、半導体メモリ装置の
アドレスは、Ｘ座標とＹ座標の絶対値がＸ軸とＹ軸との
交点で点対称であり、Ｘ座標とＹ座標の符号が各々Ｙ軸
とＸ軸を境界に異なる正負の符号付きの座標値により表
され、書込装置は、半導体メモリ装置のアドレスにデー
タを書き込み、読出装置は、半導体メモリ装置に書き込
まれたデータの座標値の符号を反転させて読み出すこと
により、Ｘ軸又はＹ軸に対して反転させたデータを表示
装置へ出力することを特徴とする。
に、請求項１記載の発明は、半導体メモリ装置と、半導
体メモリ装置にデータを書き込む書込装置と、半導体メ
モリ装置に書き込まれたデータを読み出す読出装置と、
読出装置により読み出されたデータを表示する表示装置
とを備える記憶表示装置において、半導体メモリ装置の
アドレスは、Ｘ座標とＹ座標の絶対値がＸ軸とＹ軸との
交点で点対称であり、Ｘ座標とＹ座標の符号が各々Ｙ軸
とＸ軸を境界に異なる正負の符号付きの座標値により表
され、書込装置は、半導体メモリ装置のアドレスにデー
タを書き込み、読出装置は、半導体メモリ装置に書き込
まれたデータの座標値の符号を反転させて読み出すこと
により、Ｘ軸又はＹ軸に対して反転させたデータを表示
装置へ出力することを特徴とする。
【００１１】請求項２記載の発明は、請求項１記載の発
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
【００１２】請求項３記載の発明は、半導体メモリ装置
と、半導体メモリ装置にデータを書き込む書込装置と、
半導体メモリ装置に書き込まれたデータを読み出す読出
装置と、読出装置により読み出されたデータを表示する
表示装置とを備える記憶表示装置において、半導体メモ
リ装置のアドレスは、Ｘ座標とＹ座標の絶対値がＸ軸と
Ｙ軸との交点で点対称であり、Ｘ座標とＹ座標の符号が
各々Ｙ軸とＸ軸を境界に異なる正負の符号付きの座標値
により表され、書込装置は、半導体メモリ装置のＹ座標
に対し順次Ｘ座標上にデータを書き込み、読出装置は、
半導体メモリ装置のＸ座標値に対し順次Ｙ座標上のデー
タを読み出すことにより、半導体メモリ装置に書き込ま
れたデータを９０度回転させたデータを表示装置へ出力
することを特徴とする。
と、半導体メモリ装置にデータを書き込む書込装置と、
半導体メモリ装置に書き込まれたデータを読み出す読出
装置と、読出装置により読み出されたデータを表示する
表示装置とを備える記憶表示装置において、半導体メモ
リ装置のアドレスは、Ｘ座標とＹ座標の絶対値がＸ軸と
Ｙ軸との交点で点対称であり、Ｘ座標とＹ座標の符号が
各々Ｙ軸とＸ軸を境界に異なる正負の符号付きの座標値
により表され、書込装置は、半導体メモリ装置のＹ座標
に対し順次Ｘ座標上にデータを書き込み、読出装置は、
半導体メモリ装置のＸ座標値に対し順次Ｙ座標上のデー
タを読み出すことにより、半導体メモリ装置に書き込ま
れたデータを９０度回転させたデータを表示装置へ出力
することを特徴とする。
【００１３】請求項４記載の発明は、請求項３記載の発
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
【００１４】請求項５記載の発明は、半導体メモリ装置
と、半導体メモリ装置にデータを書き込む書込装置と、
半導体メモリ装置に書き込まれたデータを読み出す読出
装置と、読出装置により読み出されたデータを表示する
表示装置とを備える記憶表示装置において、半導体メモ
リ装置のアドレスは、Ｘ軸とＹ軸の各象限で、対応する
Ｘ座標とＹ座標の絶対値が同一であり、Ｘ座標とＹ座標
の符号が各々Ｙ軸とＸ軸を境界に異なる正負の符号付き
の座標値により表され、書込装置は、半導体メモリ装置
の座標値にデータを書き込み、読出装置は、半導体装置
に書き込まれたデータの座標値の符号を反転させて読み
出すことにより、象限間を入れ替えたデータを表示装置
へ出力することを特徴とする。
と、半導体メモリ装置にデータを書き込む書込装置と、
半導体メモリ装置に書き込まれたデータを読み出す読出
装置と、読出装置により読み出されたデータを表示する
表示装置とを備える記憶表示装置において、半導体メモ
リ装置のアドレスは、Ｘ軸とＹ軸の各象限で、対応する
Ｘ座標とＹ座標の絶対値が同一であり、Ｘ座標とＹ座標
の符号が各々Ｙ軸とＸ軸を境界に異なる正負の符号付き
の座標値により表され、書込装置は、半導体メモリ装置
の座標値にデータを書き込み、読出装置は、半導体装置
に書き込まれたデータの座標値の符号を反転させて読み
出すことにより、象限間を入れ替えたデータを表示装置
へ出力することを特徴とする。
【００１５】請求項６記載の発明は、請求項５記載の発
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
明において、書込装置は、半導体メモリ装置のＸ座標ア
ドレスの絶対値を保持するＸ軸アドレス絶対値カウンタ
と、半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、Ｘ軸アドレス絶対
値カウンタおよびＹ軸アドレス絶対値カウンタのＸ座標
アドレスの絶対値およびＹ座標アドレスの絶対値に正負
の符号を付与する書込用正負符号付与回路とで構成さ
れ、読出装置は、Ｘ軸アドレス絶対値カウンタと、Ｙ軸
アドレス絶対値カウンタと、Ｘ軸アドレス絶対値カウン
タおよびＹ軸アドレス絶対値カウンタのＸ座標アドレス
の絶対値およびＹ座標アドレスの絶対値に正負の符号を
付与する読出用正負符号付与回路とにより構成されてい
ることを特徴とする。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１は、本発明の実施
形態である記憶表示装置の構成を示すブロック図であ
る。本発明の実施形態である記憶表示装置は、２次元座
標を利用したものである。この記憶表示装置は、半導体
メモリ装置であるフィールドメモリ装置１と、書込装置
２と、読出装置３と、これらを制御するＣＰＵ４と、出
力バッファアンプ５で構成されている。書込装置２およ
び読出装置３は、フィールドメモリ装置１に接続されて
いる。ＣＰＵ４は、フィールドメモリ装置１と書込装置
２および読出装置３に接続されている。出力バッファア
ンプ５は、フィールドメモリ装置１に接続されている。
図面に基づいて詳細に説明する。図１は、本発明の実施
形態である記憶表示装置の構成を示すブロック図であ
る。本発明の実施形態である記憶表示装置は、２次元座
標を利用したものである。この記憶表示装置は、半導体
メモリ装置であるフィールドメモリ装置１と、書込装置
２と、読出装置３と、これらを制御するＣＰＵ４と、出
力バッファアンプ５で構成されている。書込装置２およ
び読出装置３は、フィールドメモリ装置１に接続されて
いる。ＣＰＵ４は、フィールドメモリ装置１と書込装置
２および読出装置３に接続されている。出力バッファア
ンプ５は、フィールドメモリ装置１に接続されている。
【００１７】書込装置２は、外部から入力されるアドレ
スデータに応答してフィールドメモリ装置１のメモリセ
ルにアクセスしてデータを書き込む。読出装置３は、外
部から入力されるアドレスデータに応答してフィールド
メモリ装置１のメモリセルにアクセスしてデータを読み
出す。書込装置２および読出装置３は、アドレスデータ
を２次元座標における正負符号付き座標値で表現してい
る。このアドレスデータは、図２に示すように構成され
ている。
スデータに応答してフィールドメモリ装置１のメモリセ
ルにアクセスしてデータを書き込む。読出装置３は、外
部から入力されるアドレスデータに応答してフィールド
メモリ装置１のメモリセルにアクセスしてデータを読み
出す。書込装置２および読出装置３は、アドレスデータ
を２次元座標における正負符号付き座標値で表現してい
る。このアドレスデータは、図２に示すように構成され
ている。
【００１８】例えば、フィールドメモリ装置１のデータ
を画像表示システムであるＬＣＤパネル６で表示する場
合、画像表示部が原点対称となるようにＸ軸およびＹ軸
を設定する。座標は表示部のピクセル７に対応する。本
発明の記憶表示装置におけるアドレスビットの構成を図
３に示す。
を画像表示システムであるＬＣＤパネル６で表示する場
合、画像表示部が原点対称となるようにＸ軸およびＹ軸
を設定する。座標は表示部のピクセル７に対応する。本
発明の記憶表示装置におけるアドレスビットの構成を図
３に示す。
【００１９】図３は、アドレスデータのアドレスビット
幅を１６ｂｉｔとした場合に、Ｘ座標値を８ｂｉｔと
し、Ｙ座標を８ｂｉｔにした場合を示している。
幅を１６ｂｉｔとした場合に、Ｘ座標値を８ｂｉｔと
し、Ｙ座標を８ｂｉｔにした場合を示している。
【００２０】図４は、本発明の実施形態である記憶表示
装置の詳細な具体例を示す。可動式の表示パネルを備え
るＶＴＲ一体型カメラやデジタルスチルカメラにおい
て、表示パネルを撮影者自身に向けて撮影する、いわゆ
る対面撮影のとき、特に水平軸に対して表示パネルを回
転し（Ｘ軸に対して１８０度回転）、映像表示を行う場
合における記憶表示装置を示す。フィールドメモリ装置
１は、所定の容量を有しているものであり、アドレスが
２次元座標で表現されたデータ書込用アドレスとデータ
読出用アドレスとを有するデュアルポートＲＡＭであ
る。フィールドメモリ装置１のアドレスは、原点対称と
なるような正負の符号付きの座標値により表わされる。
装置の詳細な具体例を示す。可動式の表示パネルを備え
るＶＴＲ一体型カメラやデジタルスチルカメラにおい
て、表示パネルを撮影者自身に向けて撮影する、いわゆ
る対面撮影のとき、特に水平軸に対して表示パネルを回
転し（Ｘ軸に対して１８０度回転）、映像表示を行う場
合における記憶表示装置を示す。フィールドメモリ装置
１は、所定の容量を有しているものであり、アドレスが
２次元座標で表現されたデータ書込用アドレスとデータ
読出用アドレスとを有するデュアルポートＲＡＭであ
る。フィールドメモリ装置１のアドレスは、原点対称と
なるような正負の符号付きの座標値により表わされる。
【００２１】書込装置２は、Ｘ軸アドレスデコーダ８
と、Ｘ軸アドレス絶対値カウンタ９と、Ｙ軸アドレスデ
コーダ１０と、Ｙ軸アドレス絶対値カウンタ１１と、書
込用Ｘ軸正負符号付与回路１２と、書込用Ｙ軸正負符号
付与回路１３とで構成されている。Ｘ軸アドレスデコー
ダ８は、アドレスデータのＸ軸アドレスを解読する。Ｘ
軸アドレス絶対値カウンタ９は、Ｘ軸アドレスデコーダ
８からの半導体メモリ装置１のＸ軸アドレスの絶対値を
保持する。Ｙ軸アドレスデコーダ１０は、アドレスデー
タのＹ軸アドレスを解読する。Ｙ軸アドレス絶対値カウ
ンタ１１は、半導体メモリ装置１のＹ軸アドレスの絶対
値を保持する。書込用Ｘ軸正負符号付与回路１２は、デ
ータをフィールドメモリ装置１に書き込む時にＸ軸アド
レス絶対値カウンタ９のＸ軸アドレスの絶対値に正負の
符号を付与する。書込用Ｙ軸正負符号付与回路１３は、
データをフィールドメモリ装置１に書き込む時にＹ軸ア
ドレス絶対値カウンタ１１のＹ軸アドレスの絶対値に正
負の符号を付与する。
と、Ｘ軸アドレス絶対値カウンタ９と、Ｙ軸アドレスデ
コーダ１０と、Ｙ軸アドレス絶対値カウンタ１１と、書
込用Ｘ軸正負符号付与回路１２と、書込用Ｙ軸正負符号
付与回路１３とで構成されている。Ｘ軸アドレスデコー
ダ８は、アドレスデータのＸ軸アドレスを解読する。Ｘ
軸アドレス絶対値カウンタ９は、Ｘ軸アドレスデコーダ
８からの半導体メモリ装置１のＸ軸アドレスの絶対値を
保持する。Ｙ軸アドレスデコーダ１０は、アドレスデー
タのＹ軸アドレスを解読する。Ｙ軸アドレス絶対値カウ
ンタ１１は、半導体メモリ装置１のＹ軸アドレスの絶対
値を保持する。書込用Ｘ軸正負符号付与回路１２は、デ
ータをフィールドメモリ装置１に書き込む時にＸ軸アド
レス絶対値カウンタ９のＸ軸アドレスの絶対値に正負の
符号を付与する。書込用Ｙ軸正負符号付与回路１３は、
データをフィールドメモリ装置１に書き込む時にＹ軸ア
ドレス絶対値カウンタ１１のＹ軸アドレスの絶対値に正
負の符号を付与する。
【００２２】読出装置３は、Ｘ座標アドレスデコーダ８
と、Ｘ軸アドレス絶対値カウンタ９と、Ｙ軸アドレスデ
コーダ１０と、Ｙ軸アドレス絶対値カウンタ１１と、読
出用Ｘ軸正負符号付与回路１４と、読出用Ｙ軸正負符号
付与回路１５とで構成されている。読出用Ｘ軸正負符号
付与回路１４は、フィールドメモリ装置１のデータを読
み出す時に、Ｘ軸アドレス絶対値カウンタ９のＸ軸アド
レスの絶対値に正負の符号を付与する。読出用Ｙ軸正負
符号付与回路１５は、フィールドメモリ装置１のデータ
を読み出す時に、Ｙ軸アドレス絶対値カウンタ１１のＹ
軸アドレスの絶対値に正負の符号を付与する。Ｘ軸アド
レス絶対値カウンタ９およびＹ軸アドレス絶対値カウン
タ１１は、フィールドメモリ装置１の座標値で表現され
たアドレスの絶対値を連続してカウントすることができ
る。Ｘ軸アドレス絶対値カウンタ９およびＹ軸アドレス
絶対値カウンタ１０のカウント値は、パネル表示部の走
査線方向に従い連動して動作する。
と、Ｘ軸アドレス絶対値カウンタ９と、Ｙ軸アドレスデ
コーダ１０と、Ｙ軸アドレス絶対値カウンタ１１と、読
出用Ｘ軸正負符号付与回路１４と、読出用Ｙ軸正負符号
付与回路１５とで構成されている。読出用Ｘ軸正負符号
付与回路１４は、フィールドメモリ装置１のデータを読
み出す時に、Ｘ軸アドレス絶対値カウンタ９のＸ軸アド
レスの絶対値に正負の符号を付与する。読出用Ｙ軸正負
符号付与回路１５は、フィールドメモリ装置１のデータ
を読み出す時に、Ｙ軸アドレス絶対値カウンタ１１のＹ
軸アドレスの絶対値に正負の符号を付与する。Ｘ軸アド
レス絶対値カウンタ９およびＹ軸アドレス絶対値カウン
タ１１は、フィールドメモリ装置１の座標値で表現され
たアドレスの絶対値を連続してカウントすることができ
る。Ｘ軸アドレス絶対値カウンタ９およびＹ軸アドレス
絶対値カウンタ１０のカウント値は、パネル表示部の走
査線方向に従い連動して動作する。
【００２３】図２および図４に示すように、Ｘ軸アドレ
ス絶対値カウンタ９の値がＹ軸を越える時と、左（右、
上、下）端から右（左、下、上）端にカウンタ値が至っ
た時に、符号ビットが動作するように制御する。また、
Ｙ軸アドレス絶対値カウンタの値１１がＸ軸を超える時
と左（右、上、下）端から右（左、下、上）端にカウン
タ値が至った時、符号ビットが動作するよう制御する。
また書き込み開始及び書き込み終了座標値、読み出し開
始及び読み出し終了座標値がＣＰＵ等で任意に設定でき
るような構成とする。
ス絶対値カウンタ９の値がＹ軸を越える時と、左（右、
上、下）端から右（左、下、上）端にカウンタ値が至っ
た時に、符号ビットが動作するように制御する。また、
Ｙ軸アドレス絶対値カウンタの値１１がＸ軸を超える時
と左（右、上、下）端から右（左、下、上）端にカウン
タ値が至った時、符号ビットが動作するよう制御する。
また書き込み開始及び書き込み終了座標値、読み出し開
始及び読み出し終了座標値がＣＰＵ等で任意に設定でき
るような構成とする。
【００２４】Ｘ軸アドレス絶対値カウンタ９およびＹ軸
アドレス絶対値カウンタ１１は、例えば、アップおよび
ダウン切り替え機能とデータロードの機能とイネーブル
機能とがあれば実現できる。また、書込用Ｘ軸正負符号
付与回路１２と書込用Ｙ軸正負符号付与回路１３と読出
用Ｘ軸正負符号付与回路１４および読出用Ｙ軸正負符号
付与回路１５は、例えば、トグルフリップフロップなど
で、特定の状態（座標軸を超える時、最端に至った時）
に反転する構成とするとよい。
アドレス絶対値カウンタ１１は、例えば、アップおよび
ダウン切り替え機能とデータロードの機能とイネーブル
機能とがあれば実現できる。また、書込用Ｘ軸正負符号
付与回路１２と書込用Ｙ軸正負符号付与回路１３と読出
用Ｘ軸正負符号付与回路１４および読出用Ｙ軸正負符号
付与回路１５は、例えば、トグルフリップフロップなど
で、特定の状態（座標軸を超える時、最端に至った時）
に反転する構成とするとよい。
【００２５】次に、本発明の他の実施形態を図面に基づ
いて詳細に説明する。図５に示すように被写体１６とカ
メラ１７と撮影者１８とが位置している時、撮影者が撮
影内容を表示パネルで確認する時の映像は、フィールド
メモリ装置１へビデオ信号を書き込んだ順にフィールド
メモリ装置１から読み出し、表示パネル部へ映像表示を
行う。この時は、図４において書込用Ｘ軸正負符号付与
回路１２と書込用Ｙ軸正負符号付与回路１３と読出用Ｘ
軸正負符号付与回路１４および書込用Ｙ軸正負符号付与
回路１５の符号は図６に示すよう等しく動作する。
いて詳細に説明する。図５に示すように被写体１６とカ
メラ１７と撮影者１８とが位置している時、撮影者が撮
影内容を表示パネルで確認する時の映像は、フィールド
メモリ装置１へビデオ信号を書き込んだ順にフィールド
メモリ装置１から読み出し、表示パネル部へ映像表示を
行う。この時は、図４において書込用Ｘ軸正負符号付与
回路１２と書込用Ｙ軸正負符号付与回路１３と読出用Ｘ
軸正負符号付与回路１４および書込用Ｙ軸正負符号付与
回路１５の符号は図６に示すよう等しく動作する。
【００２６】表示パネルが水平軸に対して１８０度回転
させた時、すなわち、撮影者が自分自身を撮影する対面
撮影をした時、表示パネルの走査線の方向に従ってビデ
オ信号を出力するには、図７に示すようにフィールドメ
モリ装置１への書き込みに対して上下左右を反転させて
読み出す。ビデオ信号の書き込みは、通常、図６と同様
である。このため書込用Ｘ軸正負符号付与回路１２と書
込用Ｙ軸正負符号付与回路１３と読出用Ｘ軸正負符号付
与回路１４および書込用Ｙ軸正負符号付与回路１５の符
号は、図７に示すように相反する符号となるよう動作す
る。
させた時、すなわち、撮影者が自分自身を撮影する対面
撮影をした時、表示パネルの走査線の方向に従ってビデ
オ信号を出力するには、図７に示すようにフィールドメ
モリ装置１への書き込みに対して上下左右を反転させて
読み出す。ビデオ信号の書き込みは、通常、図６と同様
である。このため書込用Ｘ軸正負符号付与回路１２と書
込用Ｙ軸正負符号付与回路１３と読出用Ｘ軸正負符号付
与回路１４および書込用Ｙ軸正負符号付与回路１５の符
号は、図７に示すように相反する符号となるよう動作す
る。
【００２７】次に、本発明の他の実施形態を図面に基づ
いて詳細に説明する。本発明の記憶表示装置の基本的な
構成は、上記の通りである。図１１と図４を参照する
と、カーナビゲーションシステム等においては、乗車し
ている車両等の進行方向が常に表示パネルの上部を向い
ているように地図が表示される。
いて詳細に説明する。本発明の記憶表示装置の基本的な
構成は、上記の通りである。図１１と図４を参照する
と、カーナビゲーションシステム等においては、乗車し
ている車両等の進行方向が常に表示パネルの上部を向い
ているように地図が表示される。
【００２８】今、図２のようにフィールドメモリ装置１
に地図データが記録されているとき、乗車している車両
等が右折、左折、回転した場合、フィールドメモリ装置
１への読み出しアクセスは、Ｙ軸方向に進行中のとき、
右折時に表示パネルの表示開始座標はフィールドメモリ
装置１の座標アドレス（−Ｘｎ、Ｙｎ）であり、表示パ
ネルの走査線向きに従ってアクセスするため、フィール
ドメモリ装置１の座標アドレス（−Ｘｎ、−Ｙｎ）方向
へ順次、読み出しアクセスを行う。
に地図データが記録されているとき、乗車している車両
等が右折、左折、回転した場合、フィールドメモリ装置
１への読み出しアクセスは、Ｙ軸方向に進行中のとき、
右折時に表示パネルの表示開始座標はフィールドメモリ
装置１の座標アドレス（−Ｘｎ、Ｙｎ）であり、表示パ
ネルの走査線向きに従ってアクセスするため、フィール
ドメモリ装置１の座標アドレス（−Ｘｎ、−Ｙｎ）方向
へ順次、読み出しアクセスを行う。
【００２９】また、左折時（進行方向：Ｙ軸方向）に
は、（Ｘｎ、−Ｙｎ）から（Ｘｎ、Ｙｎ）方向へ順次、
読み出しアクセスを行い表示パネルに地図情報を表示す
る。回転時（進行方向：Ｙ軸方向）には、（−Ｘｎ、−
Ｙｎ）から（Ｘｎ、−Ｙｎ）方向へ順次、読み出しアク
セスを行い表示パネルに地図情報を表示する。
は、（Ｘｎ、−Ｙｎ）から（Ｘｎ、Ｙｎ）方向へ順次、
読み出しアクセスを行い表示パネルに地図情報を表示す
る。回転時（進行方向：Ｙ軸方向）には、（−Ｘｎ、−
Ｙｎ）から（Ｘｎ、−Ｙｎ）方向へ順次、読み出しアク
セスを行い表示パネルに地図情報を表示する。
【００３０】このように右折、左折、回転時において表
示開始点を示す符号だけを制御することによりアドレス
カウンタの構成を変更せずに表示パネルへ表示すること
ができる。
示開始点を示す符号だけを制御することによりアドレス
カウンタの構成を変更せずに表示パネルへ表示すること
ができる。
【００３１】また、本実施形態で得られる効果は、従来
であれば表示向きが変化する毎に表示メモリのデータを
書き換えていた作業処理が不要となる。また、ＣＰＵ処
理により表示開始位置と表示方向との処理計算がなされ
ていた場合においては、ＣＰＵ処理の負担が軽減され
る。
であれば表示向きが変化する毎に表示メモリのデータを
書き換えていた作業処理が不要となる。また、ＣＰＵ処
理により表示開始位置と表示方向との処理計算がなされ
ていた場合においては、ＣＰＵ処理の負担が軽減され
る。
【００３２】次に、本発明の他の実施形態を図面に基づ
いて詳細に説明する。本発明の実施形態である記憶表示
装置の基本的な構成は、上記の通りであるが座標アドレ
スの割り当て方を軸対称としたものである。
いて詳細に説明する。本発明の実施形態である記憶表示
装置の基本的な構成は、上記の通りであるが座標アドレ
スの割り当て方を軸対称としたものである。
【００３３】ビデオ編集等において左右反転処理、上下
反転処理を行うときの動作を図９および図４を参照して
説明する。図６が表示中の映像とする。この映像をスチ
ル画とした場合、図７のように左右反転させる時、図４
に示すフィールドメモリ装置１への読み出し時のアドレ
スアクセスは、Ｘ軸用アドレス絶対値カウンタ９とＹ軸
用アドレス絶対値カウンタ１１と読出用Ｘ軸正負符号付
与回路１４と読出用Ｙ軸正負符号付与回路１５とを介し
て図８のように動作して左右反転処理が行われる。
反転処理を行うときの動作を図９および図４を参照して
説明する。図６が表示中の映像とする。この映像をスチ
ル画とした場合、図７のように左右反転させる時、図４
に示すフィールドメモリ装置１への読み出し時のアドレ
スアクセスは、Ｘ軸用アドレス絶対値カウンタ９とＹ軸
用アドレス絶対値カウンタ１１と読出用Ｘ軸正負符号付
与回路１４と読出用Ｙ軸正負符号付与回路１５とを介し
て図８のように動作して左右反転処理が行われる。
【００３４】また、図９のような上下反転処理の場合
は、図４に示すフィールドメモリ装置１への読み出し時
のアドレスアクセスは、Ｘ軸用アドレス絶対値カウンタ
９とＹ軸用アドレス絶対値カウンタ１１と読出用Ｘ軸正
負符号付与回路１４と読出用Ｙ軸正負符号付与回路１５
とを介して図９のように動作して上下反転処理が行われ
る。表示映像が動画であるときは、前述した実施形態の
通り、本構成により実現できる。書き込み時のアドレス
アクセスの動作は図１０に示す通りである。このよう
に、上下左右反転処理の効果は前述される本発明の実施
形態と同様の効果が得られる。
は、図４に示すフィールドメモリ装置１への読み出し時
のアドレスアクセスは、Ｘ軸用アドレス絶対値カウンタ
９とＹ軸用アドレス絶対値カウンタ１１と読出用Ｘ軸正
負符号付与回路１４と読出用Ｙ軸正負符号付与回路１５
とを介して図９のように動作して上下反転処理が行われ
る。表示映像が動画であるときは、前述した実施形態の
通り、本構成により実現できる。書き込み時のアドレス
アクセスの動作は図１０に示す通りである。このよう
に、上下左右反転処理の効果は前述される本発明の実施
形態と同様の効果が得られる。
【００３５】次に、本発明の他の実施の形態について説
明する。本発明の実施形態である記憶表示装置の基本的
な構成は、上記の通りであるが座標アドレスの割り当て
方を座標軸で区切られた各象限が面対称とした場合の実
施形態を示す。
明する。本発明の実施形態である記憶表示装置の基本的
な構成は、上記の通りであるが座標アドレスの割り当て
方を座標軸で区切られた各象限が面対称とした場合の実
施形態を示す。
【００３６】座標アドレスを面対称とした場合のアドレ
スデータの概念は、図１２で示したようになる。この場
合、Ｘ、Ｙの座標軸で区切られた４つの領域をＸ、Ｙ座
標に符号を付けて表現して各領域が面対称となるよう座
標を配置する。また、任意の領域のＸ、Ｙ座標数は、表
示するパネル、ＣＲＴ等の水平方向の走査ピクセル数の
２分の１であり、垂直ライン数の２分の１である。
スデータの概念は、図１２で示したようになる。この場
合、Ｘ、Ｙの座標軸で区切られた４つの領域をＸ、Ｙ座
標に符号を付けて表現して各領域が面対称となるよう座
標を配置する。また、任意の領域のＸ、Ｙ座標数は、表
示するパネル、ＣＲＴ等の水平方向の走査ピクセル数の
２分の１であり、垂直ライン数の２分の１である。
【００３７】通常マルチ画面表示時は、図１５に示すよ
うにビデオ信号の書き込みと読み出し時の動作を行う。
ＴＶ等の特殊表示においてマルチ画面を表示させ、映像
の入れ替えを行うとき、図１６に示すような画像入れ替
えは符号処理だけで簡単に実現できる。ビデオ信号の読
み出し動作は、図１３および図１４に示すようＸ軸、Ｙ
軸の符号だけを変更するだけで実現できる。
うにビデオ信号の書き込みと読み出し時の動作を行う。
ＴＶ等の特殊表示においてマルチ画面を表示させ、映像
の入れ替えを行うとき、図１６に示すような画像入れ替
えは符号処理だけで簡単に実現できる。ビデオ信号の読
み出し動作は、図１３および図１４に示すようＸ軸、Ｙ
軸の符号だけを変更するだけで実現できる。
【００３８】
【発明の効果】以上の説明より明らかなように、本発明
の記憶表示装置によれば、メモリ装置のアドレスを座標
軸を使った原点対称としているので表示パネルの回転に
伴うメモリ装置からのビデオ出力順と出力方向とを２ｂ
ｉｔの符号だけで制御できるから、表示パネルが回転し
たとき、半導体メモリ装置のデータの読み出し開始点を
ＣＰＵ等で座標計算する必要がなくなる。
の記憶表示装置によれば、メモリ装置のアドレスを座標
軸を使った原点対称としているので表示パネルの回転に
伴うメモリ装置からのビデオ出力順と出力方向とを２ｂ
ｉｔの符号だけで制御できるから、表示パネルが回転し
たとき、半導体メモリ装置のデータの読み出し開始点を
ＣＰＵ等で座標計算する必要がなくなる。
【００３９】また、本発明の記憶表示装置によれば、ア
ドレスカウンタが書き込み側と読み出し側を兼用するこ
とができ、アドレスカウンタが従来２回路であったもの
が１回路で構成でき、また、アドレスカウンタ中のフリ
ップフロップ数が、従来のメモリ装置のアドレス容量が
３２ｂｉｔ分必要であったとすれば１４ｂｉｔ分とな
り、アドレスカウンタ部の素子面積は小さくなり、回路
設計は容易となり、テスト回路も小さく簡単なものにな
るので、回路規模を小さくすることができる。
ドレスカウンタが書き込み側と読み出し側を兼用するこ
とができ、アドレスカウンタが従来２回路であったもの
が１回路で構成でき、また、アドレスカウンタ中のフリ
ップフロップ数が、従来のメモリ装置のアドレス容量が
３２ｂｉｔ分必要であったとすれば１４ｂｉｔ分とな
り、アドレスカウンタ部の素子面積は小さくなり、回路
設計は容易となり、テスト回路も小さく簡単なものにな
るので、回路規模を小さくすることができる。
【図１】本発明の１つの実施形態としての記憶表示装置
を示すブロック図である。
を示すブロック図である。
【図２】本発明の実施形態である記憶表示装置における
座標表示を説明するための図である。
座標表示を説明するための図である。
【図３】本発明の実施形態である記憶表示装置における
Ｘ軸アドレスカウンタ値及びＹ軸アドレスカウンタ値を
説明するための図である。
Ｘ軸アドレスカウンタ値及びＹ軸アドレスカウンタ値を
説明するための図である。
【図４】本発明の実施形態である記憶表示装置を詳細に
示すブロック図である。
示すブロック図である。
【図５】本発明の他の実施形態としての記憶表示装置の
動作を説明するための図である。
動作を説明するための図である。
【図６】本発明の他の実施形態としての記憶表示装置の
動作を説明するための図である。
動作を説明するための図である。
【図７】本発明の他の実施形態としての記憶表示装置の
動作を説明するための図である。
動作を説明するための図である。
【図８】本発明の他の実施形態としての記憶表示装置の
動作を説明するための図である。
動作を説明するための図である。
【図９】本発明の他の実施形態としての記憶表示装置の
動作を説明するための図である。
動作を説明するための図である。
【図１０】本発明の他の実施形態としての記憶表示装置
における座標表示を説明するための図である。
における座標表示を説明するための図である。
【図１１】本発明の他の実施形態としての記憶表示装置
の動作を説明するための図である。
の動作を説明するための図である。
【図１２】本発明の他の実施形態としての記憶表示装置
における座標表示を説明するための図である。
における座標表示を説明するための図である。
【図１３】本発明の他の実施形態としての記憶表示装置
の動作を説明するための図である。
の動作を説明するための図である。
【図１４】本発明の他の実施形態としての記憶表示装置
の動作を説明するための図である。
の動作を説明するための図である。
【図１５】本発明の他の実施形態としての記憶表示装置
における画像表示を説明するための図である。
における画像表示を説明するための図である。
【図１６】本発明の他の実施形態としての記憶表示装置
における画像表示を説明するための図である。
における画像表示を説明するための図である。
【図１７】従来の記憶表示装置を示すブロック図であ
る。
る。
【図１８】従来の他の記憶表示装置を示すブロック図で
ある。
ある。
１ フィールドメモリ装置 ２ 書込装置 ３ 読出装置 ４ ＣＰＵ ５ 出力バッファアンプ ６ ＬＣＤパネル ７ ピクセル ８ Ｘ軸アドレスデコーダ ９ Ｘ軸アドレス絶対値カウンタ １０ Ｙ軸アドレスデコーダ １１ Ｙ軸アドレス絶対値カウンタ １２ 書込用Ｘ軸正負符号付与回路 １３ 書込用Ｙ軸正負符号付与回路 １４ 読出用Ｘ軸正負符号付与回路 １５ 読出用Ｙ軸正負符号付与回路
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/14 Ｈ０４Ｎ 5/907 Ｂ Ｈ０４Ｎ 5/907 Ｇ０６Ｆ 15/64 ４５０Ｆ (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/36 G06T 1/60 G09G 3/20 G09G 5/00 G09G 5/14 H04N 5/907
Claims (6)
- 【請求項１】 半導体メモリ装置と、 該半導体メモリ装置にデータを書き込む書込装置と、 前記半導体メモリ装置に書き込まれた前記データを読み
出す読出装置と、 該読出装置により読み出された前記データを表示する表
示装置とを備える記憶表示装置において、 前記半導体メモリ装置のアドレスは、Ｘ座標とＹ座標の
絶対値がＸ軸とＹ軸との交点で点対称であり、前記Ｘ座
標と前記Ｙ座標の符号が各々前記Ｙ軸と前記Ｘ軸を境界
に異なる正負の符号付きの座標値により表され、 前記書込装置は、前記半導体メモリ装置の前記アドレス
に前記データを書き込み、 前記読出装置は、前記半導体メモリ装置に書き込まれた
前記データの座標値の符号を反転させて読み出すことに
より、前記Ｘ軸又は前記Ｙ軸に対して反転させたデータ
を前記表示装置へ出力する ことを特徴とする記憶表示装
置。 - 【請求項２】 前記書込装置は、前記半導体メモリ装置
のＸ座標アドレスの絶対値を保持するＸ軸アドレス絶対
値カウンタと、 前記半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する書込用正負
符号付与回路とで構成され、 前記読出装置は、前記Ｘ軸アドレス絶対値カウンタと、 前記Ｙ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する読出用正負
符号付与回路とにより構成されていることを特徴とする
請求項１記載の記憶表示装置。 - 【請求項３】 半導体メモリ装置と、 該半導体メモリ装置にデータを書き込む書込装置と、 前記半導体メモリ装置に書き込まれた前記データを読み
出す読出装置と、 該読出装置により読み出された前記データを表示する表
示装置とを備える記憶表示装置において、 前記半導体メモリ装置のアドレスは、Ｘ座標とＹ座標の
絶対値がＸ軸とＹ軸との交点で点対称であり、前記Ｘ座
標と前記Ｙ座標の符号が各々前記Ｙ軸と前記Ｘ軸を境界
に異なる正負の符号付きの座標値により表され、 前記書込装置は、前記半導体メモリ装置の前記Ｙ座標に
対し順次前記Ｘ座標上に前記データを書き込み、 前記読出装置は、前記半導体メモリ装置のＸ座標値に対
し順次前記Ｙ座標上のデータを読み出すことにより、前
記半導体メモリ装置に書き込まれた前記データを９０度
回転させたデータを前記表示装置へ出力する ことを特徴
とする記憶表示装置。 - 【請求項４】 前記書込装置は、前記半導体メモリ装置
のＸ座標アドレスの絶対値を保持するＸ軸アドレス絶対
値カウンタと、 前記半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する書込用正負
符号付与回路とで構成され、 前記読出装置は、前記Ｘ軸アドレス絶対値カウンタと、 前記Ｙ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する読出用正負
符号付与回路とにより構成されていることを特徴とする
請求項３記載の記憶表示装置。 - 【請求項５】 半導体メモリ装置と、 該半導体メモリ装置にデータを書き込む書込装置と、 前記半導体メモリ装置に書き込まれた前記データを読み
出す読出装置と、 該読出装置により読み出された前記データを表示する表
示装置とを備える記憶表示装置において、 前記半導体メモリ装置のアドレスは、Ｘ軸とＹ軸の各象
限で、対応するＸ座標とＹ座標の絶対値が同一であり、
前記Ｘ座標と前記Ｙ座標の符号が各々前記Ｙ軸と前記Ｘ
軸を境界に異なる正負の符号付きの座標値により表さ
れ、 前記書込装置は、前記半導体メモリ装置の前記座標値に
前記データを書き込み、 前記読出装置は、前記半導体装置に書き込まれた前記デ
ータの前記座標値の符号を反転させて読み出すことによ
り、前記象限間を入れ替えたデータを前記表示装置へ出
力する ことを特徴とする記憶表示装置。 - 【請求項６】 前記書込装置は、前記半導体メモリ装置
のＸ座標アドレスの絶対値を保持するＸ軸アドレス絶対
値カウンタと、 前記半導体メモリ装置のＹ座標アドレスの絶対値を保持
するＹ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する書込用正負
符号付与回路とで構成され、 前記読出装置は、前記Ｘ軸アドレス絶対値カウンタと、 前記Ｙ軸アドレス絶対値カウンタと、 前記Ｘ軸アドレス絶対値カウンタおよび前記Ｙ軸アドレ
ス絶対値カウンタのＸ座標アドレスの絶対値およびＹ座
標アドレスの絶対値に正負の符号を付与する読出用正負
符号付与回路とにより構成されていることを特徴とする
請求項５記載の記憶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204084A JP2990163B1 (ja) | 1998-07-17 | 1998-07-17 | 記憶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204084A JP2990163B1 (ja) | 1998-07-17 | 1998-07-17 | 記憶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2990163B1 true JP2990163B1 (ja) | 1999-12-13 |
| JP2000035780A JP2000035780A (ja) | 2000-02-02 |
Family
ID=16484527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10204084A Expired - Fee Related JP2990163B1 (ja) | 1998-07-17 | 1998-07-17 | 記憶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990163B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005031661A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
-
1998
- 1998-07-17 JP JP10204084A patent/JP2990163B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000035780A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7589745B2 (en) | Image signal processing circuit and image display apparatus | |
| JP2990163B1 (ja) | 記憶表示装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3862976B2 (ja) | 表示機構 | |
| JPS63147244A (ja) | 画像用メモリ回路 | |
| WO1992012510A1 (en) | Image data recording and displaying circuit | |
| KR100510674B1 (ko) | 영상 피벗을 위한 메모리 억세스 방법 | |
| JPS61215587A (ja) | 画像表示装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPS60144790A (ja) | グラフイツクデイスプレイ装置 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JP2000181440A (ja) | 表示装置 | |
| JPS61251897A (ja) | 画像処理装置 | |
| JPH06295335A (ja) | 画像データ記憶装置 | |
| JPH06139136A (ja) | 表示メモリアクセス方式 | |
| JPH05313645A (ja) | 画像合成表示装置 | |
| JPS62267793A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPS599572A (ja) | ２次元画像メモリの制御方法 | |
| JPS62227190A (ja) | グラフイク表示装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH0786746B2 (ja) | 複数動画像表示装置 | |
| JPS6385689A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |