JPS599572A - ２次元画像メモリの制御方法 - Google Patents
２次元画像メモリの制御方法Info
- Publication number
- JPS599572A JPS599572A JP57116704A JP11670482A JPS599572A JP S599572 A JPS599572 A JP S599572A JP 57116704 A JP57116704 A JP 57116704A JP 11670482 A JP11670482 A JP 11670482A JP S599572 A JPS599572 A JP S599572A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- dimensional image
- memory
- accommodated
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000012546 transfer Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/88—Radar or analogous systems specially adapted for specific applications
- G01S13/89—Radar or analogous systems specially adapted for specific applications for mapping or imaging
Landscapes
- Engineering & Computer Science (AREA)
- Remote Sensing (AREA)
- Radar, Positioning & Navigation (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
- Image Analysis (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の対象）
本発明は、合成開口レーダの画像処理システムに係り、
特に、コーナーターン用２次元画像メモリの機能を利用
して、歩容量で所期の性能を実現する為の２次元画像メ
モリの制御方法に関する。
特に、コーナーターン用２次元画像メモリの機能を利用
して、歩容量で所期の性能を実現する為の２次元画像メ
モリの制御方法に関する。
（従来技術）
本発明の基本となる合成開口レーダの画像処理のシステ
ム構成そのものについては同一出願人による特願昭５６
−１２０７７１に詳述しであるのでここでは省略する。
ム構成そのものについては同一出願人による特願昭５６
−１２０７７１に詳述しであるのでここでは省略する。
上記発明の中で、高速処理の為に第１図の如く、コーナ
ーターン用２次元画像メモリは、レンジ圧縮装置からの
レンジ圧縮済データの入力用と、アジマス圧縮装置への
出力用の２面構成を前提としておシ、ダブルバッファ方
式によるパイプライン処理としていた。第２図は、コー
ナーターン用２次元画像メモリを１画像フレーム毎のダ
ブルバッファ方式とした場合のパイプライン処理タイム
チャートである。第１図、第２図による方式ではダブル
バッファ用にコーナーターン用２次元画像メモリの容量
として少なくとも２画像フレーム分必要となる。１画像
フレームを仮に７５Ｋｍ四方とすると、レンジ圧縮済画
像を格納する為の容量は、１画素が８バイト（複素数）
となる為に約５００Ｍバイト必要となる。２次元画像メ
モリ用の素子は高速比の為ＶＬＳＩとするのが一般的で
あシ、ＩＣメモリで５００Ｍバイトの容量を構成すると
いうことは、物量、発熱量、コスト等の面で、非常に犬
がかりなハードウェアとなる。
ーターン用２次元画像メモリは、レンジ圧縮装置からの
レンジ圧縮済データの入力用と、アジマス圧縮装置への
出力用の２面構成を前提としておシ、ダブルバッファ方
式によるパイプライン処理としていた。第２図は、コー
ナーターン用２次元画像メモリを１画像フレーム毎のダ
ブルバッファ方式とした場合のパイプライン処理タイム
チャートである。第１図、第２図による方式ではダブル
バッファ用にコーナーターン用２次元画像メモリの容量
として少なくとも２画像フレーム分必要となる。１画像
フレームを仮に７５Ｋｍ四方とすると、レンジ圧縮済画
像を格納する為の容量は、１画素が８バイト（複素数）
となる為に約５００Ｍバイト必要となる。２次元画像メ
モリ用の素子は高速比の為ＶＬＳＩとするのが一般的で
あシ、ＩＣメモリで５００Ｍバイトの容量を構成すると
いうことは、物量、発熱量、コスト等の面で、非常に犬
がかりなハードウェアとなる。
従って、１面あたり５００Ｍバイトの２次元画像メモリ
を２面持つということは、たとえ高速化の為とはいえ、
極めて不経済なシステムと言わざるを得ない。
を２面持つということは、たとえ高速化の為とはいえ、
極めて不経済なシステムと言わざるを得ない。
そこで、極力少ないメモリ容量で、所期の性能を実現す
る方式が望まれることになる。
る方式が望まれることになる。
（発明の目的）
本発明の目的は、従来技術における、２次元画像メモリ
２面構成のダブルバッファ方式を、２次元アドレス機能
を有効に活用し、１面構成で実現し、半分の２次元画像
メモリ容量で同じ性能を実現する為の２次元画像メモリ
の制御方法を提供することにある。
２面構成のダブルバッファ方式を、２次元アドレス機能
を有効に活用し、１面構成で実現し、半分の２次元画像
メモリ容量で同じ性能を実現する為の２次元画像メモリ
の制御方法を提供することにある。
２面構成のダブルバッファ方式においては、コーナータ
ーン処理の途中に注目した場合、レンジ圧縮画像格納中
の画像メモリの未格納領域及び、コーナーターン後の画
像メモリの読出し済の領域は、全く未使用であり、シか
も定常的に１画像フレーム分の容量となる。そこで、こ
の未使用領域をなくすことを考える。つまり、２次元ア
ドレス機能を利用して、レンジ圧縮済画像を、コーナー
ターン後、読み出されて空きになった領域に順次格納す
ることによシ、コーナーターン用２次元画像メモリを１
面ですませる。
ーン処理の途中に注目した場合、レンジ圧縮画像格納中
の画像メモリの未格納領域及び、コーナーターン後の画
像メモリの読出し済の領域は、全く未使用であり、シか
も定常的に１画像フレーム分の容量となる。そこで、こ
の未使用領域をなくすことを考える。つまり、２次元ア
ドレス機能を利用して、レンジ圧縮済画像を、コーナー
ターン後、読み出されて空きになった領域に順次格納す
ることによシ、コーナーターン用２次元画像メモリを１
面ですませる。
第１表（ａ）、（ｂ）は、この方式に基づく処理の流れ
を具体的に示したものである。
を具体的に示したものである。
レンジ圧縮済の画像データを１画像フレーム毎に区切シ
、４つの連続した画像フレームをパイプライン方式によ
υ連続的に処理した場合の各処理過程に於けるコーナー
ターン用２次元画像メモリの使用状況を説明している。
、４つの連続した画像フレームをパイプライン方式によ
υ連続的に処理した場合の各処理過程に於けるコーナー
ターン用２次元画像メモリの使用状況を説明している。
なお第１％（ａ）はレンジ圧縮済みの画像データ、（ｂ
）はメモリを１画面構成にした場合の処理の流れを示し
ている。
）はメモリを１画面構成にした場合の処理の流れを示し
ている。
以下、本発明の一実施例を第３図、第４図、第５図によ
り説明する。
り説明する。
システム構成としては、第１図のコーナーターン用２次
元画像メモリとして、第３図のものを使用したものを考
えるが、発明の実現手段は、この２次元画像メモリの制
御部１に集約されるので第３図をベースに説明する。
元画像メモリとして、第３図のものを使用したものを考
えるが、発明の実現手段は、この２次元画像メモリの制
御部１に集約されるので第３図をベースに説明する。
２次元画像メモリ制御部１は、レンジ圧縮済データの転
送制御部３．２次元のアドレス制御部４、コーナーター
ン済画像データの転送制御部６、そのアドレス制御部５
、画像データの２重書き防止用の読出しアドレス表示レ
ジスタ７と、これらの各部と２次元画像メモリ２とのデ
ータ転送の為のＡＤＤＩ−Ｌ ＢＵＳとＤＡＴＡ ＢＵ
Ｓよυ構成する。
送制御部３．２次元のアドレス制御部４、コーナーター
ン済画像データの転送制御部６、そのアドレス制御部５
、画像データの２重書き防止用の読出しアドレス表示レ
ジスタ７と、これらの各部と２次元画像メモリ２とのデ
ータ転送の為のＡＤＤＩ−Ｌ ＢＵＳとＤＡＴＡ ＢＵ
Ｓよυ構成する。
２次元画像メモリ２は、入出力データバッファ８、アド
レスレジスタ９、そして２次元画像メモリ１０より構成
する。
レスレジスタ９、そして２次元画像メモリ１０より構成
する。
２次元画像メモリ２は、アドレスレジスタ９が指定する
（Ｘ、Ｙ）の２次元のアドレスのデータを任意に読み書
き出来るものであシ、少なくとも１画像フレームを格納
する為に必要な容量を有するものとする。
（Ｘ、Ｙ）の２次元のアドレスのデータを任意に読み書
き出来るものであシ、少なくとも１画像フレームを格納
する為に必要な容量を有するものとする。
次に動作を説明する。
第１表の処理過程２における処理の流れを第４図を用い
て説明する。
て説明する。
（１）初期状態においては、レンジ圧縮済画像データは
、■の通シ、データ転送制御部、ＤＡＴＡＢＵＳを経由
して、１画像フレーム分のデータが２次元画像メモリ１
０に格納される。
、■の通シ、データ転送制御部、ＤＡＴＡＢＵＳを経由
して、１画像フレーム分のデータが２次元画像メモリ１
０に格納される。
はじめは、データは
（Ｘ＋ 、 Ｙｌ ）〜（ＸＮ 、 Ｙｔ ）＜ Ｘｓ
、 Ｙｌ ）〜（ＸＮ 、 Ｙｌ ）（Ｘ＋ 、 Ｙ
Ｎ ）〜（ＸＮ 、 ＹＮ ）の順に、第４図では横方
向に格納されるものとする。
、 Ｙｌ ）〜（ＸＮ 、 Ｙｌ ）（Ｘ＋ 、 Ｙ
Ｎ ）〜（ＸＮ 、 ＹＮ ）の順に、第４図では横方
向に格納されるものとする。
（２）格納された画像データはコーナーターン（転置）
する為に２次元アドレス機能によりＱＯ’回転して、 （Ｘ＋ 、 Ｙｔ ） 〜 （Ｘ＋ 、ＹＮ ）（
Ｘ２ 、Ｙｔ ） ヘー （Ｘ２ 、 Ｙ）Ｉ ）
（ＸＮ 、Ｙｔ ） 〜 （ＸＮ 、 ＹＮ ）の
順に、■の通り、２次元画像メモリ１０より、ＤＡＴＡ
ＢＵＳ、データ転送制御部６を経由して、アジアス圧
縮制御部へと読み出される。
する為に２次元アドレス機能によりＱＯ’回転して、 （Ｘ＋ 、 Ｙｔ ） 〜 （Ｘ＋ 、ＹＮ ）（
Ｘ２ 、Ｙｔ ） ヘー （Ｘ２ 、 Ｙ）Ｉ ）
（ＸＮ 、Ｙｔ ） 〜 （ＸＮ 、 ＹＮ ）の
順に、■の通り、２次元画像メモリ１０より、ＤＡＴＡ
ＢＵＳ、データ転送制御部６を経由して、アジアス圧
縮制御部へと読み出される。
（３） （２）の過程で、データ転送制御部６、ＡＤ
ＤＲ制御部５の動作は、第４図に示す通りであり、現在
読出し中のラインアドレス（横方向に読み出すときはＹ
１縦方向に読み出すときはＸ）を表示レジスタ７に書き
込み更新する。このとき、１画像フレーム毎に、読み出
す方向が縦／横切換わるので、その表示ＦＬＡＧも更新
する。
ＤＲ制御部５の動作は、第４図に示す通りであり、現在
読出し中のラインアドレス（横方向に読み出すときはＹ
１縦方向に読み出すときはＸ）を表示レジスタ７に書き
込み更新する。このとき、１画像フレーム毎に、読み出
す方向が縦／横切換わるので、その表示ＦＬＡＧも更新
する。
（４） レンジ圧縮済画像データの２次元画像メモリ
への格納に際しては、読み出し中のデータの上書きを避
ける必要がある為、データ転送制御部３、ＡＤＤＲ制御
部４の動作は、表示レジスタ７の内容を判定して第４図
の通りとする。この場合横方向に格納するか、縦方向に
格納するかは表示レジスタ７のＦＬＡＧにより判定し、
格納するアドレスもＡＤＤＲ制御部４が、表示レジスタ
７のＸ、Ｙを判定して指示することになる。
への格納に際しては、読み出し中のデータの上書きを避
ける必要がある為、データ転送制御部３、ＡＤＤＲ制御
部４の動作は、表示レジスタ７の内容を判定して第４図
の通りとする。この場合横方向に格納するか、縦方向に
格納するかは表示レジスタ７のＦＬＡＧにより判定し、
格納するアドレスもＡＤＤＲ制御部４が、表示レジスタ
７のＸ、Ｙを判定して指示することになる。
以上が、本発明による方式の基本的な流れであるが、以
上のデータ転送の、全体システムの中での制御は、初期
処理、終了処理を含めて上位にあるホス）ＣＰＵが行な
うのは言及すべくもない。
上のデータ転送の、全体システムの中での制御は、初期
処理、終了処理を含めて上位にあるホス）ＣＰＵが行な
うのは言及すべくもない。
以上説明した処理をタイムチャートで示すと第５図の通
りとなる。第２図と比較すると、同じ処理時間内で、コ
ーナーターン用２次元画像メモリを１面構成で（つまり
、従来方式の半分で）実現出来ることが分る。
りとなる。第２図と比較すると、同じ処理時間内で、コ
ーナーターン用２次元画像メモリを１面構成で（つまり
、従来方式の半分で）実現出来ることが分る。
以上において２次元画像メモリは読み出し、書き込みの
同時処理が可能であることは当然のことである。
同時処理が可能であることは当然のことである。
本発明によれば、コーナーターン用２次元画像メモリを
従来の２面からｉ ＵＴｉに減らして、同じ性能を出す
ことが出来るので、画像メモリを構成する為の要素（Ｌ
ＳＩなど）を半減することが出来る。
従来の２面からｉ ＵＴｉに減らして、同じ性能を出す
ことが出来るので、画像メモリを構成する為の要素（Ｌ
ＳＩなど）を半減することが出来る。
第１図は従来方式の合成開口レーダの画像処理システム
の構成図である。第２図は従来方式のタイムチャートで
ある。第３図は本発明を実現する為の２次元画像メモリ
の構成例である。第４図は〒３０の中のデータ転送制御
部の処理フローである。第５図（ａ） 、 （ｂ）は本
発明による改善後のタイムチャートである。 １・・・２次元画像メモリ制御部、２・・・２次元画像
メモリ、３・・・レンジ圧縮済データの転送制御部、４
・・・２次元アドレス制御部、６・・・コーナーターン
済（１０）
の構成図である。第２図は従来方式のタイムチャートで
ある。第３図は本発明を実現する為の２次元画像メモリ
の構成例である。第４図は〒３０の中のデータ転送制御
部の処理フローである。第５図（ａ） 、 （ｂ）は本
発明による改善後のタイムチャートである。 １・・・２次元画像メモリ制御部、２・・・２次元画像
メモリ、３・・・レンジ圧縮済データの転送制御部、４
・・・２次元アドレス制御部、６・・・コーナーターン
済（１０）
Claims (1)
- １、合成開口レーダの画像処理システムの２次元画像メ
モリ制御方法に於いて、該２次元画像メモリが読み出し
ている方向（横／縦）と読み出し位置を表示し、該表示
された方向、位置を参照し、読み出し済の領域の行また
は列方向の画像情報を９０° ごとに回転してメモリに
書き込むことを特徴とする２次元画像メモリの制御方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116704A JPS599572A (ja) | 1982-07-07 | 1982-07-07 | ２次元画像メモリの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116704A JPS599572A (ja) | 1982-07-07 | 1982-07-07 | ２次元画像メモリの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599572A true JPS599572A (ja) | 1984-01-18 |
Family
ID=14693761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116704A Pending JPS599572A (ja) | 1982-07-07 | 1982-07-07 | ２次元画像メモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599572A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113371A (ja) * | 1984-06-29 | 1986-01-21 | Hitachi Ltd | 合成開口レーダ画像再生処理方法 |
| JPH0226476A (ja) * | 1988-07-15 | 1990-01-29 | Matsushita Electric Works Ltd | 行列要素転置装置 |
-
1982
- 1982-07-07 JP JP57116704A patent/JPS599572A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113371A (ja) * | 1984-06-29 | 1986-01-21 | Hitachi Ltd | 合成開口レーダ画像再生処理方法 |
| JPH0226476A (ja) * | 1988-07-15 | 1990-01-29 | Matsushita Electric Works Ltd | 行列要素転置装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005297B1 (ko) | 화상메모리 주변장치 | |
| JPS58139241A (ja) | 画像メモリアクセス方式 | |
| KR20000039714A (ko) | 텍스처 매핑시스템 | |
| GB2230924A (en) | Improved apparatus for rapidly clearing the output display of a computer system | |
| JPS599572A (ja) | ２次元画像メモリの制御方法 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH09282136A (ja) | データの書込読出方法 | |
| US8026921B2 (en) | Driving method, driving circuit and driving apparatus for a display system | |
| JPS58138163A (ja) | 画信号回転装置 | |
| JP2000232623A (ja) | 映像メモリ回路 | |
| JPH0340044A (ja) | 画像メモリシステム | |
| JPH07129460A (ja) | 画像処理方法及びその装置 | |
| JP2000181440A (ja) | 表示装置 | |
| KR101035591B1 (ko) | 이미지 리사이징 장치 | |
| US7034840B2 (en) | Method for an image reducing processing circuit | |
| JPS6329789A (ja) | 画像表示装置 | |
| JP2555325B2 (ja) | 表示装置 | |
| JPH04315269A (ja) | 半導体記憶装置 | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPH03144778A (ja) | 画像メモリ装置 | |
| JPH04313795A (ja) | 画像表示制御装置 | |
| JP2000035780A (ja) | 記憶表示装置 | |
| JPH07192454A (ja) | 半導体メモリおよび画像処理装置 | |
| JPS63298673A (ja) | 画像メモリ素子 | |
| JPH09259035A (ja) | 画像変換処理用半導体記憶装置 |