JPH04313795A - 画像表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理技術さらに
は線図形描画機能を有する画像表示制御装置の描画技術
に関し、例えばデータ処理装置に適用して有効な技術に
関するものである。

【０００２】

【従来の技術】ＣＲＴ（カソード・レイ・チューブ）デ
ィスプレイ装置に対する表示制御やフレームバッファな
どのビットマップメモリに対するアドレス制御を行うデ
ィスプレイコントローラにおいて、表示画面の内容を変
更する描画処理をマイクロプロセッサの処理に委ねるこ
ともできるが、昭和５９年１１月３０日オーム社発行の
「ＬＳＩハンドブック」Ｐ５５６などに記載される如く
、グラフィックスのように画素（ピクセル）単位に比較
的複雑な処理が要求される場合、全てをマイクロプロセ
ッサの処理に委ねることは、プロセッサの使用効率及び
画像処理の高速化において必ずしも得策でないことから
、基本的図形の描画や図形の塗つぶし、さらには図形の
回転や移動などの処理をディスプレイコントローラなど
画像処理専用の装置に委ねる方式が採用されている。

【０００３】ところで、斯るディスプレイコントローラ
のような画像処理専用の装置は、フレームバッファと称
される画像メモリを管理している。ディスプレイコント
ローラは画像メモリに画像情報を書き込むことにより描
画を行い、またこの画像メモリから画像情報を読出すこ
とにより画像表示を行う。その場合の表示アクセスは、
ＣＲＴディスプレイに依存するため所定期間毎に発生さ
れ、描画アクセスは、ＣＰＵのコマンド入力などにより
随時発生される。一般に表示アクセスは描画アクセスに
優先されるため、描画アクセス期間中であってもそれを
中断して表示アクセスがなされる場合がある。

【０００４】

【発明が解決しようとする課題】上記のように、表示ア
クセスは描画アクセスに優先されることから、描画アク
セス期間中に、表示を行う必要が生じた場合、描画アク
セスを一時中断しなければならず、また、表示アクセス
と描画アクセスとのサイクルタイムが異なる仕様の場合
、表示アクセス優先により、サイクルタイムの長い表示
アクセスの方に描画アクセスのサイクルを合わせなけれ
ばならない。そのような描画アクセス制限が、描画速度
の向上を阻害する主たる要因とされるのが、本発明者に
よって見いだされた。

【０００５】本発明の目的は、描画速度の向上を図った
画像表示制御装置を提供することにある。

【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００８】すなわち、表示手段に表示するための画像
情報を保持可能な画像メモリと、この画像メモリの保持
情報を上記表示手段に表示させるための表示アクセス制
御を行う表示制御手段とを含んで画像表示制御装置が形
成されるとき、上記画像メモリよりも記憶容量が少なく
且つ上記画像メモリよりも高速アクセスが可能な描画専
用メモリを設けるとともに、上記画像メモリの書込み読
出し動作とは非同期で上記描画専用メモリに対して描画
する描画制御手段と、この描画情報を上記描画専用メモ
リから上記画像メモリに転送する転送制御手段とを形成
し、上記描画専用メモリに対する表示アクセスを禁止す
るものである。さらに具体的な態様では、シリアルクロ
ックに同期してシリアルデータの入出力を可能とするＳ
ＡＭ部と、ランダムアクセス可能なＲＡＭ部とを含んで
上記画像メモリを形成することができ、その場合におい
て、上記描画情報が、上記ＳＡＭ部を介して上記ＲＡＭ
部に書き込まれるように構成することができる。また、
描画情報の高速転送を可能とするため、上記描画専用メ
モリから上記画像メモリへの描画情報転送時の上記シリ
アルクロックの周波数を、上記表示手段への画像情報出
力時の周波数よりも高く設定することができる。さらに
、別の態様として、上記描画専用メモリから上記画像メ
モリへの情報転送をダイレクトメモリアクセス方式によ
り行うことができる。

【０００９】

【作用】上記した手段によれば、上記画像メモリよりも
記憶容量が少なく且つ上記画像メモリよりも高速アクセ
スが可能な描画専用メモリを設けるとともに、上記画像
メモリの書込み読出し動作とは非同期で上記描画専用メ
モリに対して描画する描画制御手段と、この描画情報を
上記描画専用メモリから上記画像メモリに転送する転送
制御手段とを形成することは、表示アクセスが描画アク
セスに優先される条件下で、表示アクセスによる描画中
断や、表示アクセスと描画アクセスのサイクルタイムが
異なる場合の表示アクセスへの同期合わせを排除し、そ
のことが、描画速度の向上を達成する。

【００１０】

【実施例】図５には本発明の一実施例に係るデータ処理
装置が示される。同図において、システムアドレスバス
ＳＡＢ及びシステムデータバスＳＤＢには、代表的に示
されているマイクロプロセッサ５１とシステムメモリ５
２が結合されている。グラフィックディスプレイプロセ
ッサ５３は、特に制限されないが、表示手段としてのＣ
ＲＴディスプレイ装置５６が含まれるシステムにおいて
、その表示制御機能や描画制御機能をサポートするディ
スプレイコントローラとして機能するものであり、シス
テムデータバスＳＤＢに対するインタフェース部と、ロ
ーカルデータバスＬＤＢ１及びローカルアドレスバスＬ
ＡＢ１に対するインタフェース部とを有する。デュアル
ポートを有するフレームバッファ５４の一方のアクセス
ポートには、ローカルデータバスＬＤＢ１及びローカル
アドレスバスＬＡＢ１が結合され、また、当該バッファ
５４の他方のアクセスポートには、ドットシフタ５５を
介してＣＲＴディスプレイ装置５６が結合される。上記
フレームバッファ５４には、特に制限されないが、後に
詳述するようにマルチポートＲＡＭが適用される。

【００１１】さらに、本実施例では、上記フレームバッ
ファ５４よりも記憶容量が少なく且つ上記画像メモリよ
りも高速アクセスが可能な描画専用バッファ５０が設け
られ、このバッファ５０は、描画専用とされるローカル
データバスＬＤＢ２，ローカルアドレスバスＬＡＢ２を
介してグラフィックディスプレイプロセッサ５３に結合
される。そのような描画専用バッファ５０は、特に制限
されないが、スタティックＲＡＭを適用することにより
実現される。そのような描画専用バッファ５０の記憶情
報は、所定のタイミングで上記フレームバッファ５４に
転送可能とされる。上記グラフィックディスプレイプロ
セッサ５３は、上記マイクロプロセッサ５１からシステ
ムデータバスＳＤＢを介して供給されるコマンドを解釈
し、所定の図形描画、図形塗りつぶし、及び図形の拡大
，縮小，回転などを上記描画専用バッファ５０に対して
実行する描画制御機能と、そのような描画情報を上記フ
レームバッファ５４に転送する転送制御機能と、当該フ
レームバッファ５４に格納された画像データをＣＲＴデ
ィスプレイ装置５６に表示させる表示制御機能とをサポ
ートする。

【００１２】図１には、図５におけるフレームバッファ
５４や描画専用バッファ５０を中心とするローカルバス
側の詳細な構成が示される。

【００１３】図１に示されるように、上記フレームバッ
ファ５４はマルチポートＲＡＭとされ、ランダムアクセ
ス可能なＲＡＭ部１０と、シリアルクロックＳＣに同期
してシリアルデータの入出力を可能とするＳＡＭ部２０
とを有する。上記ＳＡＭ部２０に供給されるシリアルク
ロックＳＣは、クロック生成部１５において生成される
。このクロック生成部１５は、特に制限されないが、基
準クロックＣＬＫを分周することにより、３３ＭＨｚ，
２１ＭＨｚのシリアルクロックを出力する分周回路９と
、この分周回路９の出力端子を選択することにより、上
記ＳＡＭ部２０に伝達されるシリアルクロックＳＣを、
３３ＭＨｚと２１ＭＨｚとに切換え可能な切換えスイッ
チＳＷとを含む。このスイッチＳＷの切換え制御は上記
グラフィックディスプレイプロセッサ５３によて行われ
る。上記ＲＡＭ部１０及びＳＡＭ部２０は、特に制限さ
れないが、図２に示されるように構成される。

【００１４】図２においてＲＡＭ部１０は、特に制限さ
れないが、ダイナミック型メモリセルが複数個マトリク
ス配置されて成るメモリセルアレイ１１を含む。メモリ
セルのアドレシングは、Ｘ（行）アドレスデコーダ１３
の出力に基づいて所定の一本のワード線を選択レベルに
駆動する動作と、Ｙ（列）アドレスデコーダ１２の出力
に基づいて一対の相補データ線を相補共通データ線選択
的に接続するスイッチ回路の動作に基づいて行われるよ
うになっている。ＳＡＭ部２０は、特に制限されないが
、上記ＲＡＭ部１０のデータ入出力系に結合された１系
統のデータレジスタ２１と、このデータレジスタ２１の
アドレス制御を行うためのシフトレジスタ２３と、上記
クロック生成部１５から伝達されたシリアルクロックＳ
Ｃを上記シフトレジスタ２３に伝達するためのクロック
バッファ２４とを含む。そのような構成により、シリア
ルクロックＳＣが入力される毎に、シフトレジスタ２３
によって示されるポインタがシフトされ、それによって
データレジスタ２１のアドレス指定が可能とされる。 そのようなアドレス指定によってデータレジスタ２１へ
のシリアルデータの書込み、及び当該データレジスタ２
１からのシリアルデータの出力が可能とされる。

【００１５】次に、本実施例装置の動作について説明す
る。

【００１６】グラフィックディスプレイプロセッサ５３
は、ＭＰＵ５１からコマンドを受け取ると、そのコマン
ドによって指定された描画処理を描画バッファ５０に対
して行う。上記コマンドが例えば「ＣＲＣＬ」の場合、
グラフィックディスプレイプロセッサ５３は、内蔵する
円のアルゴリズムに従って円を描画する。ここで従来装
置においては、そのようなアルゴリズムに従って描画演
算が実行され、ドットを打つ座標が得られた時点で直ち
にフレームバッファ（５４に相当する）に対して描画ア
クセスがなされる。つまり１画素毎に描画が行われる。 従ってコマンドあるいはそれに従って描画される図形に
よっては、同一のワードに対して複数回の描画アクセス
がなされる。例えば図３に示されるような円が描画され
る場合を考えると、従来方式に従えば画素Ｐ１，Ｐ２が
同一のワードに属するのにも拘らず、画素Ｐ１とＰ２と
で少なくとも２回の描画アクセスがなされ、描画処理の
遅延を招く。そこで、あるＹ座標の１ラスタの領域５０
Ａに着目し、その領域に属する描画座標をアルゴリズム
に従い先に演算するようにすれば、つまり、画素Ｐ１，
Ｐ２について１回のアクセスで描画するようにすれば、
上記のように同一ワードの重複アクセスを排除すること
ができ、描画処理の高速化を図ることができる。本実施
例では、上記のような１ラスタ単位の描画演算処理をグ
ラフィックディスプレイプロセッサ５３で行い、そのよ
うな描画アクセスを、フレームバッファ５４にではなく
、それよりも高速アクセスが可能な描画専用バッファ５
０に対して行うようにし、それにより得られた１ラスタ
分の描画情報をシリアル形式でフレームバッファ５４に
転送するようにしている。そしてそのような描画演算処
理及び描画情報の転送処理は、上記ＭＰＵ５１からのコ
マンドに従う描画により座標値変更を受ける画素を含む
全てのラスタに対して実行される。

【００１７】上記描画バッファ５０からフレームバッフ
ァ５４への描画情報転送には、ＳＡＭ部２０のシリアル
入力機能が利用される。すなわち、スイッチＳＷにより
３３ＭＨｚのシリアルクロックが選択され、それに同期
して描画バッファ５０の記憶情報がＳＡＭ部２０に順次
転送される。この場合の情報転送は、ＣＲＴディスプレ
イ５６の画像表示に支障を与えないように当該ＣＲＴデ
ィスプレイ５６のブランキング期間を利用して行われる
。描画バッファ５０の全ての記憶情報がＳＡＭ部２０に
転送された後、今度は、ＳＡＭ部２０からＲＡＭ部１０
への情報転送が行われる。その場合の転送はパラレル形
式で行われる。表示アクセスにおいて、ＳＡＭ部２０か
らのシリアル出力はＣＲＴディスプレイ５６のドットク
ロックに同期して行う必要がある。そのため、表示アク
セス時には、スイッチＳＷにより２１ＭＨｚのシリアル
クロックが選択され、それに同期してＳＡＭ部２０から
ドットシフタ５５へのシリアルデータの転送が行われ、
ＣＲＴディスプレイ５６への画像表示が可能とされる。

【００１８】本実施例によれば、以下の作用効果を得る
ことができる。

【００１９】（１）画像メモリとしてのフレームバッフ
ァ５４よりも記憶容量が少なく且つ高速アクセスが可能
な描画バッファ５０を描画専用メモリとして設けるとと
もに、上記フレームバッファ５４の書込み読出し動作と
は非同期で描画バッファ５０に対して描画する描画制御
手段や、この描画情報を描画バッファ５０からフレーム
バッファ５４に転送する転送制御手段とをグラフィック
ディスプレイプロセッサ５３により機能的に実現するこ
とにより、表示アクセスが描画アクセスに優先される条
件下において、表示アクセス中においても上記描画バッ
ファ５０を利用して描画演算処理が可能とされるので、
描画中断を生じることがなく、また、表示アクセスと描
画アクセスとのサイクルタイムが異なるのにもかかわら
ず、サイクルタイムの長い表示アクセスの方に描画アク
セスのサイクルを合わる必要もないので、描画速度の向
上を図ることができる。

【００２０】（２）シリアルクロックＳＣに同期してシ
リアルデータの入出力を可能とするＳＡＭ部２０と、ラ
ンダムアクセス可能なＲＡＭ部１０とを含んでフレーム
バッファ５４を形成することにより、描画バッファ５０
からの描画情報の取り込みと、ドットシフタ５５への表
示データ出力とで、単一のＳＡＭ部２０を兼用すること
ができる。またその場合において、上記描画バッファ５
０からフレームバッファ５４への描画情報転送時には、
スイッチＳＷにより３３ＭＨｚのシリアルクロックが選
択され、それに同期して描画バッファ５０の記憶情報が
ＳＡＭ部２０に順次転送され、表示アクセスにおいては
、スイッチＳＷにより２１ＭＨｚのシリアルクロックが
選択され、それに同期してＳＡＭ部２０からドットシフ
タ５５へのシリアルデータの転送が行われることにより
、表示アクセスに支障を与えること無く、描画情報の高
速転送が可能とされる。

【００２１】（３）図３に示されるように、Ｙ座標の１
ラスタの領域５０Ａに属する描画座標をアルゴリズムに
従い先に演算することにより、換言すれば、画素Ｐ１，
Ｐ２について１回のアクセスで描画することにより、従
来のような同一ワードの重複アクセスを排除できること
を利用して、１ラスタ単位の描画演算処理をグラフィッ
クディスプレイプロセッサ５３で行い、そのような描画
アクセスを、フレームバッファ５４にではなく、それよ
りも高速アクセスが可能な描画専用バッファ５０に対し
て行うようにし、それにより得られた１ラスタ分の描画
情報をシリアル形式でフレームバッファ５４に転送する
ことにより、描画演算処理及び描画情報の転送処理を高
速に行うことができる。

【００２２】（４）上記のように、フレームバッファ５
４よりも高速アクセスが可能な描画専用バッファ５０は
、それにスタティックＲＡＭを適用することで容易に実
現することができる。

【００２３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００２４】例えば、上記実施例では、ＳＡＭ部２０に
含まれるデータレジスタを１系統としたが、２系統若し
くはそれ以上のデータレジスタを含んでＳＡＭ部２０を
構成しても良い。例えば２系統のデータレジスタを有す
る場合、一方のデータレジスタの出力が選択され、当該
レジスタの保持データがドットシフタ２１に出力されて
いる期間において、他方のデータレジスタへの情報書込
みが可能とされるので、表示アクセス期間においても描
画バッファ５０からデータレジスタへの描画情報の転送
が可能とされる。また、そのような２系統のデータレジ
スタの一方を、３３ＭＨｚのシリアルクロックで駆動し
、他方を２１ＭＨｚのシリアルクロックで駆動するよう
にすれば、図１におけるスイッチＳＷや、それの駆動制
御系が不要とされる。

【００２５】上記実施例では、フレームバッファ５４に
マルチポートＲＡＭを適用したものについて説明したが
、図４に示されるように、フレームバッファ５４に通常
のＲＡＭを適用し、描画バッファ５０からフレームバッ
ファ５４への描画情報転送をＤＭＡ（ｄｉｒｅｃｔ　ｍ
ｅｍｏｒｙ　ａｃｃｅｓｓ）制御回路４１により、ＤＭ
Ａ転送するようにしても良い。通常ＤＭＡ転送は、ＤＭ
Ａ制御回路がバスマスタに対してバス要求信号を出し、
それがバスマスタに受け付けられて、バス使用許可信号
がアサートされた後に開始されるが、図４に示されるよ
うに描画バッファ５０からフレームバッファ５４への転
送経路が描画情報専用とされるため、上記のようなバス
権に関する制御信号のやりとりは不要とされる。しかし
ながら、ＣＲＴディスプレイ５６のブランキング期間に
描画バッファ５０からフレームバッファ５４への描画情
報転送を行う必要があるため、ＣＲＴディスプレイ５６
のブランキング期間を示す信号をグラフィックディスプ
レイプロセッサ５３などから受取り、当該信号がアサー
トされた場合にＤＭＡ転送が開始されるように構成する
と良い。このように、描画バッファ５０からフレームバ
ッファ５４への描画情報転送をＤＭＡ制御回路４１によ
りＤＭＡ転送するようにしても、上記実施例と同様の効
果を得ることができる。

【００２６】また、上記フレームバッファ５４として複
数画像分の記憶容量を有するメモリを適用することがで
きるし、、上記描画バッファ５０として、複数ラスタ分
の記憶容量を有するメモリを適用することができる。

【００２７】さらに、上記ＣＲＴディスプレイ５６に代
えて、液晶ディスプレイやプラズマディスプレイを適用
することもできる。

【００２８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるデータ
処理装置に適用した場合について説明したが、本発明は
それに限定されるものではなく、例えば、グラフィック
端末装置や、各種表示装置に広く適用することができる
。

【００２９】本発明は、少なくとも表示画像情報を記憶
するフレームバッファなどの画像メモリを含む条件のも
のに適用することができる。

【００３０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３１】すなわち、画像メモリよりも記憶容量が少
なく且つ上記画像メモリよりも高速アクセスが可能な描
画専用メモリを設けるとともに、上記画像メモリの書込
み読出し動作とは非同期で上記描画専用メモリに対して
描画する描画制御手段と、この描画情報を上記描画専用
メモリから上記画像メモリに転送する転送制御手段とを
形成することにより、表示アクセスが描画アクセスに優
先される条件下で、表示アクセスによる描画中断や、表
示アクセスと描画アクセスのサイクルタイムが異なる場
合の表示アクセスへの同期合わせが不要とされ、それに
よって、描画速度の向上を図ることができる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例に係るデータ処理装置
の主要部構成ブロック図である。

【図２】図２は図１に示される装置の主要部のさらに詳
細な構成ブロック図である。

【図３】図３は本実施例における描画原理説明図である
。

【図４】図４は本発明の他の実施例が示されるブロック
図である。

【図５】図５は本発明の一実施例に係るデータ処理装置
の全体的な構成ブロック図である。

【符号の説明】

１０　　ＲＡＭ部 １１　　メモリセルアレイ １２　　Ｙデコーダ １３　　Ｘデコーダ ２１　　データレジスタ ２３　　シフトレジスタ ４１　　ＤＭＡ制御回路 ５０　　描画バッファ ５１　　マイクロプロセッサ ５２　　システムメモリ ５３　　グラフィックディスプレイプロセッサ５４　　
フレームバッファ ５５　　ドットシフタ ５６　　ＣＲＴディスプレイ

Claims (6)

【特許請求の範囲】
1. 【請求項１】　　表示手段に表示するための画像情報を
   保持可能な画像メモリと、この画像メモリの保持情報を
   上記表示手段に表示させるための表示アクセス制御を行
   う表示制御手段とを含む画像表示制御装置において、上
   記画像メモリよりも記憶容量が少なく且つ上記画像メモ
   リよりも高速アクセスが可能な描画専用メモリと、上記
   画像メモリの書込み読出し動作とは非同期で上記描画専
   用メモリに対して描画する描画制御手段と、この描画情
   報を上記描画専用メモリから上記画像メモリに転送する
   転送制御手段とを含むことを特徴とする画像表示制御装
   置。
2. 【請求項２】　　上記画像メモリは、シリアルクロック
   に同期してシリアルデータの入出力を可能とするＳＡＭ
   部と、ランダムアクセス可能なＲＡＭ部とを含み、上記
   描画情報が上記ＳＡＭ部を介して上記ＲＡＭ部に書き込
   まれるようにして成る請求項１記載の画像表示制御装置
   。
3. 【請求項３】　　上記描画専用メモリから上記画像メモ
   リへの描画情報転送時の上記シリアルクロックの周波数
   は、上記表示手段への画像情報出力時の周波数よりも高
   く設定されて成る請求項２記載の画像表示制御装置。
4. 【請求項４】　　上記描画専用メモリから上記画像メモ
   リへの情報転送をダイレクトメモリアクセス方式により
   行うＤＭＡ制御回路を含む請求項１記載の画像表示制御
   装置。
5. 【請求項５】　　上記描画専用メモリには、表示画像の
   １ラスタ単位で描画が行われるように上記描画制御手段
   のアルゴリズムが設定されて成る請求項１，２，３又は
   ４記載の画像表示制御装置。
6. 【請求項６】　　上記表示手段はＣＲＴディスプレイと
   され、上記転送制御手段による描画情報転送は、このＣ
   ＲＴディスプレイのブランキング期間に行われるように
   設定される請求項１，２，３，４又は５記載の画像表示
   制御装置。