JPS61273675A - ３次元アドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、計算機システム内の一次元メモ１月二に記憶
されたカラー画像データの高能率転送を実現するため、
カラー画像が本来的に有している３次元構造を考慮した
メモリアクセスを行うアドレス発生回路に関するもので
ある。

［開示のＪＩｉ要１ 本発明は、カラー画像を記憶している３次元構造を持っ
たメモリから画像の部分領域を切り出し、その領域内の
画像データのみを連続したデータ列として他のメモリに
転送−記憶する際、或いは他のメモリから連続したデー
タ列として転送されたデータを３次元構造メモリに書き
込む際に、３次元構造をもったメモリ内の所定切り出し
領域の大きさφ位置を示す制御パラメータ等に応じて、
−次元アドレスとしては不連続となるデータアドレスを
順次連続的に発生することにより、高速な転送動作を実
現するようにした３次元アドレス発生回路を開示するも
のである。

［従来の技術］および ［発明が解決りようとする問題点１ 一般に、画像処理機能を備えた計算機システムは第６図
に示すような構成となっており、３本の共通ハス（アド
レスバス、データバス、コントロールバス）に対してＣ
ｐ　Ｕ　（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ　　Ｕ
ｎｉｔ）６２、　ＲＡ　Ｍ　　（Ｒａｎｄｏｍ　　Ａｃ
ｃｅｓｓＭｅ■ｏｒｙ）　ｅａ、ディスク（磁気記憶装
置）８６等が接続されている。

また、画像メモリはｖ　ＲＡ　Ｍ　（Ｖｉｄｅｏ　ＲＡ
　Ｍ）６１で構成され、共通バスを通じてＣＰＵ８２に
よるデータ処理参ディスクからのデータ転送等が行われ
る。同時に、このメモリＶＲＡＭ１３１は表示のため、
常時、表示専用バスを通じてその内容が読み出されてい
る。

さらに、図中のＤ　Ｍ　Ａ　（１）ｉｒｅｃｔ　　Ｍｅ
ｍｏｒｙＡｃｃｅｓｓ）コントローラ６４はＣＰＵ８２
を介さずに、専用ハードウェアを用いてバスを制御する
ことにより、高速なデータ転送を行わせるものである。

以」−の構成において、共通バスに接続されているメモ
リは、すべて共通アドレスバス上、−次元のアドレス配
置となっている。

一方、画像は本来２次元的広がりを持っているものであ
り、さらに、カラー画像においては、１つの画素につい
て色の３要素、例えばＲｅｄ（Ｒ）Ｇｒｅｅｎ（Ｇ）　
Ｂｌｕｅ（Ｂ）成分を有する。この色成分も１つの軸（
次元）と考えれば、３次元的構造を内包しているわけで
あり、カラー画像を処理する場合には、３次元配列とし
て扱わなければならないことになる。

計算機システム内の画像メモリＶｌ’ｌＡＭ８１におい
ては、３次元配列を適当な方向にスキャンして一次元デ
ータに変換し、転送・記憶を行っている。

通常は、第７図に示すように、カラー画像なＲ，Ｇ、Ｂ
画面に分割した後、それぞれの画面を列方向のスキャン
を繰り返すラスクスキャンを行って一次元データに変換
し、第８図に示すように記憶している。第８図は］二下
方向に一次元的にデータが配列Ｘれていることをあられ
しており。

横方向の幅の大きさは意味をもたない。その結果、全画
像としては一次元メモリ上にまとまって存在しているが
、画素単位でみると、Ｒ，Ｇ、Ｂ成分のデータは、まと
まっているわけでなく、離れた場所に存在する。

しかも、スキャン方向と異なる上下に隣接した画素の場
合には、メモリーにのデータ位置は一行分離れることと
なる。殊に、カラー画像の部分領域（部分画像）につい
て考えると、第７図に示すようにカラーの１つの成分の
１つの行の中では連続しているが、他の行、他のカラー
成分との連続性は保たれない。

その結果、部分画像においては、データは不連続なアド
レスに散在していることになる。

また、画像データを転送する場合、例えば小画像を並べ
て表示する場合には、小画像単位でデータを転送し、画
像メモリの部分領域へ順次書き込む要求があるが、この
場合には１−述のような画像メモリの特殊なデータ構造
を考慮したメモリアクセスを行う必要がある。

画像データのような大量のデータを転送する場合、ソフ
トウェアによる方法では時間がかかるため、高速な転送
が実現できるＤＭＡ方式がよく用いられているが、この
ＤＭＡ方式は１次元メモリＨの連続したアドレスを持つ
領域への読み書きを行うものである。それ故、カラー画
像全データのように、まとまったメモリ領域へ転送する
場合には、ＤＭＡ転送を一度だけ実行すれば足りるが、
先に述べたように、アドレスが不連続な領域に分散され
る部分画像の場合には、−行ずつＤＭＡ転送を繰り返し
行わなければならない。

また、例えカラー画像全データであっても、画像メモリ
内には通常第７図に示すような一次元変換手順に従って
記憶されているわけであり、転送されてくる一次元デー
タがこの手順によらない場合、すなわちデータの順序が
異なる場合にも、複数回のＤＭＡ転送が必要となる。例
えば、表示中のカラー画像メモリにデータを転送する場
合には、画素あるいは行単位でカラー情報（Ｒ成分、Ｇ
成分、Ｂ成分）を送る必要があり、転送されてくるデー
タの順序は第８図（Ａ）または（Ｂ）に示すようになる
。しかし、このデータ配列は通常の一次元変換手順（す
なわち第７図に示すスキャン順序）とは異っている。特
に画素単位でカラー情報を送る場合（第８図（Ａ）参照
）、通常のメモリ構成において、■データずつアドレス
は不連続となり、この場合にＤＭＡ転送を行おうとする
と、そのデータ数に等しい回数だけＤＭＡ転送を繰り返
さなければならないことになる。

このようなりＭＡ転送を複数回行うと、転送開始アドレ
ス・転送データ数の設定に時間を要し、ＤＭＡ転送本来
の能率を低下させ、転送速度の低下を招くことになる。

特に、転送元が磁気ディスク装置の場合、データはディ
スクの回転に従って読み出されるので、希望のデータ位
置に読み取り用ヘッドが来るまで待たなければならない
。そのため、ＤＭＡ転送の回数が多くなると、この待時
間の合計が増加し、急激に転送効率が低下するという欠
点がみられる。

［目的１ 本発明の目的は、カラー画像を記憶しである画像メモリ
から、その画像の一部を取り出し、連続したデータ列と
して他のメモリ（例えば外部記憶装置）に高能率転送（
あるいはその逆の転送）するための３次元アドレス発生
回路を提供することにある。

換言すれば、本発明は、カラー画像メモリ内のカラー情
報も含めた所望の区画内にあるデータの３次元アドレス
（すなわち、１次元的にアドレスが割りふられたメモリ
ー−Ｌでは不連続となるアドレス）を、制御パラメータ
により各種スキャン順序に応じて連続的に発生すること
によって、ＤＭＡ転送の高速性を損うことなく、カラー
画像メモリへの高能率転送を行うことを目的とする。

Ｅ問題点を解決するための手段］ 本発明に係る３次元アドレス発生回路では、初期パラメ
ータ情報を導入する初期パラメータラッチ回路と、発生
させるべきアドレスの配列態様を指示するモード信号を
導入するモードラッチ回路と、初期パラメータラッチ回
路およびモードラツ子回路からの出力を導入し、タイミ
ング信号に同期して初期パラメータ情報およびモード信
号により指定されたアドレスを順次に発生するカウンタ
回路を所定の色画面毎に、それぞれ各１個備え、所定の
画素数ごとに色画面を切り換えることを指示する切り換
えパラメータ信号を導入する切り換えパラメータラッチ
回路と、切り換えパラメータラッチ回路からの切り換え
パラメータ信号に対応してタイミング信号のカウンタ回
路への送出を切り換えるとともに、ゲート制御信号を出
力するタイミングコントロール回路と、タイミングコン
トロール回路からのゲート制御信号を導入し、タイミン
グ信号を導入しているカウンタ回路の出力のみを送出す
るゲート回路とより成ることを特徴とするものである。

［実施例］ ＤＭＡコントローラを使って外部記憶装置とカラー画像
メモリとの間のデータ転送を行うようにした実施例につ
いて、以下に説明する。なお、説明の便宜上、外部記憶
装置からデータを転送して１画像メモリへ書き込む場合
について述べるが、逆に画像メモリから記憶装置へデー
タを転送φ記憶する場合も全く同様である。

第１図は本発明の一実施例全体を示すブロック図である
。本図において、外部記憶装置ｌＯには一次元的にデー
タが記憶されており、データはあるタイミングで順次読
み出される。３次元アドレス発生回路１３においては、
予め入力された適当なパラメータに従い、タイミング信
号に同期してアドレス信号を出力する。この出力アドレ
ス信号とＤＭＡコントローラ１１を通過したデータ信号
がカラー画像メモリ１４に入力され、コントロール信号
の１つである書き込み信号を使ってカラー画像メモリ１
４内にデータが書き込まれる。

次に、第２図に示す詳細なブロック図を参照して、３次
元アドレスの発生過程を説明する。

第２図において、２０はタイミングコントロール回路、
２１は列スタートアドレス・ラッチ回路、２２は列エン
ドアドレス−ラッチ回路、２３は行スタートアドレス・
ラッチ回路、２４は行エンドアドレス・ラッチ回路、２
５はモードラッチ回路、２Ｂは第１カウンタ回路、２７
は第２カウンタ回路、２８は第３カウンタ回路、２８は
ゲート回路、３０は切り換えパラメータ・ラッチ回路で
ある。

いま−例として、外部記憶装置１０（第１図参照）から
は第３図に示すように、列方向″’１０１″〜”　２０
０”９行方向°“２１”〜”＋４０”で示す部分画像の
データについてＲ，Ｇ、Ｂデータを２画素ずつ転送し、
−行分のデータを送り終えた後に次の行のデータを送る
ものとする。すなわち、外部記憶装置ｌＯからデータは
、Ｒ，０，、ユＩＩ　Ｒ１１＋１１ユ２．Ｇ１゜１Ｉ１
１１Ｇ、。１＋ｉ１．　Ｂｌ。ｌ＋Ｆ　Ｉ　Ｂ、。□、
２．・・・の順に転送され、本回路は転送先のアドレス
を順次発生する。ここで、英大文字は各カラー画面、添
字は画素の２次元位置を表す。すなわち、ＲＩ６１＋２
．はＲ画面の２１行１０１列目のデータを表す。

予めパラメータとして、第３図に示す１０１”。

”　２００″　、′２１”、　”　１４０”がそれぞれ
列スタートアドレスＯラッチ回路２１、列エンドアドレ
ス・ラッチ回路２２、行スタートアドレス・ラッチ回路
２３、行エンドアドレス・ラッチ回路２４に入力され、
切り換えパラメータ・ラー、チ回路３０には、２画素毎
にＲ，Ｇ、Ｂ画面を切り変えることを指示する数値″２
”が入力される。

モードラッチ回路２５には、列方向のデータが行方向に
先んじて転送されることを指示する入力モード信号が入
力される。この時、第１．第２゜第３カウンタ回路２６
〜２８には、列スタートアドレス、および、行スタート
アドレスから計算されたメモリのスタートアドレスがプ
リセットされる。

そして、それぞれのカウンタ回路２６Ｎ２８でｔ±、Ｒ
，Ｇ、Ｈのカラー情報を示すカラーアドレス信号を付加
して、ゲート回路２９偏に出力する。これらカウンタ回
路２６〜２８の動作については後に詳述する。

まず初めに、入力タイミング信号はタイミングコントロ
ール回路２０を介して第１カウンタ回路２Ｂにのみ導入
されており、ゲート制御信号（タイミングコントロール
回路２０から送出される）に従って第１カウンタ回路２
Ｂの出力がゲート回路２９から送出される。このとき、
第２．第３カウンタ回路２７．２８の出力はゲート回路
２８によって遮断される。

この状態のまま、タイミングコントロール回路２０は２
つの入力タイミング信号をカウントする。

その時、切り換えパラメータ・ラッチ回路３０からの出
力（すなわち、予めラッチしておいた切り換えパラメー
タ数°２”）との一致を検出し、入力タイミング信号の
接続を切り換え、第２カウンタ回路２７にのみ接続する
。また、ゲート回路２８はゲート制御信号を受けて、第
２カウンタ回路２７の出力のみを通過させる。

以下同様に、入力タイミング信号を２つカウントする毎
に、入力タイミング信号の接続およびゲート回路の出力
を切り換える。これによって、２画素毎に、出力アドレ
ス信号によって指定されるカラー画面が変化する。

次に第４図を用いて、上記カウンタ回路の動作を説明す
る。ここで、４０は列アドレスカウンタ、４１は行アド
レスカウンタ、４２は列比較器、４３はカウンタ制御回
路、４４は行比較器、４５はカラーアドレス情報発生回
路である。

カウンタ回路においては、先ず、列スタートアドレス、
行スタートアドレスをカウンタ４０．４１にプリセット
し、Ｒ，Ｇ、Ｈの区別を示すカラーアドレス信号を付加
して出力する。また、行方向のデータを優先するという
モード信号を受けて、カウンタ制御用１３は列カウンタ
制御信号によってカウント許可を指示する。

タイミング信号が入力されると、それに従って列アドレ
スカウンタ４０がカウントアツプする。そして、列アド
レス出力が列エンドアドレスと一致すると、列比較器４
２は列一致信号を出力し、カウンタ制御回路４３は行方
ウンタ制御信号によってカウント許可を、列カウンタ制
御信号によってデータロードを指示する。これによって
、次に入力されるタイミング信号に同期して行アドレス
カウンタ４１がカウントアツプすると同時に、列アドレ
スカウンタ４０は列スタートアドレスを再ロードする。

以下同様の動作を繰り返す。

このようにして、列アドレス出力は列スタートアドレス
から列エンドアドレスまでのカウントアツプを繰り返す
。また、行アドレス出力は行スタートアドレスからカウ
ントアツプしていき、行、列ともにエンドアドレスと一
致すると転送を終了する。

以上のようにして、２画素単位でカラー情報を送るよう
な一次元変換に対応した３次元アドレスが順次発生され
る。

上記実施例において、列スタート、列エンド、行スター
ト、行エンドの各アドレスは所望の値を選釈することが
できるので、カラー画像メモリ−Ｌの区画については、
任意の位置拳任意の大きさに設定することができる。

また、切り換えパラメータおよびモード信号によって、
各種のスキャン順序に対応することができる。すなわち
、パラメータ数をｌ”に設定すれば画素単位、１行分の
データ数にすれば行単位、一画面分のデータ数にすれば
画面単位でカラー情報を送るようなデータ順序に対応す
ることができる。

さらに、モード信号を切り換えることにより、行方向を
先にスキャンして得られる一次元データにも対応するこ
とができる。

第１図ないし第４図に関して述べた実施例においては、
外部記憶装置に区画内のデータのみが記憶されている場
合を刺穿したが、企画面分のデータが記憶されている場
合には、第５図に示す実施例のように、付加回路を新た
に設けて動作を制御することにより、全画面から任意の
区画を切り出すことができる。

上記付加回路として、動作制御回路５１．読み書き信号
用ゲート回路５３を設ける。

本実施例の動作は、次のとおりである。

■ＤＭＡコントローラ５０からのタイミング信号を利用
して、希望する区画の最初のデータがくるまでコントロ
ール信号内のＲ／−信号をカットする。また、３次元ア
ドレス発生回路５２の動作を停止１−する。

■最初のデータが来た後、前述した過程でアドレスを発
生する。そして、メモリにデータを書き込む。

０列エンドまでメモリにデータが書き終ると、動作制御
回路５１は、次の行の列スタートアドレスのデータが来
たことを検出するまで待機する。

０行エンドのデータを転送し終ると転送を終了する。

また、アドレス発生動作、データの書き込みを間欠的に
行えば、画像を縮小して書き込むことができる。

さらに、以上の例では、転送元もしくは転送先いずれか
のアドレス発生に用いたが、両方に用いることによりＲ
ＡＭ同士の転送にも利用することができる。

［発明の効果］ 本発明を実施することにより、カラー画像メモリ内にお
ける〆特定区画の３次元アドレスが順次発生されるので
、不連続なアドレス領域に分散している画像データを連
続して読み書きでき、高速なデータ転送を実現すること
ができる。

さらに、制御パラメータを変更することにより、転送さ
れてくるデータの順序が通常の画像メモリにおけるスキ
ャン順序と異なる場合にも対応することができる。それ
故、表示中のカラー画像メモリへ画素単位、或いは行単
位でカラー情報を送ることができるので、カラー画像転
送中においても表示画面上不自然な色が目につかない。

一方１本発明の大きな特徴として、ｒ）ＭＡコントロー
ラに付加するだけ３次元アドレス発生回路を実現するこ
とができるので、計算機システムを変更する必要がなく
、簡単かつ低価格にて実施することができる。また、各
種のスキャン順序に対応することができるが、実施の態
様によってはスキャン順序を固定にして、回路をより簡
単にすることもできる。

上述した各実施例では、カラーの要素をＲ９Ｇ、Ｂとし
て説明してきたが、その他に、一度。

色相、彩度を用いて画像を表現してもよい。

本発明は、衛星画像のような多チヤンネル画像に対する
データ転送にも利用することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例全体を示すブロック図、 第２図は第１図に示した３次元アドレス発生回路の詳細
回路図、 第３図は外部記憶装置から部分画像データを転送すると
きのデータ配列を説明する図、 第４図は第２図に示したカウンタ回路の詳細構成図、 第５図は画面の切り出しを行うようにした本発明の別実
施例を示すブロック図、 第８図は従来から知られている画像処理システムの概略
構成図、 第７図は３次元配列データを一次元配列データに変換し
て転送・記憶する過程を示す図、第８図はカラー画像メ
モリのアドレス配分を説明する図、 第８図（Ａ）は画素単位毎にカラー画像情報を送るとき
のデータ配列順序を説明する図、 第８図（Ｂ）は行単位毎にカラー画像情報を送るときの
データ配列順序を説明する図である。 ｌＯ・・・外部記憶装置、 １１・・・ＤＭＡコントローラ、 ！２・・・ホスト計算機、 １３・・・３次元アドレス発生回路、 １４・・・カラー画像メモリ、 ２０・・・タイミングコントロール回路、２１・・・列
スタートアドレス拳ラッチ回路、２２・・・列エンドア
ドレス・ラッチ回路、２３・・・行スタートアドレス・
チー２チ回路、２４・・・行エンドアドレス・ラッチ回
路、２５・・・モードラッチ回路、 ２８・・・第１カウンタ回路、 ２７・・・第２カウンタ回路、 ２８・・・第３カウンタ回路、 ２９・・・ゲート回路、 ３０・・・切り換えパラメーターラッチ回路、４０・・
・列アドレスカウンタ、 ４１・・・行アドレスカウンタ、 ４２・・・列比較器、 ４３・・・カウンタ制御回路、 ４４・・・行比較器、 ４５・・・カラーアドレス情報発生回路、５０・・・Ｄ
ＭＡコントローラ、 ５１・・・動作制御回路、 ５２・・・３次元アドレス発生回路、 ５３・・・読み書き信号用ゲート回路、５４・・・カラ
ー画像メモリ、 ６０・・、モニター、 ６１・・・ＲＡＭ、 ６２・・・ＣＰＵ、 ６３・・・ＲＡＭ、 ６４・・−ＤＭＡコントローラ、 ６５・・・ディスクコントローラ、 ６Ｂ・・・ディスク。 第１図 区　　　　　　　　　　　　区 Ｑ　　　　　　　　　　　　　　　　ω脈　　　　　　
　　　　　　呼 ＲＪ、面 ８画面 第９図（Ａ　）

Claims (1)

1. 【特許請求の範囲】 １）初期パラメータ情報を導入する初期パラメータラッ
   チ回路と、発生させるべきアドレスの配列態様を指示す
   るモード信号を導入するモードラッチ回路と、前記初期
   パラメータラッチ回路および前記モードラッチ回路から
   の出力を導入し、タイミング信号に同期して前記初期パ
   ラメータ情報および前記モード信号により指定されたア
   ドレスを順次に発生するカウンタ回路を所定の色画面毎
   に、それぞれ各１個備え、 所定の画素数ごとに前記色画面を切り換えることを指示
   する切り換えパラメータ信号を導入する切り換えパラメ
   ータラッチ回路と、該切り換えパラメータラッチ回路か
   らの切り換えパラメータ信号に対応して前記タイミング
   信号の前記カウンタ回路への送出を切り換えるとともに
   、ゲート制御信号を出力するタイミングコントロール回
   路と、該タイミングコントロール回路からの前記ゲート
   制御信号を導入し、前記タイミング信号を導入している
   前記カウンタ回路の出力のみを送出するゲート回路とよ
   り成ることを特徴とする３次元アドレス発生回路。 ２）前記カウンタ回路は、前記初期パラメータ情報であ
   る列スタートアドレス信号をプリセットすると共に前記
   タイミング信号に同期して列アドレス信号を送出する列
   アドレスカウンタと、前記初期パラメータ情報である行
   アドレス信号をプリセットすると共に前記タイミング信
   号に同期して行アドレス信号を送出する行アドレスカウ
   ンタと、前記列アドレス信号と前記初期パラメータ情報
   である列エンドアドレス信号とを比較して両者が一致し
   たときに一致信号を発生させる列比較器と、前記行アド
   レス信号と前記初期パラメータ情報である行エンドアド
   レス信号とを比較して両者が一致したときに一致信号を
   発生させる行比較器と、前記列比較器もしくは前記行比
   較器からの出力信号および前記モード信号を受けて、前
   記列アドレスカウンタおよび前記行アドレスカウンタに
   カウント許可もしくはデータロードを指示するための制
   御信号を発生するカウンタ制御回路と、前記列アドレス
   カウンタおよび前記行アドレスカウンタの出力情報に付
   加するためのカラーアドレス情報を発生するカラーアド
   レス情報発生回路とより成ることを特徴とする特許請求
   の範囲第１項記載の３次元アドレス発生回路。