JPH0659989A - ピクセル・ストリームを転送するアーキテクチャ - Google Patents

ピクセル・ストリームを転送するアーキテクチャ

Info

Publication number
JPH0659989A
JPH0659989A JP5029702A JP2970293A JPH0659989A JP H0659989 A JPH0659989 A JP H0659989A JP 5029702 A JP5029702 A JP 5029702A JP 2970293 A JP2970293 A JP 2970293A JP H0659989 A JPH0659989 A JP H0659989A
Authority
JP
Japan
Prior art keywords
information
destination
source
channel
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5029702A
Other languages
English (en)
Other versions
JP3490472B2 (ja
Inventor
Dean M Drako
ディーン・エム・ドレイコ
Steven G Roskowski
スティーブン・ジイ・ロスコウスキイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of JPH0659989A publication Critical patent/JPH0659989A/ja
Application granted granted Critical
Publication of JP3490472B2 publication Critical patent/JP3490472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)
  • Facsimiles In General (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 1つのコンピュータシステムで多くの異なる
フォーマットの情報を使用することができるようにする
ための体系化され、汎用性にすぐれたアーキテクチャを
提供する。 【構成】 ソース・チャンネルと宛先チャンネルを設
け、ソース・チャンネルは、宛先チャンネルを指示する
単一のアドレスへ規定されたフォーマットの1つにより
データのストリームを送り、宛先チャンネルは中央処理
装置等からの命令によって動作して、ソース・チャンネ
ルから供給される情報を所望の形態で利用する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータアーキテ
クチャに関し、より詳しくは、コンピュータシステムに
おいて複数の異なる情報のソースをそれらの情報を転送
する複数の異なる宛先と効果的に対応付けるためのアー
キテクチャ及び装置に関する。
【0002】
【従来の技術】コンピュータの設計者は、現在、オペレ
ータがパーソナルコンピュータで多数の異なるソースか
ら情報を呼び出すことができるシステムの開発を目指し
て研究を推し進めている。例えば、将来、パーソナルコ
ンピュータで電話や無線通信を利用し、テレビ映画また
は媒体に記録された映画を鑑賞し、ステレオ録音された
音楽を演奏し、コンピュータグラフィックのプログラム
やテキストプログラムを動作させることができるように
なるものと予測される。また、これらの全ての動作を同
時に行って、例えば、テレビ番組を出力ディスプレイの
1つのウィンドウに表示しているときに、同じディスプ
レイの他のウィンドウではコンピュータグラフィックス
・プログラムを走らせたり、あるいはコンピュータグラ
フィックス・データをテレビ番組に重ねて表示したりす
ることが可能になるものと予想される。
【0003】また、コンピュータの設計者は、複数の異
なるソースから情報を得ることに興味を持っているばか
りでなく、それらの情報を全て異なるフォーマットで動
作する多数の異なる宛先で利用することにも関心があ
る。例えば、それらの情報を、コンピュータ出力ディス
プレイに表示する一方で、テレビ受像機に送る、ステレ
オ音声システムへ転送する、ローカルエリア・ネットワ
ークに送る、あるいはその他の無数の装置に供給するこ
とが可能になるかも知れない。
【0004】誰かが利用したいと思う情報のソースは、
全てではないが、その多くが全く異なるフォーマットで
情報を供給する。例えば、ビデオ情報はテレビ伝送に用
いられるフォーマットで供給されるかもしれないが、コ
ンピュータプロセッサや音声システムは他のフォーマッ
トで情報を供給する等である。テレビ(ビデオ)信号を
同じ出力モニタ上でコンピュータグラフィックス信号と
共に表示しようとすると、まずアナログのテレビ信号を
コンピュータ・モニタ上に表示するためのディジタル表
現形式に変換する必要がある。さらに、テレビ信号は、
時間的に分離された2つのフィールドから成るインタレ
ース・パターンにコンピュータ・モニタとは異なる周波
数で表示されるのに対し、、典型的なコンピュータ・デ
ィスプレイはノンインタレース・モードでより多くの行
数のデータを表示する。これらの信号はいずれも電気信
号であるが、テレビとコンピュータとでは互いに全く異
なるフォーマットで供給される。
【0005】問題を複雑にするのは、これらの多岐にわ
たるフォーマットのソースから情報が仕向けられる種々
の宛先も相互に異なり、またソースのフォーマットとも
異なるフォーマットで動作する場合があるということで
ある。例えば、テレビ信号とグラフィックス信号を同じ
出力ディスプレイ上で画像として表示するには、それら
の一方または他方の信号を出力ディスプレイで使用する
フォーマットに変えることが必要である。一つのフォー
マットからもう一つのフォーマットへの情報の変換は、
通常、各々の場合に特別な仕方で行われ、そのような変
換を各コンピュータシステムで使用する各情報ソース及
び各情報宛先毎に繰り返されなければならないようにな
っている。これは、コンピュータシステムの開発にとっ
て経済的でもなければ、合理的なプロセスでもない。
【0006】
【発明が解決しようとする課題】従って、本発明の目的
は、1つのコンピュータシステムで多くの異なるフォー
マットの情報を使用することができるようにするための
体系化され、汎用性にすぐれたアーキテクチャを提供す
ることにある。本発明のもう一つの目的は、コンピュー
タシステムに供給される各情報ソースをそのような情報
データの各宛先から分離すると共に、全ての宛先が受け
入れなければならない少数の標準化された通信フォーマ
ットを規定するコンピュータシステム用のアーキテクチ
ャを提供することにある。本発明のもう一つの目的は、
任意の相互接続装置によって任意の情報ソースを任意の
宛先に接続することができるようにすることにある。本
発明のもう一つの目的は、異なる情報ソースによる異な
る情報宛先の共用の汎用化を図ることにある。本発明の
もう一つの目的は、コンピュータの出力ディスプレイ上
において、異なる情報ソースによる画面の共用の汎用化
を図ることにある。本発明のもう一つの目的は、コンピ
ュータシステム内のソースにおいてデータの大半の部分
を1つのアドレスへ非常に高速で転送することを可能に
し、これによってデータの転送速度を大きくすることに
ある。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、コンピュータシステムの第1の構成要素
からコンピュータシステムの第2の構成要素へ情報を転
送するものであって、コンピュータシステムの第1の構
成要素に結合されたソース・チャンネルと;コンピュー
タシステムの第2の構成要素に結合された宛先チャンネ
ルと;ソース・チャンネルと宛先チャンネルとを相互接
続するための手段と;からなり、上記ソース・チャンネ
ルが、規定フォーマットの情報ストリームを生成するた
めの手段、宛先チャンネルをその情報ストリームのアド
レスとして指定するための手段、この情報ストリームを
ソース・チャンネルと宛先チャンネルを相互接続するた
めの手段に転送するための手段を備え;上記宛先チャン
ネルが、ソース・チャンネルと宛先チャンネルを相互接
続するための手段から規定フォーマットの情報ストリー
ムを受け取るための手段、情報ストリームとは独立に制
御信号を受け取るための手段、制御信号に応答して情報
ストリームの使用を制御するための手段を備えたもので
ある。
【0008】
【実施例】以下、本発明を添付図面に示す実施例により
詳細に説明する。以下の詳細な説明においては、コンピ
ュータメモリの中のデータビットに対する操作または動
作を記号表現により記載する場合がある。これらの記号
表現は、データ処理技術分野の当業者が作業内容、業務
内容を他の当業者に最も効果的に伝達するために用いら
れている手段である。上記のようなデータビットに対す
る操作や動作は物理量の物理的操作を必要とする。これ
らの物理量は、必ずそうであるとは限らないが、通常、
記憶、転送、結合、比較、及びその他の形で操作するこ
とが可能な電気信号または磁気信号の形を取る。これら
の信号は、主に共通使用するために、ビット、値、要
素、記号、キャラクタ、項、数等と呼称することが時と
して好都合であるということが実証されている。しかし
ながら、これらの用語またはこれらと類似の用語は、適
切な物理量と対応させるべきでものであるということ、
そして単にそれらの物理量に添える便利なラベルに過ぎ
ないということに留意すべきである。
【0009】さらに、上記のような場合に行われる操作
は、人間のオペレータによって行われる精神活動とも関
連する「加算する(加える)」あるいは「比較する」と
いうような用語で呼称されることもしばしばある。この
ような人間のオペレータの能力は、本発明の一部をなす
本願中に記載する如何なる動作においても全く不必要で
あり、ほとんどの場合好ましくない。本発明における動
作、操作は機械による動作、操作である。どのような場
合においても、コンピュータを動作させる方法における
動作と計算方法自体の違いに留意すべきである。本発明
は、電気信号またはその他の(例えば、機械的あるいは
化学的な)物理信号を処理して他の所望の物理信号を発
生させるのにコンピュータを動作させるための装置及び
方法ステップに関するものである。
【0010】まず、図1はコンピュータの2つの出力デ
ィスプレイの画面の一例を示す。これらの各ディスプレ
イにおいて、情報は多数の異なるソースから個々のウィ
ンドウにそれぞれ表示される。左側のディスプレイに
は、テキストデータが表示されるウィンドウ、アニメー
ション画像出力が表示されるウィンドウ及びテレビ(ビ
デオ)信号による画像が表示されるウィンドウが形成さ
れ、右側のディスプレイには、テキストデータを表示す
る2つのウィンドウ、グラフィックスデータを表示する
ウィンドウ、及び左側のディスプレイのウィンドウに表
示されているテレビ番組の他の部分を表示するウィンド
ウが形成されている。
【0011】これら2つの出力ディスプレイ上の様々な
ウィンドウ中の情報は、多数の異なるソースから伝送さ
れ、異なるフォーマットで供給され得る。例えば、テキ
ストデータ、アニメーション画像及びグラフィックスデ
ータは、プログラム制御下に動作する1つまたは2つ以
上の中央処理装置から供給することができる。また、テ
レビ信号は、テープレコーダまたはテレビ受像機のよう
なビデオ信号源により供給することが可能である。
【0012】これらのソースにより情報が供給されるフ
ォーマットが異なるばかりでなく、出力ディスプレイの
フォーマットも異なる場合がある。例えば、2つの出力
ディスプレイ上に表示されるテレビ画像を一方の出力デ
ィスプレイではカラーで、他方ではモノクロで表示され
る場合がその一例である。情報ソースで使用されるフォ
ーマットの如何にかかわらず、また出力ディスプレイの
フォーマットの如何にかかわらず、表示しようとする情
報は、全て出力ディスプレイに表示される情報を記憶す
るフレームバッファに何らかの形で記憶しなければなら
ない。このような記憶動作が行われるということは、図
1中に、左側の出力ディスプレイ上の情報はフレームバ
ッファ1から入力されると標記し、右側の出力ディスプ
レイ上の情報はフレームバッファ2から入力されると標
記することにより示してある。
【0013】もちろん、コンピュータによって扱われる
情報は、図1に示すような1つまたは2つ以上の出力デ
ィスプレイに表示されるのみならず、モデム、ローカル
エリア・ネットワーク、ラウドスピーカのような出力装
置へ転送されることもしばしばある。図2は、任意の相
互接続装置によって接続される多数の異なる入力ソース
と多数の異なる宛先装置を概念的に示す。このような任
意の相互接続装置は、システムバス、クロスバー交換機
(例えば本願譲受人の米国特許出願一連番号第07/8
16,346号、1991年12月30日出願を参
照)、あるいはその他周知の相互接続装置であってもよ
い。このようなシステムで使用する情報を供給すること
が可能なソースとしては、中央処理装置、ビデオ入力ソ
ース、ビデオ圧縮解除ソース、ネットワーク、入出力装
置、メモリ、音声入力ソース、VCR(ビデオカセット
レコーダ)、及び大容量記憶装置等がある。また、この
ようなシステムで使用することが可能な宛先装置として
は、テープレコーダ及びディスプレイのようなビデオ出
力装置、フレームバッファ、ネットワーク、メモリアレ
イ、音声出力システム、VCR及び大容量記憶装置等が
ある。もちろん、当業者にはこれ以外のソースや宛先装
置が想起されよう。一部の装置は上に述べた以外のソー
ス及び宛先装置の両方の機能を果すものもある。そのよ
うな装置には、例えば、ビデオ効果、ビデオフィルタ及
びサイズスケーリングを行うための回路がある。
【0014】図1に示す例は多数のソースから出力ディ
スプレイへ入力データを供給する例であるが、本発明
は、様々なソースからの情報を他の任意の宛先装置で結
合するためにも使用することが可能である。例えば、多
数の異なるソースからの音を表す情報を1つの音声出力
システムで使用するためにミックスしたい場合等に使用
することができる。従って、本明細書では、本発明はコ
ンピュータ出力ディスプレイよりなる宛先装置を用いる
場合について一般的に説明するが、本発明は、複数のソ
ースが上に挙げたいくつかの典型的な例のような任意の
宛先で用いられる情報を供給することができるようにす
るためにも使用することができる。
【0015】図3は、図1に示す表示出力を結果的に得
るのに好適な本発明による全体的アーキテクチャをより
詳細に示すブロック図である。図示の構成において、一
組の中央処理装置(CPU1及び2)は、任意の相互接
続装置に入力を供給する。相互接続装置の出力は、2つ
のフレームバッファ・コントローラを介して一組のフレ
ームバッファへ供給され、一組の出力ディスプレイ上に
表示される。主メモリアレイ及びビデオ入力ハードウェ
アも図示されており、これらは、各々、情報ソースまた
情報宛先として動作することが可能である。
【0016】図4は、図1に示す表示出力を合理的かつ
経済的な形で達成するために用いられる図3に示すアー
キテクチャの全体的構成内の部分を例示するブロック図
である。この図に例示する部分は、中央処理装置10、
主メモリ12、フレームバッファ13及びビデオ入力装
置15等よりなる。システムのこれらの部分は、全てシ
ステムバス17のようなデータ及びアドレスを転送する
ための任意の手段によって接続されている。ビデオ入力
装置15、主メモリ12及びフレームバッファ13は、
各々情報ソースまたは情報宛先あるいはその両方として
機能することができる。しかしながら、この場合は、お
そらくビデオ入力装置15だけが唯一の情報ソースであ
り、フレームバッファ13だけがおそらく唯一の情報宛
先であろう。
【0017】システム中の各情報ソースには、ビデオ入
力装置15の一部として示されているソース・チャンネ
ル16のように、それぞれ付随のソース・チャンネルが
設けられている。同様に、システム中の各情報宛先に
は、フレームバッファ13の一部として示されている宛
先チャンネル18のように、それぞれ付随の宛先チャン
ネルが設けられている。1つの装置に複数のソース・チ
ャンネルまたは宛先チャンネルがあってもよいが、説明
の便宜上、以下これらのチャンネルが各々1つしかない
場合に限定して説明する。ソース・チャンネル16及び
宛先チャンネル18は、情報が特定のフォーマットで単
一のアドレスに送られるということをソースが認識する
以外には、ソースも宛先も相手方を認識することなく、
全てのソースがどの宛先にでも情報を供給することがで
き、かつ全ての宛先がどのソースからでも情報を受け取
ることができるようにして、情報ソースと情報宛先を基
本的に分離することのできる装置を構成する。このアド
レスは、情報が特定の宛先チャンネル向けのものである
ということを指示する。また宛先もデータがソースによ
り送られるフォーマットでデータを受け取ることができ
なければならない。
【0018】このように、ソース・チャンネル16は、
その情報の全てが任意の相互接続装置を介して特定の宛
先チャンネル18を指示す単一のアドレスへ送られるよ
う仕向ける。このアドレスは、データをどこに送るべき
かを任意の相互接続装置に指示する。すると、情報を受
け取った宛先チャンネル18は、どのようにその情報を
扱うべきか(場合によっては最終宛先をも含めて)を決
定する。このようにして、情報は1つのアドレス、すな
わち宛先チャンネルに仕向けられ、データは全てそのア
ドレスへ転送される。宛先チャンネル18は、転送され
る情報を用いるのに必要な全ての処理を実行する。デー
タ自体は、サイズ、幅、記憶場所、フォーマット、ある
いはその他各データ片と共に入力装置から出力装置へ通
常転送される制御情報なしにソース・チャンネル16か
ら宛先チャンネル18へ転送される。例えば、ビデオデ
ータは、典型的なテレビフォーマットでビデオ入力装置
に供給され、ビデオ入力装置で内部フォーマットに変換
した後、ソース・チャンネルによってフレームバッファ
と関連した特定の宛先チャンネルへ送られる。
【0019】宛先チャンネルが入って来るデータをどの
ように扱うか(例えば、宛先チャンネルが情報を入れる
正確な場所)ということに関する制御情報は、中央処理
装置によって宛先チャンネル18に送られる制御情報に
別途に書き込まれる。この情報を送る方法は、送ろうと
する各情報片(例えば各ピクセル)がその情報のソース
によって各々個々のアドレスに仕向けられる従来技術の
システムと対称的に異なっている。宛先チャンネルは、
ソース・チャンネルから情報を受け取り、宛先でその情
報を使用するのに必要なフォーマット変換を実行し、そ
の情報をそれが使用されるアドレスへ仕向ける。
【0020】上記のソース・チャンネル及び宛先チャン
ネルの構成は本発明の独特の形態で動作するが、本発明
のシステムは、情報を従来の方法により各個々の記憶位
置に送る構成と共に機能させるようにすることも可能で
ある。あるシステムに付随のソース・チャンネル及び宛
先チャンネルは、コンピュータシステムにおいて通常利
用可能なアドレス(例えば100万アドレス)の中のほ
んの僅かの部分(例えば100アドレス)しか使用しな
いため、それらのアドレスは、記憶され、各システム・
トランザクション毎に比較器によって比較することがで
きる。ソース・チャンネルから宛先チャンネルの中の1
つへの転送では本発明の回路が能動化され、それ以外の
他のアドレスへの転送では、データを転送するための通
常のシステム構成が使用される。従って、本発明におけ
るようなソース/宛先モデルを使用しない通常の装置を
本発明の装置と同じシステム中に共存させても何ら差支
はない。
【0021】ソース・チャンネル及び宛先チャンネルを
使用できるようにするためには、情報をこれらのチャン
ネル間で転送することができる通信フォーマットを少な
くとも1つ選択することが必要である。本発明の実施例
においては、4つの異なる情報ストリームのタイプまた
はフォーマットを使用する。システムに結合される可能
性がある典型的なコンピュータの各種装置で使用される
ことが極めて多い4つのフォーマットを選択することに
よって、ソース・チャンネル及び宛先チャンネルにおけ
るフォーマット間の変換量を大幅に減じることができ
る。しかしながら、4つのストリームタイプを使用する
ため、ソース装置は少なくとも1つのストリームタイプ
を送ることができさえすればよいが、各宛先チャンネル
は、これらの4つの全てのフォーマットの情報を受け入
れることができなければならない。
【0022】この実施例においては、第1のストリーム
タイプは「16グレー」と呼ばれ、このフォーマットで
は、各情報ピクセルは、8ビットのいわゆるアルファ情
報と8ビットの光強度情報よりなる。「32RGB」と
呼ばれる第2のストリームタイプにおいては、各情報ピ
クセルは、8ビットのアルファ情報と各々8ビットの
赤、緑及び青の情報よりなる。「32グレー」と呼ばれ
る第3のストリームタイプにおいては、各情報ピクセル
は、16ビットのアルファ情報と16ビットの光強度情
報よりなる。「64RGB」と呼ばれる第4のストリー
ムタイプにおいては、各情報ピクセルは、16ビットの
アルファ情報と各々16ビットの赤、緑及び青のカラー
情報よりなる。これらの全てのフォーマットにおいて、
ピクセル情報は、フレームを出力ディスプレイ上に書き
込む場合に、そのピクセルをディスプレイに対して左か
ら右、上から下の向きに走査することができるようなシ
ーケンスとして通常供給される。
【0023】上に述べたように、全てのソースが全ての
宛先と確実に通信することができるためには、各ソース
・チャンネルが、規定された4つのストリーム・フォー
マットの中の1つによって情報を供給すること、及び各
宛先チャンネルがこれらの4つの全てのフォーマットで
データを受け取ることができるということが必要であ
る。ソース装置が元々これら4つのフォーマット以外の
情報を用いる装置である場合は、ソース・チャンネル
は、情報をその本来のフォーマットから4つのフォーマ
ットの中の1つに変換するための手段を具備しなければ
ならない。宛先装置がこれら4つのストリーム・フォー
マット以外の特別なフォーマットの情報を必要とする場
合は、宛先チャンネルがこの変換を行わなければならな
い。しかしながら、この変換は、その宛先へ情報を送る
全てのソースによってではなく、特別なフォーマットを
必要とする単一のソース・チャンネルまたは宛先チャン
ネルで行うだけでよい。例えば、YUVデータフォーマ
ットのビデオデータを必要とする宛先装置の場合は、全
てのソースにデータを変換させるのではなく、あらゆる
標準フォーマットのデータからYUVフォーマットへ変
換させる。
【0024】情報をソースから宛先へ転送しようとする
ときは、中央処理装置10が、情報を選択し、その情報
を特定のアドレスに送るようソース・チャンネル16に
よってソースに指示する。ソース・チャンネル16は、
情報を選択してバス17のようなシステムの通信チャン
ネルに乗せるための回路を有する。また、中央処理装置
10は、宛先チャンネル18を介して宛先に情報を指定
された場所に入れるよう指示すると共に、情報が供給さ
れるフォーマットを指示する。情報をストリーム・フォ
ーマットへあるいはストリーム・フォーマットから転送
する際に他のフォーマットに変換しなければならない場
合、その変換はソースではソース・チャンネルの制御下
に行われ、宛先では宛先チャンネルの制御下に行われ
る。コンピュータシステムの中央処理装置は、ソース・
チャンネル及び宛先チャンネルを各チャンネルに付随す
るレジスタに情報を書き込むことによって制御する。
【0025】ソース・チャンネル16及び及び宛先チャ
ンネル18が各々動作を実行する詳細条件は、使用する
装置によって異なる。本発明の構成によれば、各装置を
構成する各特定の形態において大きな自由度が確保され
るので、本発明の個々の装置は様々な形で展開すること
ができるということは明らかであろう。この本発明の構
成は多くの長所を有し、とりわけシステムで使用される
各装置に対してわざわざ余分の回路を開発する必要がな
いという利点がある。例えば、フレームバッファ13の
宛先チャンネル18は、ソースが規定されたストリーム
・フォーマットの中の1つにより情報を供給するもので
ある限り、全てのタイプのソースから情報を受け取るこ
とができる。
【0026】図4に示すように、中央処理装置10は、
アドレス/データバス17によって主メモリ12及びビ
デオ入力装置15に接続されている。ビデオ入力装置1
5は以下に説明する図5に詳細に示すようなソース・チ
ャンネル16を有する。ビデオ入力装置15は、フレー
ムバッファ13に書き込まれるビデオフレームを受け取
る。バッファメモリ19は、ビデオ(映像)信号のソー
スから供給される信号を受け取る。このソースは米国テ
レビジョン方式委員会(National Telev
ision Standards Committee
(NTSC))フォーマットまたはその他のフォーマッ
トでこれらの信号を供給する。NTSCフォーマットを
使用する場合は、映像信号は、それぞれ240本の走査
線からなる2つのインタレースされたフィールドとして
バッファメモリに記憶される。
【0027】この特定の例においては、バッファメモリ
19はその矩形のアウトラインで表されているビデオ情
報のフレームを記憶するものと仮定されている。また、
ソース・チャンネル16は、フレームバッファ13への
転送のために、バッファメモリ19の中の小さな矩形A
の位置に記憶されるビデオ情報の部分をシステムバス1
7に供給する(バッファメモリ19のある部分をアドレ
ス指定することによって)ものと仮定されている。もち
ろん、このシステムは、バッファメモリ19に記憶され
たフレームのどのような矩形の領域でも転送することが
できる。
【0028】図5に示すソース・チャンネル16は制御
回路30を有し、この制御回路はアドレスデコード回路
34によってアドレスバスに接続され、またデータバス
にも接続されていて、中央処理装置10により供給され
る制御信号に応答して動作する。本発明の実施例におい
ては、制御回路30は、以下に説明するような信号を得
るために当業者に周知の形態により構成された状態機械
であってもよい。他方特殊なシステムにおいては、制御
回路30は、状態機械の代りにコマンドを実行して個々
の出力を発生するのに好適なプロセッサであってもよ
い。
【0029】ソース・チャンネル16の制御回路30に
は、コマンドレジスタ31、ソース・アドレスレジスタ
32、幅レジスタ33、幅カウント・レジスタ35、ス
トライド・レジスタ36、長さレジスタ38及び宛先ア
ドレスレジスタ39を含む複数のレジスタが接続されて
いる。これらのレジスタは、全てシステムのデータバス
を介してデータを受け取るよう接続されている。書込み
動作のために中央処理装置によって特定のレジスタのア
ドレスがアドレスバスに出されると、アドレスデコード
回路34は、そのアドレスを制御回路30に指示する。
すると、制御回路30は、データバスからデータをアド
レス指定された対応するレジスタにロードするための制
御信号を出す。
【0030】コマンドレジスタ31は、中央処理装置1
0によってアドレス指定され、中央処理装置10が実行
させたい特定のコマンドを受け取り、記憶する。一般に
は、このコマンドは、ソース(例えばバッファメモリ1
9)に記憶された特定の情報を特定の宛先へ転送するた
めにデータバス上に出すようソース・チャンネル16に
指示する多数のコマンドの中の1つであると考えてもよ
い。また、制御情報には、データの変換が必要であれ
ば、これを行うことができるように、フォーマット情報
も含まれている。このコマンドは、動作を実行するため
にコマンドレジスタによって制御回路30へ供給され
る。制御回路30は、変換回路37にフォーマットを知
らせ、変換回路37は、変換が必要ならば、従来技術で
周知の形態によりその変換を実行する。ソース・アドレ
スレジスタ32は、バッファメモリ19から転送される
矩形Aの左上角を指定するアドレスとして図示(図4)
された最初のソースアドレスを中央処理装置10から受
け取る。このアドレスを始点として、制御回路30は、
この最初のソースアドレスに記憶されたピクセル情報を
データバスに転送するためにバッファ41に入れさせ
る。次に、制御回路30は信号をマルチプレクサ43に
供給して、値1を加算器回路42へ供給させる。加算器
回路42は、この値1を用いてソース・アドレスレジス
タ32中のソースアドレスを矩形Aの水平行沿いのX方
向に1ピクセルだけインクリメントし、その結果をソー
ス・アドレスレジスタ32に記憶する。バッファメモリ
19からの次のピクセルは、レジスタ32中のこの新し
いアドレスから得られる。
【0031】一方、幅レジスタ33には、中央処理装置
10から矩形Aの走査線(水平行)のピクセル数による
幅を示す値が記憶されている。この値は幅カウント・レ
ジスタ35にも入れられ、制御回路30の制御下におい
てカウントダウンされる。制御回路30は、信号を減算
器回路44に供給して、幅カウント・レジスタ35に記
憶されている計数値を1だけデクリメントさせる。長さ
レジスタ38は、制御回路30の制御のもとで、転送さ
れる矩形中の情報のピクセル数による全長を示す値を中
央処理装置10から受け取る。各ピクセルがデータバッ
ファ41に供給される毎に、長さレジスタ38に保持さ
れている長さの値は1だけ減じられる。この動作は減算
器回路46を用いて制御回路30によって行われる。
【0032】制御回路30は、データバスへ転送するた
めに、ピクセルを1つずつデータバッファ41に転送し
続ける。その各ピクセル毎に、ソースアドレスは1ピク
セルだけインクリメントされ、幅カウント・レジスタの
内容は1だけデクリメントされ、長さレジスタの内容も
1だけ減じられる。幅カウント・レジスタの計数値がゼ
ロに達すると、比較器47がこれを検出して、信号を制
御回路30へ送る。この信号に応答して、制御回路30
は、加算器回路42を用いてストライド・レジスタ36
に記憶されている値をソース・アドレスレジスタ32中
のアドレスに加え、転送される矩形Aの1つ下行の先頭
アドレスを得る。ストライド・レジスタ36には、転送
される矩形Aのある走査線(行)の最後の位置と次の行
の始めの位置との間のアドレス差が保持され、この値
は、制御回路30の制御下において中央処理装置10に
よりストライド・レジスタ36に供給される。同時に、
制御回路30は、新しい行についての計数動作を開始す
ることができるよう、幅レジスタ33に記憶されている
値により幅カウント・レジスタ35のゼロを置換させ
る。
【0033】このようにデータの転送が続けられる際、
中央処理装置10によって宛先アドレスレジスタ39へ
供給される宛先アドレスへバッファ41から情報が供給
される。長さレジスタ38中に保持された値がゼロにカ
ウントダウンされると、比較器49はそのことを示す信
号を制御回路30に送る。制御回路30は、この信号を
ソースからの矩形Aの転送が完了したことを示す指示で
あると認識して、バッファ41への情報の転送を停止
し、割込みによって、中央処理装置10にソースからの
情報の送出が終了したということを知らせる。
【0034】当業者であれば、上に説明した特定のソー
ス・チャンネル16は、この実施例のシステムのみにお
けるソース・チャンネルの例として使用したものであ
り、相当の変更や修正も可能であるということは理解で
きよう。実際、本発明のアーキテクチャの固有の目的
は、チャンネル機能の詳細は確定せずに、各チャンネル
が適切なストリーム・フォーマットの形でデータを送
り、あるいは受け取ることができるようにすることにあ
る。例えば、長さレジスタ38の代わりにX座標レジス
タ及びY座標レジスタと行カウンタを用いることが可能
である。すなわち、これらのレジスタを用いて矩形A中
の行数をカウントダウンし、ソースからの情報の終りを
示す信号を得ることができる。これ以外にも、当業者に
は種々の修正や変更が想起されよう。
【0035】図6は、中央処理装置10、情報ソースと
してのソース・チャンネル16及び宛先チャンネル16
の一実施例としてのフレームバッファ63用の宛先チャ
ンネル65を含む回路60が示されている。ソース・チ
ャンネル16によって情報が供給されるときは、データ
はデータバスに乗せられ、そのデータのアドレスはアド
レスバスに乗せられる。宛先チャンネル65によって情
報が最終的にフレームバッファメモリ63に仕向けられ
る場合は、中央処理装置10によって、ソース・チャン
ネル16からのデータをフレームバッファ63のどこに
記憶すべきかを指示する情報が宛先チャンネル65にあ
らかじめ与えられる。また、中央処理装置は、データを
宛先チャンネル65を示すアドレスに送るようソース・
チャンネル16にあらかじめ指示する。データを送る際
にソースによって与えられるアドレスは、宛先チャンネ
ル65がそのデータの宛先であるということを指示す
る。
【0036】典型的な(従来技術の)システムにおいて
は、ソースがデータ片を宛先に送るとき、アドレスがそ
のデータ片はどの宛先に行くべきか、そしてその宛先中
のどの場所に行くべきかを指示する。本発明のアーキテ
クチャにおいては、この従来技術のシステムを使用する
ことに加えて、一部のアドレスが「宛先チャンネル」を
指示するものである。宛先チャンネル・アドレス指定さ
れる場合、そのアドレスはどの宛先とどのチャンネルで
あるかを指示するだけである。このアドレスは宛先中に
おける情報の仕向け場所は指示しない。
【0037】宛先チャンネル65は、アドレスデコード
回路67、制御回路68及び制御レジスタ70、メモリ
宛先アドレスレジスタ72、幅レジスタ73、幅カウン
ト・レジスタ74、ストライド・レジスタ76を含む多
数のレジスタを有する。ソース・チャンネルと同様に、
本発明の実施例の制御回路68は、以下に述べるような
信号を発生するよう当技術分野の周知の方法により構成
された状態機械であってもよい。特殊なシステムにおい
ては、制御回路68は、状態機械の代りにコマンドを実
行して個々の出力を発生するのに好適なプロセッサであ
ってもよい。制御レジスタ70は、情報ストリームが供
給される特定のストリーム・フォーマットを含めて、実
行すべき動作を指示する情報を記憶する。この情報は、
中央処理装置10により供給されて、供給された情報の
フレームバッファメモリ13への記憶に必要なフォーマ
ットへの変換回路61による変換を制御する。変換回路
61は、情報が宛先チャンネルに達したとき、宛先装置
により使用されるフォーマットに変換する必要があるか
どかによって用いられる任意の構成要素であり、必須の
要素ではない。
【0038】宛先アドレスレジスタ72は、例えば、領
域B(図4参照)の左上角のようなフレームバッファ6
3中の情報を記憶すべき最初の位置を指示する中央処理
装置10からの情報を記憶する。上に述べたソース・チ
ャンネル16と同様に、宛先アドレスレジスタ72中の
アドレスは、ピクセルのストリームが供給される際に各
ピクセル毎にインクリメントされる。幅レジスタ73は
上記エリア(領域B)の幅を記憶し、最初に中央処理装
置10によってこの値がロードされる。この値は、宛先
の矩形Bの最初の行及びこれに続く各行の始めにおいて
幅カウント・レジスタ73に供給される。幅カウント・
レジスタ中の幅値は、宛先の矩形Bの幅に達したかどう
かを判断するために減算器回路75によってゼロに向け
てカウントダウンされる。各行の終りに達すると、幅カ
ウント・レジスタ74中の値を見る比較器80が制御回
路68に信号を供給する。制御回路68は、この信号に
応答して、中央処理装置10により供給され、ストライ
ド・レジスタ76に記憶されている値を加算器78に供
給させ、宛先アドレスを新しい行の始めの値に更新させ
る。ついに最終行の終りに達すると、それ以後新しい信
号は供給されず、宛先の矩形への情報書き込みは終了す
る。
【0039】当業者であれば、チャンネル65と同様の
宛先チャンネルを、コンピュータシステムに付随する主
メモリのようなあらゆる宛先装置と共に使用することが
可能であるということは明らかであろう。図示の宛先チ
ャンネルでは長さレジスタは用いられていないが、同じ
目的を達成するために長さレジスタあるいは行カウント
・レジスタを設けることが望ましい場合もある。いずれ
にしても、宛先チャンネルの個々のレジスタは、情報ソ
ースにより供給される個々の情報とは異なる特性及びフ
ォーマットに確実に対応することができる。
【0040】本明細書に記載したソース・チャンネル及
び宛先チャンネルによれば、ソースと宛先が各々異なる
フォーマットで動作する場合において、プロセスの各ス
テップでそれぞれ特別にデータを変換する必要なく、ま
た情報の個々の各要素について実行すべき全ての動作を
指示する必要なく、多数のソースが多数の宛先にデータ
を供給することができるようにしてコンピュータシステ
ムを構成することが可能である。本発明においては、ソ
ース・チャンネルは、宛先チャンネルを指示する単一の
アドレスへ規定されたフォーマットの1つによりデータ
のストリームを送るだけであり、他方宛先チャンネルは
中央処理装置または他の装置からの命令によって動作し
て、ソース・チャンネルから供給される情報を所望の形
態で利用する。この点は、コンピュータシステムにおい
て情報を転送するための従来技術の構成と極めて対照的
である。
【0041】また、システムに接続される各装置は、情
報を同時に2つ以上の宛先に仕向けることができるよう
な形で、あるいは同時に2つ以上のソースから同時に受
け取ることができるような形で、多数のチャンネルを利
用することができる。さらに本発明の構成は実施例の詳
細な説明で述べたピクセル情報のみならず、あらゆるタ
イプの情報を転送するために用いることができるという
ことも理解できよう。
【0042】以上、本発明を実施例により詳細に説明し
たが、当業者であれば本発明の精神及び範囲から逸脱す
ることなく様々な修正及び変更を行うことが可能なこと
は明白であろう。従って、本発明は、特許請求の範囲の
記載によってのみ解釈すべきである。
【0043】本発明のコンピュータアーキテクチャによ
れば、ソースと宛先が各々異なるフォーマットで動作す
る場合において、プロセスの各ステップでそれぞれ特別
にデータを変換する必要なく、また情報の個々の各要素
について実行すべき全ての動作を指示する必要なく、多
数のソースが多数の宛先にデータを供給することができ
るため、合理的かつ経済的にコンピュータシステムを構
成することが可能である。
【図面の簡単な説明】
【図1】一対のコンピュータ出力ディスプレイ上に所望
の情報表示を行う状態の一例を示す説明図である。
【図2】本発明によるシステム・アーキテクチャの概念
を示す概略ブロック図である。
【図3】本発明によれるシステム・アーキテクチャの一
実施例の構成を示すブロック図である。
【図4】本発明のコンピュータシステムの一実施例のブ
ロック図である。
【図5】図4に示すシステムの一部を詳細に示すブロッ
ク図である。
【図6】図4に示すシステムの他の一部を詳細に示すブ
ロック図である。
【符号の説明】
10・・・CPU、12・・・主メモリ、13・・・フ
レームバッファ、15・・・ビデオ入力装置、16・・
・ソース・チャンネル、18・・・宛先チャンネル、1
9・・・ビデオ入力信号。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 コンピュータシステムの第1の構成要素
    からコンピュータシステムの第2の構成要素へ情報を転
    送するための装置において:コンピュータシステムの第
    1の構成要素に結合されたソース・チャンネルと;コン
    ピュータシステムの第2の構成要素に結合された宛先チ
    ャンネルと;ソース・チャンネルと宛先チャンネルとを
    相互接続するための手段と;とからなり、上記ソース・
    チャンネルが、規定フォーマットの情報ストリームを生
    成するための手段、宛先チャンネルをその情報ストリー
    ムのアドレスとして指定するための手段、及びこの情報
    ストリームをソース・チャンネルと宛先チャンネルを相
    互接続するための手段に転送するための手段よりなり;
    上記宛先チャンネルが、ソース・チャンネルと宛先チャ
    ンネルを相互接続するための手段から規定フォーマット
    の情報ストリームを受け取るための手段、情報ストリー
    ムとは独立に制御信号を受け取るための手段、及び制御
    信号に応答して情報ストリームの使用を制御するための
    手段よりなる;ことを特徴とする装置。
  2. 【請求項2】 コンピュータシステムの第1の構成要素
    からコンピュータシステムの他の構成要素に情報ストリ
    ームの形の情報を転送するための装置において、コンピ
    ュータシステムの上記第1の構成要素に結合されてい
    て、情報に対して規定されたフォーマットを選択するた
    めの手段と、情報ストリーム中の情報の始点を選択する
    ための手段と、情報ストリーム中の情報の終点を選択す
    るための手段と、これらの始点から終点までの情報を分
    離するための手段とからなる装置を具備したことを特徴
    とする装置。
  3. 【請求項3】 コンピュータシステムの第1の構成要素
    からコンピュータシステムの第2の構成要素へ情報を伝
    送するための方法において、第1の構成要素で規定され
    たフォーマットの情報ストリームを生成するステップ
    と、第2の構成要素をその情報ストリームのアドレスと
    して指定するステップと、情報ストリームを第2の構成
    要素へ転送するステップと、第1の構成要素から規定さ
    れたフォーマットの情報ストリームを受け取るステップ
    と、情報ストリームとは独立に制御信号を送るステップ
    と、制御信号に応答して情報ストリームの使用を制御す
    るステップとを具備したことを特徴とする方法。
JP02970293A 1992-01-30 1993-01-27 ピクセル・ストリームを転送するアーキテクチャ Expired - Lifetime JP3490472B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US828,353 1992-01-30
US07/828,353 US5446866A (en) 1992-01-30 1992-01-30 Architecture for transferring pixel streams, without control information, in a plurality of formats utilizing addressable source and destination channels associated with the source and destination components

Publications (2)

Publication Number Publication Date
JPH0659989A true JPH0659989A (ja) 1994-03-04
JP3490472B2 JP3490472B2 (ja) 2004-01-26

Family

ID=25251568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02970293A Expired - Lifetime JP3490472B2 (ja) 1992-01-30 1993-01-27 ピクセル・ストリームを転送するアーキテクチャ

Country Status (4)

Country Link
US (2) US5446866A (ja)
EP (1) EP0553549B1 (ja)
JP (1) JP3490472B2 (ja)
DE (1) DE69216379D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007114A1 (fr) * 1997-08-04 1999-02-11 Matsushita Electric Industrial Co., Ltd. Systeme de gestion de reseau

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253275A (en) 1991-01-07 1993-10-12 H. Lee Browne Audio and video transmission and receiving system
DE69229338T2 (de) 1992-06-30 1999-12-16 Discovision Associates, Irvine Datenpipelinesystem
US6263422B1 (en) 1992-06-30 2001-07-17 Discovision Associates Pipeline processing machine with interactive stages operable in response to tokens and system and methods relating thereto
US6047112A (en) 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US5768561A (en) 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US5809270A (en) 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US6034674A (en) * 1992-06-30 2000-03-07 Discovision Associates Buffer manager
US6112017A (en) 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US5784631A (en) * 1992-06-30 1998-07-21 Discovision Associates Huffman decoder
US5878273A (en) 1993-06-24 1999-03-02 Discovision Associates System for microprogrammable state machine in video parser disabling portion of processing stages responsive to sequence-- end token generating by token generator responsive to received data
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5805914A (en) 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
CA2145365C (en) 1994-03-24 1999-04-27 Anthony M. Jones Method for accessing banks of dram
CA2145363C (en) 1994-03-24 1999-07-13 Anthony Mark Jones Ram interface
WO1996006399A1 (de) * 1994-08-25 1996-02-29 Siemens Aktiengesellschaft Verfahren zur simultanen digitalen verarbeitung mehrerer von/zu audio-videogeräten zu übertragenden datenpakete in einem rechnersystem
US5682486A (en) * 1995-03-14 1997-10-28 International Business Machines Corporation Video display and control of multiple graphical interfaces
DE19625953A1 (de) * 1996-06-28 1998-01-02 Philips Patentverwaltung Anordnung zur Produktion eines Fernsehbeitrages
GB9704027D0 (en) * 1997-02-26 1997-04-16 Discovision Ass Memory manager for mpeg decoder
US6028643A (en) * 1997-09-03 2000-02-22 Colorgraphic Communications Corporation Multiple-screen video adapter with television tuner
US6429903B1 (en) 1997-09-03 2002-08-06 Colorgraphic Communications Corporation Video adapter for supporting at least one television monitor
WO2000048073A1 (en) * 1999-02-09 2000-08-17 Hearme Method and apparatus for managing assets of a client side application
US20020073136A1 (en) * 2000-12-07 2002-06-13 Tomoaki Itoh Data reproduction method, data receiving terminal and data receiving method
US6909432B2 (en) * 2002-02-27 2005-06-21 Hewlett-Packard Development Company, L.P. Centralized scalable resource architecture and system

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386416A (en) * 1980-06-02 1983-05-31 Mostek Corporation Data compression, encryption, and in-line transmission system
US4413319A (en) * 1981-03-09 1983-11-01 Allen-Bradley Company Programmable controller for executing block transfer with remote I/O interface racks
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
US4485438A (en) * 1982-06-28 1984-11-27 Myrmo Erik R High transfer rate between multi-processor units
US4527233A (en) * 1982-07-26 1985-07-02 Ambrosius Iii William H Addressable buffer circuit with address incrementer independently clocked by host computer and external storage device controller
US4644401A (en) * 1984-10-29 1987-02-17 Morris K. Mirkin Apparatus for combining graphics and video images in multiple display formats
US4604743A (en) * 1984-11-21 1986-08-05 North American Philips Corporation Bus structure for an image processor
JPS61137443A (ja) * 1984-12-07 1986-06-25 Toshiba Corp ロ−カルエリアネツトワ−ク装置
US4777485A (en) * 1985-09-13 1988-10-11 Sun Microsystems, Inc. Method and apparatus for DMA window display
US5060140A (en) * 1986-01-16 1991-10-22 Jupiter Technology Inc. Universal programmable data communication connection system
US4941089A (en) * 1986-12-12 1990-07-10 Datapoint Corporation Input/output network for computer system
US4897799A (en) * 1987-09-15 1990-01-30 Bell Communications Research, Inc. Format independent visual communications
US4949299A (en) * 1987-12-04 1990-08-14 Allen-Bradley Company, Inc. Industrial control communication network and method
JP2550642B2 (ja) * 1988-03-04 1996-11-06 日本電気株式会社 パケットフレーム伝送方式
JPH01233483A (ja) * 1988-03-15 1989-09-19 Victor Co Of Japan Ltd キャラクタディスプレイ装置
US4947257A (en) * 1988-10-04 1990-08-07 Bell Communications Research, Inc. Raster assembly processor
US5175825A (en) * 1990-02-02 1992-12-29 Auspex Systems, Inc. High speed, flexible source/destination data burst direct memory access controller
US5025398A (en) * 1990-05-21 1991-06-18 Storage Technology Corporation Data stream independent printer
US5241658A (en) * 1990-08-21 1993-08-31 Apple Computer, Inc. Apparatus for storing information in and deriving information from a frame buffer
US5230041A (en) * 1990-12-11 1993-07-20 International Business Machines Corporation Bus interface circuit for a multimedia system
US5222216A (en) * 1991-07-12 1993-06-22 Thinking Machines Corporation High performance communications interface for multiplexing a plurality of computers to a high performance point to point communications bus
US5363489A (en) * 1991-12-30 1994-11-08 At&T Bell Laboratories Auxiliary circuit for complementing the signaling of incompatible protocol systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999007114A1 (fr) * 1997-08-04 1999-02-11 Matsushita Electric Industrial Co., Ltd. Systeme de gestion de reseau

Also Published As

Publication number Publication date
EP0553549B1 (en) 1997-01-02
EP0553549A1 (en) 1993-08-04
DE69216379D1 (de) 1997-02-13
JP3490472B2 (ja) 2004-01-26
US5446866A (en) 1995-08-29
US5655091A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
JP3490472B2 (ja) ピクセル・ストリームを転送するアーキテクチャ
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
US5327156A (en) Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JP3339284B2 (ja) 大画面表示方式
US6020863A (en) Multi-media processing system with wireless communication to a remote display and method using same
US6828986B2 (en) Image display device and method for displaying an image on the basis of a plurality of image signals
US5426731A (en) Apparatus for processing signals representative of a computer graphics image and a real image
US20030020757A1 (en) Display control apparatus and display control system for switching control of two position idication marks
US6252590B1 (en) Method and apparatus for image processing and display system
US6700625B1 (en) Image processing apparatus and method for accepting image signals from a medium or source of a plurality of types to display images of a plurality of frames simultaneously on a screen
JP2898807B2 (ja) 画像データ処理装置
AU598678B2 (en) Apparatus and method for video signal image processing under control of a data processing system
JPH09179537A (ja) コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー
EP0122094B1 (en) Electronic still store with high speed sorting and method of operation
US5894329A (en) Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
JPH08139994A (ja) 画像合成システム
US6525777B2 (en) Video signal processor processing video signal by plurality of data driven processors and television receiver using the same
JP2001103392A (ja) 画像枠生成回路及びそれを用いたデジタルテレビシステム
JP3157484B2 (ja) インターネット情報表示装置
EP0667023A1 (en) Method and apparatus for updating a clut during horizontal blanking
JP2000259143A (ja) マルチウィンドウ制御装置
JPH02137070A (ja) 画像処理装置
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JPH11308495A (ja) 画像表示装置
JPH04248591A (ja) 動画ウィンドウ表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030930

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10