JPH09179537A - コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー - Google Patents

コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー

Info

Publication number
JPH09179537A
JPH09179537A JP8169989A JP16998996A JPH09179537A JP H09179537 A JPH09179537 A JP H09179537A JP 8169989 A JP8169989 A JP 8169989A JP 16998996 A JP16998996 A JP 16998996A JP H09179537 A JPH09179537 A JP H09179537A
Authority
JP
Japan
Prior art keywords
video
output
input
signal
data rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8169989A
Other languages
English (en)
Other versions
JP3166622B2 (ja
Inventor
Marc E Klingelhofer
イー クリンゲルホーファー マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH09179537A publication Critical patent/JPH09179537A/ja
Application granted granted Critical
Publication of JP3166622B2 publication Critical patent/JP3166622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Processing Or Creating Images (AREA)
  • Studio Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 コンピュータ・システム・ディスプレイ上に
プレビュー画像を供給するためのビデオ・スケーリング
及びカラー空間変換システムを提供する。 【解決手段】 ビデオ・アダプタ１０及びコンピュータ
／ビデオ・システム２０は、他のビデオ装置に使用可能
な第１のフォーマットビデオ出力信号を生成する。又こ
の信号はディスプレイ３０上でプレビューするために適
切な第２のフォーマット信号を生成するためにビデオ・
アダプタを通ってループバックされる。ビデオ・アダプ
タ１０は、第１及び第２のデータ速度変速装置、コント
ローラ装置、及び第２のフォーマットにコンピュータ処
理されたビデオをスケーリングしかつカラー空間変換す
るための回路をもっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にビデオ処理シス
テムに関し、特にビデオ・プレビュー機能を含むコンピ
ュータ・ベース・ビデオ処理システムに関する。
【０００２】
【従来の技術】ビデオ・エディタ、特殊効果ジェネレー
タ、及びビデオを処理する他のシステムは、最終的に表
示される一次ビデオ出力ストリームを供給する。例え
ば、ビデオ・システムは、一つのビデオ・シーンから第
２のビデオ・シーンヘのフェード(fade)を含む一次ビデ
オ・ストリームを生成するために要請されうる。次いで
ビデオ・システムからの出力は、ビデオ・レコーディン
グ、ビデオ伝送、等のために他のビデオ・システムへ送
付されうる。所望の効果が納得のいくように（十分に）
生成されかつ送付されることを確実にするために、一次
ビデオ・ストリームが出力される前に処理されるビデオ
を見るか或いはプレビューすることは、システム・ユー
ザに有用である。通常のビデオ処理システムでは、プレ
ビュー機能は、一次出力ビデオ・ストリームを単に複製
する追加出力接続（“監視出力”）を供給することによ
って取得される。次いで、外部テレビジョン・モニタ
は、モニタ出力に結合される。あるビデオ処理システム
は、汎用コンピュータまたはワークステーションで実施
される。出力ビデオ・ストリームは、コンピュータのダ
イナミック・ランダム・アクセス・メモリ（“ＤＲＡ
Ｍ”）内で生成され、かつ所有権を主張できる(proprie
tary) ハードウェアは、他のビデオ・システムへビデオ
・ストリームを出力するために用いられる。コンピュー
タ・ベース・システムでは、プレビュー機能を実施する
ことは、実質的なコンピュータ・システム資源を必要と
するが、コンピュータ・ディスプレイの一部分は、プレ
ビューのためにしばしば用いられる。これらの資源の損
失は、一次出力ビデオ・ストリームを生成するためのコ
ンピュータ中央処理装置（“ＣＰＵ”）の能力、並びに
一次ビデオ生成応答性(responsibilities)にアテンドす
る(attend)ための能力を妨げる。
【０００３】コンピュータ・ベース・ビデオ・システム
においてプレビューを生成することは、そのストリーム
がコンピュータのメモリにフィールド毎に記憶される、
出力ビデオ・ストリーム上で複数の動作を一般的に含
む。より特定的には、それがコンピュータ・ディスプレ
イ・フォーマットと一致しない限り、出力ビデオ・スト
リームをコンピュータ・ディスプレイのカラー・フォー
マットにカラー空間変換することが必要である。このカ
ラー空間変換段階は、計算的に集中しかつディスプレイ
画素当たり３×３マトリックス乗算を一般に必要とす
る。ユーザ・アプリケーションにより、出力ビデオ・ス
トリームは、コンピュータ・ディスプレイを収容するた
めにサイズ変更(resizing)を必要としうる。このサイズ
変更段階も計算的に集中であり、かつ双線形補間及び毎
秒２千万画素にアプローチする速度でのディジタル・フ
ィルタリングを必要とする。ある従来技術のシステムで
は、特殊メモリ・コントローラ及び／又はグラフィック
ス・アクセラレータ・プロセッサは、サイズ変更動作が
実行されると同時にＣＰＵ性能における劣化を低減する
ために供給される。これらの段階のいずれもオプショナ
ルでありうるが、必要であるあらば、どちらの段階でも
最初に実行されうる。そして、コンピュータ・ビデオ・
ストリームは、それからコンピュータ・ディスプレイ装
置上に表示される、コンピュータ・ディスプレイ・コン
トローラ、一般的にはビデオ・ランダム・アクセス・メ
モリ（“ＶＲＡＭ”）へコピーされる。
【０００４】
【発明が解決しようとする課題】それゆえに、コンピュ
ータ資源に過度の要求を行わないコンピュータ・ベース
・ビデオ・システムにおけるプレビュー機能を供給する
機構の必要性が存在する。そのような機構は、コンピュ
ータ・システム・ディスプレイ上にプレビュー画像を供
給するために必要なあらゆるビデオ・スケーリング及び
カラー空間変換を供給すべきである。本発明は、そのよ
うな機構を提供する。
【０００５】
【課題を解決するための手段】本発明の上記目的は、第
１のフォーマットの出力に対してビデオ・データを内部
的に供給し、かつプレビュー可能な第２のフォーマット
の出力に対して該データを処理するシステムであり、中
央処理装置（ＣＰＵ）及び該ビデオ・データを記憶する
当該ＣＰＵに結合されたメモリ及び該ビデオ・データを
受信しかつ該プレビュー可能な第２のフォーマットで信
号を出力すべく結合されたビデオ・バッファ装置を含む
コンピュータ処理サブシステムで使用可能なシステムで
あって、コントローラ装置；コントローラ装置の入力に
結合された出力を有しているマスタ・データ速度減少装
置；コントローラ装置の出力に結合された入力を有して
いるビデオ・スケーリング・カラー空間変換装置；ビデ
オ・スケーリング・カラー空間変換装置の出力に結合さ
れた入力を有しかつマスタ・データ速度減少装置の入力
にフィードバックされる出力を有しているマスタ・デー
タ速度増加装置；を含んでいる、ＣＰＵに結合された、
ビデオ・アダプタを備え、ＣＰＵは、マスタ・データ速
度減少装置及びコントローラ装置を通して、ビデオ・デ
ータをビデオ・アダプタに結合させ、コントローラ装置
は、第１のフォーマットでビデオ信号を出力し、コント
ローラ装置は、更に、その出力がマスタ・データ速度増
加装置によるデータ速度で増加されかつビデオ・バッフ
ァ装置への記憶及びカップリングのために中央処理サブ
システムへの入力として結合される、ビデオ・スケーリ
ング・カラー空間変換装置に信号を供給し、ビデオ・バ
ッファ装置は、プレビュー可能な第２のフォーマットで
信号を出力するシステムによって達成される。
【０００６】本発明では、メモリは、（ｉ）それにより
ビデオ効果が実行されうる動画シーケンス、（ｉｉ）そ
れにより非実時間効果処理が実行されうる外部的に生成
された画像、（ｉｉｉ）システムのループバックされた
プレビュー・モードを指令するルーチン、（ｉｖ）内部
的に供給されたビデオ・データ、及び（ｖ）メモリに記
憶されたプログラムを実行するＣＰＵによって生成され
たビデオ・データからなるグループから選択されたデー
タのセットの少なくとも一つを記憶するように構成して
もよい。本発明では、マスタ・データ速度増加装置及び
マスタ・データ速度減少装置の少なくとも一つは、先入
れ先出し（ＦＩＦＯ）レジスタ装置であるように構成し
てもよい。本発明では、コントローラ装置は、マスタ・
データ速度減少装置によって出力された信号の中にフォ
ーマット及びタイミング・コンポーネントを挿入するＤ
１出力処理装置を含み、第１のフォーマットのビデオ信
号は、Ｄ−１フォーマットの出力ビデオであるように構
成してもよい。また、本発明の上記目的は、第１のフォ
ーマットで出力されるべくかつ該システム出力による処
理の後にプレビュー可能な第２のフォーマットで出力さ
れるべく少なくとも一つの外部的に供給されたビデオ信
号を受信するシステムであって、中央処理装置（ＣＰ
Ｕ）；ＣＰＵに結合されたメモリ；メモリからビデオ・
データを受信しかつプレビュー可能な第２のフォーマッ
トでビデオ信号を出力すべく結合された、ビデオ・バッ
ファ装置；を含んでいるコンピュータ処理サブシステム
と、コントローラ装置；コントローラ装置の入力に結合
された出力を有しているマスタ・データ速度減少装置；
コントローラ装置の出力に結合された入力を有している
ビデオ・スケーリング・カラー空間変換装置；ビデオ・
スケーリング・カラー空間変換装置の出力に結合された
入力を有しかつマスタ・データ速度減少装置の入力にフ
ィードバックされる出力を有しているマスタ・データ速
度増加装置；を含んでいる、ＣＰＵに結合された、ビデ
オ・アダプタとを備えているシステムによって達成され
る。
【０００７】本発明では、コンピュータ処理サブシステ
ムは、ワークステーションと、アクセラレータ及びビデ
オ・メモリを有しているＩＯＳＩＭＭ装置とを含み、ビ
デオ・メモリの少なくとも一部分は、該コンピュータ処
理サブシステムのメモリとしてサーブするように構成し
てもよい。本発明では、外部的に供給されたビデオ信号
は、（ｉ）Ｓ−ビデオ入力信号、ここで、プレビュー・
モードのＣＰＵは、該ビデオ信号に処理を行わせかつマ
スタ・データ速度減少装置及びコントローラ装置を通過
させ、コントローラ装置は、第１のフォーマットでビデ
オ信号を出力し；コントローラ装置は、更に、その出力
がマスタ・データ速度増加装置によるデータ速度で増加
されかつビデオ・バッファ装置への記憶及びカップリン
グのために中央処理システムへの入力として結合され
る、ビデオ・スケーリング・カラー空間変換装置にマス
タ・データ速度減少装置からの出力信号を供給し、ビデ
オ・バッファ装置は、プレビュー可能な第２のフォーマ
ットで信号を出力し；（ｉｉ）Ｄ−１＃１入力信号、こ
こで、プレビュー・モードのＣＰＵは、該ビデオ信号に
処理を行わせかつマスタ・データ速度減少装置及びコン
トローラ装置を通過させ、コントローラ装置は、第１の
フォーマットでビデオ信号を出力し；コントローラ装置
は、更に、その出力がマスタ・データ速度増加装置によ
るデータ速度で増加されかつビデオ・バッファ装置への
記憶及びカップリングのために中央処理システムへの入
力として結合される、ビデオ・スケーリング・カラー空
間変換装置にマスタ・データ速度減少装置からの出力信
号を供給し；コントローラ装置は、更に、Ｄ−１＃１入
力信号の処理されたバージョンをその出力がビデオ・バ
ッファ装置への記憶及びカップリングのために中央処理
サブシステムへの入力として結合される第２のデータ速
度増加装置に結合し；ビデオ・バッファ装置は、プレビ
ュー可能な第２のフォーマットで信号を出力する；から
なるグループから選択されるように構成してもよい。
【０００８】本発明では、非プレビュー・モードのＣＰ
Ｕは、外部的に供給されたビデオ信号をその出力がマス
タ・データ速度減少装置の入力に結合されかつメモリに
も結合される第２のデータ速度増加装置に結合するよう
に構成してもよい。本発明では、第１の外的に供給され
たビデオ信号は、Ｓ−ビデオ入力信号でありかつ第２の
外的に供給されたビデオ信号は、Ｄ−１＃１入力信号で
あり；プレビュー・モードのＣＰＵは、Ｄ−１＃１入力
信号に処理を行わせかつマスタ・データ速度減少装置及
びコントローラ装置を通過させ、コントローラ装置は、
第１のフォーマットでビデオ信号を出力し；コントロー
ラ装置は、更に、その出力がマスタ・データ増加装置に
よるデータ速度で増加されかつビデオ・バッファ装置へ
の記憶及びカップリングのために中央処理システムへの
入力として結合される、ビデオ・スケーリング・カラー
空間変換装置にマスタ・データ速度減少装置からの出力
信号を供給し；コントローラ装置は、更に、Ｓ−ビデオ
入力信号の処理されたバージョンをその出力がビデオ・
バッファ装置への記憶及びカップリングのために中央処
理システムへの入力として結合される第２のデータ速度
増加装置に結合し；ビデオ・バッファ装置は、プレビュ
ー可能な第２のフォーマットで信号を出力するように構
成してもよい。
【０００９】更に、本発明の上記目的は、中央処理装置
（ＣＰＵ）、ＣＰＵに結合されたメモリ、メモリに結合
可能でありかつプレビュー可能な第２のフォーマットで
信号を出力するビデオ・バッファ装置を含むコンピュー
タ処理サブシステムを含んでいるビデオ・システムにお
いて、ビデオ・システムは、ＣＰＵに結合された、ビデ
オ・アダプタを更に含み；ビデオ・アダプタに外部的に
入力されたか、メモリに記憶されたか、またはコンピュ
ータ処理サブシステムによって生成された、ビデオを処
理し、かつ第１のフォーマットでビデオを出力しかつプ
レビュー可能な第２のフォーマットを出力する方法であ
って、（ａ）コンピュータ処理サブシステムでビデオを
処理しかつメモリに処理されたビデオを記憶し；（ｂ）
メモリからビデオ・アダプタへ処理されたビデオをフィ
ード・バックし、かつビデオ・アダプタ内でフィード・
バックされたビデオのデータ速度を低減しかつ第１のフ
ォーマット信号としての出力のために該低減されたデー
タ速度ビデオをフォーマット処理し；（ｃ）ビデオ・ア
ダプタ内で、低減されたデータ速度ビデオを、必要に応
じて、サイズ・スケーリングしかつカラー空間変換しか
つ合成ビデオ信号のデータ速度を増加し；（ｄ）合成ビ
デオ信号をその中への記憶のためにビデオ・アダプタの
入力に結合し；（ｅ）第２のプレビュー可能なフォーマ
ット・ビデオとして合成ビデオをビデオ・アダプタの記
憶から出力する段階を具備する方法によって達成され
る。
【００１０】本発明では、第１のフォーマット信号は、
Ｄ−１直列出力であり、ビデオ・アダプタは、少なくと
もＳ−ビデオ入力信号、第１の直列Ｄ１入力信号、及び
第２の直列Ｄ１信号を外部的に入力されたビデオ信号と
して受信することができるように構成してもよい。本発
明では、ビデオ・アダプタは、コントローラ装置、コン
トローラ装置の入力に結合された出力を有するマスタ・
データ速度減少装置、コントローラ装置の出力に結合さ
れた入力を有するビデオ・スケーリング・カラー空間変
換装置、ビデオ・スケーリング・カラー空間変換装置の
出力に結合された入力を有しかつマスタ・データ速度減
少装置の入力にフィードバックされる出力を有するマス
タ・データ速度増加装置を含み、段階（ｂ）は、ビデオ
・スケーリング・カラー空間変換装置を通して処理され
たビデオを渡すように構成してもよい。本発明では、段
階（ｂ）及び段階（ｃ）の少なくとも一つは、先入れ先
出し（ＦＩＦＯ）レジスタでデータ速度を変えることを
含むように構成してもよい。本発明では、メモリに記憶
されたかまたはコンピュータ処理サブシステムによって
生成された処理されるべきビデオは、（ｉ）それにより
ビデオ効果が実行されうる動画シーケンス、（ｉｉ）そ
れにより非実時間効果処理が実行されうる外部的に生成
された画像、及び（ｉｉｉ）システムのループバックさ
れたプレビュー・モードを指令するルーチンからなるグ
ループから選択された少なくとも一つの型のビデオを含
むように構成してもよい。
【００１１】
【作用】ビデオ・アダプタ及びコンピュータ／ビデオ・
システムは、他のビデオ装置によって使用可能な第１の
フォーマットを有するビデオ信号を出力し、かつモニタ
またはディスプレイ上でプレビューするために適切な第
２のフォーマットで信号を生成すべくビデオ・アダプタ
を介してこの信号をループバックする。ビデオ・アダプ
タは、少なくともマスタ速度増加装置、マスタ速度減少
装置（好ましくはＦＩＦＯｓ）、コントローラ装置、及
び第２の、プレビュー可能なフォーマットに、コンピュ
ータ処理したビデオをスケーリングしかつカラー空間変
換するための回路素子を含む。コンピュータ・システム
は、ＣＰＵ、主メモリ、パーシステント・メモリ、ＩＯ
ＳＩＭＭ装置、ＶＳＩＭＭ装置、並びにメモリ・コント
ローラ及びグラフィックス・アクセラレータ装置を含
む。 外部的に供給されたビデオ
入力は、ビデオ・アダプタに与えられかつその出力がビ
デオ処理のためにコンピュータ／ビデオ・システムのＩ
ＯＳＩＭＭ装置にループバック経路を介して結合される
速度増加ＦＩＦＯに切り換えられる。次いで、処理され
たデータは、コンピュータ・システムのマスタ速度減少
ＦＩＦＯへループバック経路を介して渡される。ＦＩＦ
Ｏ出力は、出力制御装置を通り抜けて、そしてタイミン
グ及び同期情報を挿入し、かつ直列フォーマットに変換
されるべく処理される。合成信号は、所望のビデオ第１
出力フォーマット、ここではＤ１出力である。
【００１２】出力制御装置からの信号は、ビデオ・スケ
ーラ及びカラー空間−コンバータにＭＵＸ結合されかつ
マスタ速度増加ＦＩＦＯに渡される。このＦＩＦＯから
の出力は、ビデオ・アダプタのＩＯＳＩＭＭ装置にルー
プバック経路を介して結合される。データは、その出力
信号が第２のフォーマットでありかつビデオをプレビュ
ーするためにディスプレイへ供給される、ＶＳＩＭＭに
システム・バスを介して結合される。代替的に、内部的
に生成されたかまたは記憶されたビデオは、処理されか
つプレビューされうる。ビデオ・データは、主メモリの
中にＳＩＭＭＢＵＳを介して、メモリ・コントローラ
に、コンピュータ・システム・メモリ・バスを介して結
合される。次いで、データは、マスタ速度減少ＦＩＦＯ
の入力へ渡される。上述したように、このＦＩＦＯの出
力は、ここではＤ１出力フォーマットである、第１のフ
ォーマットで出力ビデオ信号を供給すべく処理されかつ
変換される。出力制御信号は、その出力がマスタ速度増
加ＦＩＦＯに渡るビデオ・スケーラ及びカラー空間コン
バータへループバックの間中にマルチプレックス結合さ
れるかまたは切り換えられるべくＣＰＵによってもたら
される。上述のように、このＦＩＦＯ出力は、ビデオ・
アダプタのＩＯＳＩＭＭ装置の中にループバック経路を
介して結合される。ビデオ・アダプタ内で処理された
後、第２のフォーマットのプレビュー可能信号は、ビデ
オ・モニタまたはディスプレイへ出力される。
【００１３】本発明の他の特徴及び利点は、添付した図
面に関連して好ましい実施例が詳細に示されるような以
下の詳細の説明から明らかであろう。
【００１４】
【実施例】本発明は、例えば、直列Ｄ１フォーマットの
ような、所望のビデオ出力フォーマットの第１のビデオ
信号を生成することを援助し、そしてコンピュータ・モ
ニタまたはワークステーション・ディスプレイ上で表示
可能なフォーマットで第２のビデオ信号を生成するため
にその信号を用いる。第２の信号は、第１の信号を生成
するために用いたのとほぼ同じハードウェアを通って第
１の信号をループバックすることによって生成される。
第１のビデオ信号は、本発明内から、例えば、動画ソフ
トウェア・プログラムを実行することによって、生成さ
れうるか、または外部的に、例えば、ビデオ・テープか
ら供給されうる。図１は、本発明により、コンピュータ
・ディスプレイ３０上に処理されたビデオのプレビュー
を供給すべくコンピュータまたはワークステーション・
ベース・ビデオ・システム２０で用いられるビデオ・ア
ダプタ１０を示す。ディスプレイ３０は、コンピュータ
・モニタでありうるが、情報の他のウィンドウを表示す
ることに加えて処理されたビデオをプレビューすること
ができるワークステーション・ディスプレイであるのが
好ましい。
【００１５】ビデオ・アダプタ１０は、第１のビデオ出
力フォーマットを有している、ここでは直列Ｄ−１出力
である、ビデオ出力ストリームを生成し、かつ他のビデ
オ・システムまたは周辺装置にこの信号を供給する。好
ましい実施例では、Ｄ−１出力フォーマットは、約２７
メガバイト／秒(MByte/second)の転送速度を有する。こ
のビデオ出力ストリームの一部分は、プレビュー・ビデ
オ出力ストリームの処理及び生成のためにビデオ・アダ
プタ１０を通ってループバックされる。プレビュー出力
ストリームは、ディスプレイ３０上のプレビュー・ディ
スプレイに適切な第２のビデオ出力フォーマットを有す
る。好ましい実施例では、ビデオ・システム２０は、ア
メリカ合衆国カリフォルニア州パロ・アルト(Palo Alt
o) のサン・マイクロシステムズ(Sun Microsystems)に
よって製造される、サン・スパークステーション(Sun S
PARCStation)２０（モデルＳＳ２０）コンピュータ・シ
ステムについて実施される。（ビデオ・システム２０と
コンピュータ・システム２０という表現は、ここでは互
換性があるべく用いられる。）モデルＳＳ２０は、その
中にメモリまたは周辺アクセサリが差し込まれうる、多
数のストレート・インライン・メモリ・モジュール
（“ＳＩＭＭ”）スロット及びＳ−Ｂｕｓ（エス・バ
ス）スロットを含む。
【００１６】ビデオ・システム２０は、中央処理装置
（“ＣＰＵ”）４０、二つのバスＭＢＵＳ５０及びＳＩ
ＭＭＢＵＳ６０、ＤＳＩＭＭ７０，７０’（好ましく
は、ランダム・アクセス・メモリ（“ＤＲＡＭ”））、
パーシステント・メモリ８０、メモリ・コントローラ９
０、グラフィックス・アクセラレータ１００、ビデオ・
プロセッサ装置１１０（ビデオ・メモリＶＲＡＭ及びフ
レーム・バッファＦＢを含む）、及びＩＯＳＩＭＭ装置
１２０（アクセラレータＤＸ及びビデオ・メモリＶＲＡ
Ｍを含む）を含む。集中的に、コンピュータ／ビデオ・
システム２０に対する主メモリは、ＩＯＳＩＭＭ１２０
で見出されるＶＲＡＭ、並びにＤＳＩＭＭ７０，７０’
に見出されるＤＲＡＭを含む。システム２０の透視図か
ら、これらＶＲＡＭ及びＤＲＡＭコンポーネントは、透
過的かつ互換可能に機能する。しかしながら、図１に示
すように、ＩＯＳＩＭＭ１２０ＶＲＡＭがデータ・アク
セラレータ（ＤＸ）にそしてリード線１４０に直接的に
結合されると同時に、ＤＳＩＭＭ７０，７０’のＤＲＡ
Ｍは、ビデオ・アダプタ１０との通信のためにＩＯＳＩ
ＭＭ１２０を通ってＳＩＭＭＢＵＳ６０を介してそして
リード線１４０の中に結合されなければならない。この
理由で、ＩＯＳＩＭＭ１２０のＶＲＡＭは、装置７０，
７０’のＤＲＡＭよりも、可能ならばいつでも用いられ
るのが好ましい。
【００１７】パーシステント・メモリ８０内で記憶可能
なのは、一つ以上の実行可能ソフトウェア・プログラム
８５でありうる。一つのそのようなプログラムは、ＣＰ
Ｕ４０による実行により、動画ビデオを含むビデオを生
成するために用いられうる。そのような内部的に生成さ
れたビデオは、Ｄ−１出力ビデオとして出力されうる
し、かつループバック処理の後で、ディスプレイ３０上
でプレビューされうる。代替的に、Ｄ−１出力として出
力されかつ処理されかつプレビューされうるビデオは、
外部的に生成されうる。外部的に生成されたビデオは、
ビデオ・アダプタ１０への入力として供給されかつ一般
に直列Ｄ−１入力フォーマットである。ビデオ・アダプ
タ１０は、機械的装着のそれぞれに対してＳＰＡＲＣＳ
ｔａｔｉｏｎ ２０のＳ−Ｂｕｓスロットの中に差し込
まれるプリント回路基盤カード上で組み立て製造され
た。しかしながら、Ｓ−Ｂｕｓスロットがオペレーティ
ング・パワー及び信号ＢＮＣ、ＤＩＮ及びＳＳ２０シャ
ーシの後部隔壁上の８０ピン・コネクタへのアクセスを
供給したにもかかわらず、ビデオ・アダプタ１０は、Ｓ
−Ｂｕｓデータ線または制御線を用いなかった。もちろ
ん、ビデオ・アダプタ１０は、Ｓｕｎ ＩＯＳＩＭＭカ
ード１２０によって供給される機能を、アクセサリ・カ
ードを経て、含む他のコンピュータ・システムで用いら
れうる。
【００１８】ＩＯＳＩＭＭ装置１２０は、ＳＰＡＲＣＳ
ｔａｔｉｏｎ ２０マザーボードのＳＩＭＭメモリ・ス
ロットの一つの中に差し込む、アメリカ合衆国カリフォ
ルニア州マウンテン・ビューのサン・マイクロシステム
ズ（Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ）によって製造
されたアクセサリ・カードである。ＩＯＳＩＭＭ装置１
２０は、コンピュータ／ビデオ・システム２０における
主ダイナミック・ランダム・アクセス・メモリ（“ＤＲ
ＡＭ”）７０，７０’へ及びそれらから非常に高いスピ
ード（例えば、５０Ｍｈｚ）の１２８ビット幅データ経
路を供給する。ＩＯＳＩＭＭ１２０は、約８０メガバイ
ト／秒(MByte/second)の速度で４キロバイト（KBytes)
のバーストでデータを転送する。好ましい実施例では、
ＩＯＩＳＭＭ１２０ＶＲＡＭバッファは、約０．５メガ
バイト(MBytes)の記憶容量及び約７０ナノ秒(ns)のアク
セス時間を有する、ＮＥＣμＰＤ４８２４４４ビデオＲ
ＡＭ ＩＣｓである。図１のコンテキストでは、ＩＯＳ
ＩＭＭ１２０は、ビデオ・アダプタ１０からビデオ入力
データ・ストリームを取り入れかつそのようなストリー
ムをシステム２０の主メモリの中に配置すべく機能す
る。逆に、ＩＯＳＩＭＭ１２０は、またシステム２０の
主メモリからビデオ出力データを取り入れかつそのよう
なストリームをビデオ・アダプタ１０へ供給する。例え
ば、ＩＯＳＩＭＭ１２０は、ＤＳＩＭＭ装置７０，７
０’に関連したＤＲＡＭの中にＳＩＭＭＢＵＳを介して
そのようなビデオ・ストリームを読取るかまたは書込む
ことができる。もちろん、さもなければ実施される同等
な機構が、ＩＯＳＩＭＭ装置１２０に対して代わりに用
いられうる。
【００１９】一度ビデオ・ストリーム・データがシステ
ム２０の主メモリにあるならば、コンピュータ／ビデオ
・システム２０は、ＶＳＩＭＭ装置１１０へのビデオ・
データをループバックし、入力の処理及び転送を容易に
しかつＶＳＩＭＭ装置１１０へビデオ・データをループ
バックするためにメモリ・コントローラ９０、グラフィ
ックス・アクセラレータ１００及びＶＳＩＭＭ装置１１
０を用いる。一般に、メモリ・コントローラ９０、グラ
フィックス・アクセラレータ１００、及びＶＳＩＭＭ装
置１１０は、より一般的なコンピュータ・システムにお
いて見出されうるよりも特殊なサブシステムを一括して
備えている。好ましい実施例では、ビデオ・プロセッサ
装置１１０のフレーム・バッファＦＢは、全解像度にて
実時間で高品質ビデオをディスプレイ３０上で見させ
る、サンＳＸグラフィックス・フレーム・バッファであ
る。この装置は、ホスト・コンピュータ・システムの主
ディスプレイ３０上にビデオ・アダプタからのビデオ情
報の表示を必要とするアプリケーションに対して特に有
用である。Ｓ−Ｂｕｓディスプレイ・アダプタをその代
わりに用いることができると同時に、ディスプレイ解像
度及び画像更新の速度は、損害を受ける。
【００２０】システム２０によって処理されるべく外部
的に生成されたビデオは、まずビデオ・アダプタ１０へ
入力される。種々の外部ビデオ入力信号は、ブロードキ
ャスト品質でありうるしかつ連続的実時間入力として到
着することができる。これらの信号は、例えば、ビデオ
・カメラ、ビデオ・テープレコーダ、他のビデオ処理シ
ステムのような周辺装置、または他のビデオ・ソースか
らやってくる。図１に示した実施例では、ビデオ・アダ
プタ１０は、３つの外部的に生成された入力信号までを
受信し、かつ直列Ｄ−１出力信号を出力する。また、ビ
デオ・アダプタ１０は、信号線１４０を有している８０
ピン・コネクタにわたり、複数の信号をサン（Ｓｕｎ）
ＩＯＳＩＭＭ装置１２０へ出力しかつＳｕｎ ＩＯＳＩ
ＭＭ装置１２０から複数の信号を受信する。信号線１４
０は、長さが約１メートルまでであり、ビデオ・アダプ
タ２０をホストＳＳ２０のあらゆる利用可能なＳ−Ｂｕ
ｓスロットにまたは外部Ｓ−Ｂｕｓ拡張シャーシに設置
させる。現在実施されるように、ビデオ・アダプタ１０
は、一つの通称Ｓ−ビデオ・アナログ入力、及び直列Ｄ
−１ディジタル入力ビデオの二つの独立チャネルを受信
することができる。Ｓ−ビデオ入力信号は、別個の輝度
及びクロミナンスを含みかつ７ピンＤＩＮコネクタを通
して供給される。直列Ｄ−１ビデオの各チャネルは、提
案ＳＭＰＴＥ−２５９Ｍフォーマット標準に準拠してい
る４：２：２コンポーネント・ビデオであり、かつＢＮ
Ｃコネクタを通して供給されるのが好ましい。実際に
は、処理されかつプレビューされるべく外部的に供給さ
れたビデオは、直列Ｄ−１入力フォーマットである。ビ
デオ・アダプタ１０に外部的に供給された入力ビデオを
用いて、ＣＰＵ４０は、所望のビデオ効果を生成すべく
主メモリ７０／７０’のアプリケーション・プログラム
１３０を一般に実行する。代替的に、メモリ・コントロ
ーラ９０の制御下で動作しているグラフィックス・アク
セラレータ１００は、所望のビデオ効果を生成するため
に用いられうるし、かつ二つの入力ビデオ・ストリーム
からのディスプレイ３０上の情報を更新すべく用いられ
うる。
【００２１】システム２０によって処理されるビデオ
は、ビデオ・アダプタ１０を通ってＢＮＣコネクタから
出力される。本実施例では、ビデオ出力は、好ましくは
ＳＭＰＴＥ−２５９Ｍフォーマットの４：２：２コンポ
ーネント・ビデオである直列Ｄ−１出力信号である。出
力ビデオ信号は、ビデオ・テープレコーダを含んでい
る、他のビデオ・システムに適切なフォーマットである
にもかかわらず、それは、ディスプレイ３０上のプレビ
ューに適切なフォーマットではない。ビデオ・アダプタ
１０は、ＩＯＳＩＭＭカード１２０と信号線１４０にわ
たり双方向に通信する。ＩＯＳＩＭＭ１２０内で、ハー
ドウェア・アクセラレータ（“ＤＸ”）は、処理される
ビデオに対してあらゆる必要なカラー空間変換を実行す
る（が処理されたビデオをモニタ上に表示する目的のた
めではない）。好ましい実施例では、ハードウェア・ア
クセラレータＤＸは、Ｘｉｌｉｎｘ４０１３フィールド
・プログラマブル・ゲート・アレー（“ＦＰＧＡ”）Ｉ
Ｃである。ＩＯＳＩＭＭ１２０内のＶＲＡＭバッファ
は、ビデオ・アダプタ１０が線１４０にわたり出力する
ＲＧＢ（赤−緑−青）ビデオのフィールドを記憶するこ
とができる。上記したように、このビデオ・データは、
ＩＯＳＩＭＭ ＶＲＡＭからＳＩＭＭＢＵＳ６０を越え
てＶＳＩＭＭ１１０ＶＲＡＭの中に複写することができ
る。また、これらのＩＯＳＩＭＭ１２０ ＶＲＡＭｓ
は、コンピュータ・システム２０によって処理されるビ
デオ・データを受信しかつ記憶することもできる。これ
らのＩＯＳＩＭＭ ＶＲＡＭバッファは、システム２０
によって実行されるソフトウェア・アプリケーション１
３０によって構成されるのが好ましい。適切なアプリケ
ーション、例えば、ビデオ・フェーディングは、当面の
ビデオ処理タスクに対して要求された記憶サイズを有し
ているできるだけ多くのＶＲＡＭの割り当てを動的にイ
ネーブルすることができる。
【００２２】一度ビデオ・データがＩＯＳＩＭＭ１２０
ＶＲＡＭであるならば、データは、それらがシステム
２０マザーボードの中に差し込まれたＤＳＩＭＭ ＤＲ
ＡＭメモリ・モジュールに記憶されたシステム・メモリ
・データであるかのように動作されうる。ＩＯＳＩＭＭ
１２０ ＶＲＡＭからのビデオ・データは、ビデオ・サ
ブシステムＶＳＩＭＭ１１０のビデオＲＡＭ（“ＶＲＡ
Ｍ”）バッファの中にＳＩＭＭＢＵＳ６０を越えて複写
されうる。例えば、ＣＰＵ４０及びグラフィックス・ア
クセラレータ１００は、メモリ・コントローラ９０を介
してデータを複写しかつ処理しうる。好ましい実施例に
おける通信は、類似なデータ経路が他のコンピュータ・
システムに供給されているにもかかわらず、コンピュー
タ・システム２０内のＳＩＭＭＢＵＳバス６０に渡って
いた。二重バッファリングは、画像裂け目(image teari
ng) を回避するためにＩＯＳＩＭＭ１２０ ＶＲＡＭ及
びＶＳＩＭＭサブシステム１１０ ＶＲＡＭに供給され
るのが好ましい。より特定的には、ビデオ・フィールド
がビデオ・アダプタ１０からＩＯＳＩＭＭ１２０に受信
されたときに、ＩＯＳＩＭＭ ＶＲＡＭバッファは、凍
結あれ、かつバッファ内容は、ＶＳＩＭＭ１３０の未使
用ＶＲＡＭバッファに複写される。複写している間に、
ビデオ・アダプタ１０からの新しい入力ビデオは、その
ビデオ入力に対して第２のＩＯＳＩＭＭ１２０ ＶＲＡ
Ｍバッファの中に記憶される。次のＶＳＩＭＭ１１０垂
直リトレース時間の間中に、一度ビデオ複写が終了する
と、ＶＳＩＭＭ１１０ ＶＲＡＭｓの内容は、交換（ス
ワップ）される。
【００２３】ビデオ・システム２０は、ブレンド(blend
s)、ワイプ(wipes) 、クロマ・キーイング(chroma keyi
ng) 、及びマッティング(matting) のような視覚効果を
生成すべく二つのビデオ入力を実時間でマージさせる。
ビデオ処理効果は、ディスプレイ３０上のビューイング
(viewing) に対してＶＳＩＭＭ１３０ ＶＲＡＭへＳＩ
ＭＭＢＵＳ６０を介して複写することができる。また、
ビデオ処理効果は、別のビデオ・システム、ビデオ・テ
ープレコーダ、または他の周辺装置へ、ビデオ・アダプ
タ１０の直列Ｄ−１出力を介して送り出すことができ
る。ビデオ画像は、パーシステント・メモリ８０の中に
凍結されかつ後で非実時間でペイントされるかまたはワ
ープ(warp)されうる。図２は、ビデオ・アダプタ１０の
詳細なブロック図を供給する。説明するように、ビデオ
・アダプタ１０の一部分は、ＣＰＵ８０によるビデオ処
理のためにＩＯＳＩＭＭ１２０に入力される入力ビデオ
に対する信号経路を供給するために指向される。この入
力ビデオは、結局、例えば、第１のフォーマットの第１
のビデオ・ストリームとして、処理済みビデオＤ−１と
して出力される。ビデオ・アダプタ１０の別の部分は、
例えば、第２のビデオ・ストリームとして、ディスプレ
イ３０上のユーザ・ビューイングのための処理済みビデ
オのカラー空間変換されかつスケールされた表現を供給
するために指向される。本発明は、第１の入力ストリー
ムを処理するために用いたまさにハードウェアのあるも
のを通して第１のビデオ・ストリームの一部をループ・
バックすることによって第２のビデオ・ストリームを利
点的に供給する。
【００２４】上記したように、ビデオ・アダプタ１０
は、入力データの３つの独立ビデオ・チャネルを受信す
ることができる：Ｓ−ビデオ、及び直列Ｄ−１ビデオの
２つのチャネル。あらゆる入力アナログＳ−ビデオ信号
は、再生された同期及びタイミング情報と、ディジタイ
ザ装置２００によってディジタル・ストリームに変換さ
れたアクティブ・ビデオ・ストリームとを有する。好ま
しい実施例では、他の回路が代わりに用いられうるけれ
ども、Ｓ−ビデオ・ディジタイザ２００は、フィリップ
スＳＡＡ７１１０ビデオ・デコーダＩＣであった。二つ
の直列Ｄ−１ディジタル・ビデオ信号は、直並列変換器
２１０，２１０’、好ましくはソニーＳＢＸ １６０２
Ａ ＩＣｓ、によって並列フォーマットに変換される。
２７メガバイト／秒(MByte/second)のデータ速度を有す
る、並列フォーマットされたＤ−１信号は、コントロー
ラ装置２２０へ入力される。コントローラ２２０は、Ｘ
ｉｌｉｎｘ ４０１３ＦＰＧＡ ＩＣを用いて実施され
るのが好ましい。装置２２０は、その全ても同じＸｉｌ
ｉｎｘ ４０１３ＦＰＧＡＩＣで実施される、サブユニ
ット２３０，２３０’，２４０，２５０，２７０，３０
０，３６０，３７０，及び３９０を含むのが好ましい。
装置３９０は、リセット及び初期化機能を供給すること
を含む、コントローラ２２０内の他の装置間の通信を容
易にする。
【００２５】コントローラ装置２２０内で、２７メガバ
イト／秒Ｄ−１信号ストリームは、再生された同期及び
タイミング情報と対応入力処理回路素子２３０，２３
０’によって抽出されたアクティブ・ビデオ・データと
を有する。タイミングまたは同期情報は、ストリップ・
アウトされるので、装置２３０または装置２３０’の出
力での公称データ速度は、おおよそ２０メガバイト／秒
に低減される。装置２３０からの出力は、マルチプレク
サ２４０，２５０，及び２６０への入力として結合さ
れ、また、装置２３０’からの出力は、マルチプレクサ
２４０及び２５０への入力として結合される。（直列Ｄ
１入力信号が入力として存在しないならば、受信ＭＵＸ
は、通過装置として単に動作する。）また、マルチプレ
クサ２４０及び２５０は、出力制御装置２７０の出力に
も結合される。装置２７０は、先入れ先出し（“ＦＩＦ
Ｏ”）装置３５０からデータを引っ張ることを支援する
インターフェイス出力制御装置である。制御装置２７０
の中へ及びそれから外へ出るデータは、２０メガバイト
／秒である。用語“マルチプレクサ”がここで用いられ
るけれども、装置２４０，２５０，２６０及び２８０
は、スイッチとして実際に用いられる。後続信号フロー
を楽にするために、これらマルチプレクサまたはスイッ
チへの入力は、アルファベット順にラベル付けされる。
ここに後で与えられる表１及び表２は、これらアルファ
ベット順のピン指定を参照する。
【００２６】（ＦＩＦＯｓ３１０，３３０，３４０のよ
うに）ＦＩＦＯ３５０は、インテグレーティド・デバイ
シス・テクノロジー(Integrated Devices Technology)
ＩＤＴ７２８３１デュアル２キロバイト、９ポジション
同期ＦＩＦＯ ＩＣであるのが好ましい。種々のＦＩＦ
Ｏ装置は、それぞれＦＩＦＯ入力からＦＩＦＯ出力へデ
ータ転送の速度を変更する。説明するように、ＦＩＦＯ
３５０は、マスタ・データ速度減少ＦＩＦＯと呼ばれ、
８０メガバイト／秒から２０メガバイト／秒へデータ・
フローを低減する。ＦＩＦＯ３１０は、マスタ速度増加
ＦＩＦＯと呼ばれ、４０メガバイト／秒から８０メガバ
イト／秒へデータ速度を増加し、そしてＦＩＦＯ３３０
及び３４０は、それぞれ２０メガバイト／秒から８０メ
ガバイト／秒へデータ速度を増加する。これらのデータ
速度は、公称値であるということが理解される。装置２
７０からＭＵＸ２４０及び２５０までの信号経路は、装
置２７０からの信号がこの経路上に常に存在することを
表わすために太線で図２に示されている。対照的に、２
３０または２３０’からの信号は、もし存在するなら
ば、信号ループバックの間中、ＭＵＸ２４０またはＭＵ
Ｘ２５０またはＭＵＸ２６０によって用いられず、ルー
プ・バックは、ＣＰＵ４０によって制御される。
【００２７】ＭＵＸ２５０及びＭＵＸ２６０（並びにＭ
ＵＸ２８０）は、おおよそ２０メガバイト／秒の出力信
号のコントローラ装置２２０を実施するために用いられ
る単一Ｘｉｌｉｎｘ４０１３ＦＰＧＡ装置を用いて実施
されるのが好ましい。部品数(parts count) を低減する
ために、好ましい実施例では、ＭＵＸ２６０及びＭＵＸ
２８０は、Ｓ−ビデオ・ディジタイザ２００からの出力
と直列に８ビット７４５７４型トライステート・レジス
タを有する、Ｘｉｌｉｎｘ４０１３ＦＰＧＡからのトラ
イステート出力である。装置２７０からの出力は、Ｄ−
１フォーマットされたビデオを生成するためのフォーマ
ット及びタイミング挿入を取り扱う、Ｄ１出力処理装置
３７０に結合される。データは、２０メガバイト／秒で
装置３７０に入力され、タイミング及び同期情報の挿入
の後、データは、２７メガバイト／秒で、即ち、Ｄ−１
出力フロー速度で装置３７０から出力される。上述した
ように、装置３７０は、装置２２０を実施するために用
いられたＸｉｌｉｎｘ４０１３ＦＰＧＡの部分であるの
が好ましい。装置３７０は、他のビデオ処理システムま
たは装置へのビデオ・ストリームの送付に対してインタ
ーフェイスすることを取り扱う。装置３７０からの並列
出力は、装置３８０、好ましくはソニーＳＢＸ１６０１
Ａ Ｄ−１ビデオ並直列変換器ＩＣによって、直列フォ
ーマットに変換される。装置３７０の出力は、Ｄ１出力
信号として、ビデオ処理された信号を必要としうる、あ
らゆる周辺装置、ビデオ・レコーダ、他のビデオ・シス
テム等へ供給される。
【００２８】マルチプレクサ２４０からのマルチプレク
スされた出力及びＳ−ビデオ・ディジタイザ２００の出
力は、その出力が好ましくはフィリップスＳＡＡ７１８
６ビデオ・スケーラ及びカラースペーサ変換器ＩＣ装置
２９０へ入力される、マルチプレクサ（“ＭＵＸ”）２
８０へ両方とも入力される。制御論理回路装置３００
は、装置２９０によるビデオ・スケーリング及びカラー
空間変換に対するタイミング及び動作を制御する信号を
供給する。装置２９０からの出力は、約４０メガバイト
／秒のデータ速度を有する。マルチプレクサ２５０から
の出力は、そのＦＩＦＯの出力がループバック経路３２
０に結合される、ＦＩＦＯ３４０への入力として結合さ
れる。経路またはバス３２０は、公称８０メガバイト／
秒のデータ速度で動作し、かつビデオ画素情報を運ぶが
同期情報は運ばない。図２に更に示すように、Ｓ−ビデ
オ・ディジタイザ２００の出力及び装置２３０からの出
力は、その出力がＦＩＦＯ３３０への入力として供給さ
れる、ＭＵＸ２６０へ両方とも入力される。ＦＩＦＯ３
３０の出力は、ループバック経路３２０に結合され、そ
れゆえに、リード線１４０を介して、ＩＯＳＩＭＭ１２
０に結合される。
【００２９】リード線１４０及びバス３２０は、公称８
０メガバイト／秒でタイム−マルチプレクスされた信号
を運び、かつ一度にＦＩＦＯｓ３１０，３３０，３４０
及び３５０の一つだけと通信する。最小でも、ＦＩＦＯ
ｓ３１０及び３５０は、ループバックを供給するために
存在しなければならない。しかしながら、３つの外部的
に供給されたビデオ入力ポートの一部または全てを除去
することによって本発明を節約することが望ましいなら
ば、ＦＩＦＯｓ３３０及び３４０を除去することができ
る。しかしながら、合成節約システムは、ソフトウェア
８５からまたはそれによって生成されたか、またはさも
なければパーシステント・メモリ８０（またはシステム
２０の揮発性メモリ）の中に装填された、画像に対する
ビデオ効果及びプレビューを生成することに限定されう
る。変換器２９０は、信号処理されたビデオに対して
（例えば、Ｄ−１出力ポートに供給されるべきビデオに
対して）、かつモニタ３０上でプレビューされるべきビ
デオに対して、Ｄ−１ （ＹＣR ＣB ）−ＲＧＢ間変換
を供給する。また、変換器２９０は、モニタ３０上に信
号処理されたビデオを表示するために、必要ならば、画
像サイズ・スケーリングを供給し、かつプレビュー表示
可能ビデオ信号を生成する。本実施例では、Ｄ１−出力
として供給される最大サイズ・ウィンドウは、水平７２
０画素×垂直５８５画素であり、かつ最小は、水平１６
画素×垂直１６画素である。変換器２９０は、下方にス
ケールし、かつ入力ウィンドウ・サイズまたは水平１６
画素×垂直１６画素の小さい方であるディスプレイ３０
にウィンドウを供給することができる。
【００３０】変換器２９０の出力は、データ速度変更機
能を供給する、ＦＩＦＯレジスタ３１０に入力される。
特に、装置２９０によって出力されたデータ速度は、約
４０メガバイト／秒のＲＧＢ出力フォーマット速度を有
し、ＦＩＦＯ３１０の出力でのデータ速度は、８０メガ
バイト／秒であるべくなされる。この合成８０メガバイ
ト／秒信号は、（図１に示すように）その延長が線１４
０である、ループバック経路３２０に結合され、それゆ
えにＩＯＳＩＭＭ１２０に戻る。上記したように、最小
でもＦＩＦＯｓ３１０及び３５０は、本発明の機能のた
めになければならない。ＦＩＦＯ３１０の入力は、４０
メガバイト／秒であり、ＦＩＦＯ３５０の出力は、２０
メガバイト／秒であり、それは、バス３２０に対する最
小データ速度が少なくとも４０＋２０＝６０メガバイト
／秒でなければならないことを意味する。間接的に、Ｉ
ＯＳＩＭＭ１２０を介して動作しているＣＰＵ４０は、
この速度を増加するためにビデオ・アダプタ１０に指令
することができ、好ましい実施例では、公称８０メガバ
イト／秒の速度が用いられる。図２に示すように、ルー
プバック経路３２０は、ＦＩＦＯｓ３１０，３３０，３
４０からの出力を入力ＦＩＦＯ３５０に入力に結合す
る。コントローラ２２０は、好ましくは装置２２０を構
成している同じＦＰＧＡで実施された、転送制御装置３
６０を含む。装置３６０は、ＩＯＳＩＭＭ１２０、バス
３２０及びリード線１４０とのデータ通信を容易にす
る。ＩＯＳＩＭＭ１２０と一緒に装置３６０は、どのよ
うに種々のＦＩＦＯｓがバス３２０及びリード線１４０
と相互作用し、そしていつバス上のデータがそれらに固
有であるかを学ぶのかを制御する。
【００３１】ＦＩＦＯ３５０からの出力は、出力制御装
置２７０に結合され、その出力は、次いでマルチプレク
サ２４０及び２５０に、及びＤ１出力処理装置３７０に
結合される。概して、本発明の動作は、次の通りであ
る。システム２０は、ビデオを処理し、かつ処理された
ビデオは、コンピュータの主メモリＤＲＡＭ７０，７０
に配置される。次いでこのビデオ・データは、ＩＯＳＩ
ＭＭ ＶＲＡＭバッファの中に複写するためにＩＯＳＩ
ＭＭ１２０にＳＩＭＭＢＵＳ６０を介して結合される。
次いでデータは、ビデオ・アダプタ１０の中に、より特
定的には、ＦＩＦＯ３５０の中に経路３２０を含む線１
４０にわたり装置１２０から結合される。次いでコント
ローラ２２０は、ＦＩＦＯ３５０から出力制御２７０を
通ってＤ１出力処理３７０の中に出力ビデオ・ストリー
ムの転送をもたらす。装置３７０からの出力は、直列変
換装置に並列なＤ１を通って、処理されたビデオを外の
世界に供給する、Ｄ１出力コネクタまで通過する。ま
た、装置３７０からの同じ出力は、ループバック構成の
始まりである、マルチプレクサ２４０にも入力される。
コントローラ２２０は、ビデオ・スケーラ及びカラー空
間変換器２９０へ、マルチプレクサ２４０を介してかつ
マルチプレクサ２８０を介してビデオ出力ストリームを
転送する。変換器２９０がカラー空間変換を実行しかつ
必要なサイズ変更をした後、プレビュー表示出力画像
は、ＦＩＦＯ３１０へ入力される。 次いで、ＦＩＦＯ
３１０からのプレビュー・ディスプレイ・ビデオは、ル
ープバック線３２０（線１４０の一つ）に出力されかつ
ＩＯＳＩＭＭ装置ＶＲＡＭ（図１参照）に転送される。
プレビュー出力ビデオは、ＩＯＳＩＭＭ１２０ＶＲＡＭ
からＳＩＭＭＢＵＳ６０を介してＶＳＩＭＭ１１０のビ
デオ・メモリＶＲＡＭに複写される。次いで、ＶＳＩＭ
Ｍ１１０の出力は、システム・ユーザによるプレビュー
イングのためにコンピュータ・ディスプレイ３０の入力
に結合される。
【００３２】表１は、全ての可能なループバック・プレ
ビュー・モードに対するマルチプレクサ・スイッチ設定
を示す。表２は、非ループバック・プレビュー・モード
動作に対するマルチプレクサ・スイッチ設定を示す。表
１及び表２内の大文字エントリは、ＭＵＸｓ２４０，２
５０，２６０及び２８０の入力を参照する。
【００３３】
【表１】 ─────────────────────────────────── MUX240 MUX280 MUX260 MUX250 ビデオ入力なし Ｃ Ｈ オープン オープン Ｓ−ビデオ入力のみ Ｃ Ｈ Ｉ オープン Ｄ−１入力＃１のみ Ｃ Ｈ Ｊ オープン Ｄ−１入力＃１のみ Ｃ Ｈ オープン Ｄ Ｄ−１入力＃２のみ Ｃ Ｈ オープン Ｅ Ｓ−ビデオ及びＤ−１入力＃１ Ｃ Ｈ Ｉ Ｄ Ｓ−ビデオ及びＤ−１入力＃２ Ｃ Ｈ Ｉ ＥＤ−１入力＃１及びＤ−１入力＃２ Ｃ Ｈ Ｊ Ｅ 表１の第３及び第４の行は、Ｄ−１入力＃１ビデオだけ
に対する二つの許容可能な構成を示す。
【００３４】
【表２】 ─────────────────────────────────── MUX240 MUX280 MUX260 MUX250 Ｓ−ビデオ入力のみ1 オープン オープン Ｉ オープン Ｓ−ビデオ入力のみ2 オープン Ｇ オープン オープン Ｄ−１入力＃１のみ3 オープン オープン Ｊ オープン Ｄ−１入力＃１のみ4 オープン オープン オープン Ｄ Ｄ−１入力＃１のみ5 Ａ Ｈ オープン オープン Ｄ−１入力＃２のみ6 オープン オープン オープン Ｅ Ｄ−１入力＃２のみ7 Ｂ Ｈ オープン オープン Ｓ−ビデオ及びＤ−１入力＃１8 オープン オープン Ｉ Ｄ Ｓ−ビデオ及びＤ−１入力＃１9 Ａ Ｈ Ｉ オープン Ｓ−ビデオ及びＤ−１入力＃１10 オープン Ｇ Ｊ オープン Ｓ−ビデオ及びＤ−１入力＃１11 オープン Ｇ オープン Ｄ 全ての３つの入力がアクティブ12 Ｂ Ｈ Ｉ Ｄ 全ての３つの入力がアクティブ13 Ａ Ｈ Ｉ Ｅ全ての３つの入力がアクティブ14 オープン Ｇ Ｊ Ｅ 表２に示す各上付け数字は、次のことを表わす：1 基本Ｓ−ビデオ入力2 スケーリング及び／又はカラー空間変換を有するＳ
−ビデオ入力3 基本Ｄ−２入力＃１に対する二つの許容可能構成の
一つ4 基本Ｄ−１入力＃１に対する他の許容可能構成5 スケーリング及び／又はカラー空間変換を有するＤ
−１入力＃１6 基本基本Ｄ−１入力＃２7 スケーリング及び／又はカラー空間変換を有するＤ
−１入力＃２8 基本Ｓ−ビデオ入力及びＤ−１入力＃１9 スケーリング及び／又はカラー空間変換を有する基
本Ｓ−ビデオ入力及びＤ−１入力＃１10 スケーリング及び／又はカラー空間変換を有する基
本Ｄ−１入力＃１及びＳ−ビデオ入力に対する二つの許
容可能構成の一つ11 スケーリング及び／又はカラー空間変換を有する基
本Ｄ−１入力＃１及びＳ−ビデオ入力に対する他の許容
可能構成12 基本Ｓ−ビデオ入力、基本Ｄ−１入力＃１、及びス
ケーリング及び／又はカラー空間変換を有するＤ−１入
力＃２13 基本Ｓ−ビデオ入力、基本Ｄ−１入力＃２、及びス
ケーリング及び／又はカラー空間変換を有するＤ−１入
力＃１14 基本Ｄ−１入力＃１、基本Ｄ−１入力＃２、及びス
ケーリング及び／又はカラー空間変換を有するＳ−ビデ
オ入力 本発明の全体動作を説明したので、動作は、ここで二つ
のビデオ入力シナリオのそれぞれに対して説明される：
システム２０によって生成されたかまたはシステム２０
内で利用可能なビデオ、及び外部的に供給されたビデ
オ。
【００３５】処理されかつプレビューされるべきビデオ
は、システム２０によって、例えば、パーシステント・
メモリ８０または揮発性主メモリに記憶された、ソフト
ウェア・ルーチン８５を実行しているＣＰＵ４０によっ
て生成されるということをまず想定する。ルーチン８５
によって生成されたビデオは、それによりビデオ効果が
実行されるべき動画シーケンスを含みうる。代替的に、
ソフトウェア８５は、非実時間効果処理に対してどこか
で生成され（他のシステムからの画像を含む）かつメモ
リの中に装填された画像を含みうる。それゆえに、ソフ
トウェア８５は、画像(imagery) を生成するか、または
既存の画像(imagery) を処理または操作することができ
る。所望であるならば、ソフトウェア８５は、ループバ
ック・プレビュー・モードを指令するようにＩＯＳＩＭ
Ｍ１２０を制御するためのルーチンを含みうる。ビデオ
・データは、ＳＩＭＭＢＵＳ６０へ、かつＩＯＳＩＭＭ
１２０のＶＲＡＭの中に、コントローラ９０を通って、
ＭＢＵＳ５０を介して結合されうる。代替的に、ビデオ
・データは、ＤＳＩＭＭ７０及び／又は７０’に関連し
たＤＲＡＭにまず記憶されうる。図１に示すように、次
いで、データは、リード線１４０を通ってビデオ・アダ
プタ１０の中に、より特定的にはＦＩＦＯ３５０（図２
参照）の入力の中に渡される。ＦＩＦＯ３５０は、常に
存在しかつループバックの間中アクティブに機能し、か
つ入力データ速度が８０メガバイト／秒でありかつＦＩ
ＦＯ３５０の出力データ速度が２０メガバイト／秒であ
るようなデータ速度変更機能を供給する。次いで出力制
御２７０は、ＦＩＦＯ３５０から出力された低減された
データ速度を取り、装置３７０は、それが２７メガバイ
ト／秒で出力する、並列Ｄ−１フォーマットにデータを
処理する。装置３８０による並直列変換の後、コンピュ
ータ生成されたビデオは、２７メガバイト／秒でＤ１出
力として供給される。
【００３６】表１の行１に示すように、外部的に供給さ
れたビデオがこの第１のシナリオに入力されておらず、
ＭＵＸｓ２５０及び２６０は、関連ＦＩＦＯｓ３３０，
３４０と同様に、機能しない。ＭＵＸ２６０は、両方の
入力が欠如しているので機能しない。ＭＵＸ２５０が一
つのアクティブ入力（例えば、装置２７０からの出力）
を有するけれども、ＭＵＸ２５０は、そのデータが装置
２９０によって処理されないのでそれがこの信号をルー
プバックすべく冗長であるので、機能しないように指令
される。ＭＵＸ２４０は、装置２９０によって処理する
ためにＭＵＸ２８０を通して装置２７０からの出力信号
を渡す。合成装置２９０の出力信号は、４０メガバイト
／秒から８０メガバイト／秒にＦＩＦＯ３１０によって
速度変換され、かつ経路３２０を通り、リード線１４０
を通ってＩＯＳＩＭＭ１２０の中にループバックされ
る。次いでＳＩＭＭＢＵＳ６０は、ＩＯＳＩＭＭ１２０
のＶＲＡＭからのデータをＶＳＩＭＭ装置１１０のＶＲ
ＡＭに結合、そしてプレビューイングのためにディスプ
レイ３０に結合する。上記したように、ＦＩＦＯ３３０
またはＦＩＦＯ３４０のどちらも、このシナリオにおい
てコンピュータ供給されたビデオを出力するかまたはプ
レビューする役割を果たさない。
【００３７】ここで、処理されかつプレビューされるべ
きビデオがＳ−ビデオ入力、直列Ｄ−１入力＃１または
＃２から、またはこれら３つのビデオ入力の２つの組合
せにより、ビデオ・アダプタ１０へ外部的に供給される
シナリオを考慮する。３つのビデオ入力ソースを同時に
収容することが所望であるならば、ループバック・プレ
ビュー・モードで一つの追加ＦＩＦＯをビデオ・アダプ
タ１０に加えることが必要である。表１に示すように、
ＭＵＸ２４０及びＭＵＸ２８０に対する列は、位置Ｃ及
びＨを常に示す。それゆえに、外部ビデオ・ソースに関
係なく、ループバック動作の間中、ＣＰＵ４０は、ＭＵ
Ｘ２４０が装置２３０からのまたは装置２３０’からの
出力を用いるこを防ぐ。更に、ループバック動作の間
中、ＣＰＵ４０は、ＭＵＸ２８０にＭＵＸ２４０からの
出力を常に選択させ、次いでそれは装置２７０からの２
０メガバイト／秒出力を選択すべくＣＰＵ４０によって
命令される。Ｓ−ビデオがビデオ・アダプタ１０への唯
一のビデオ入力であるということをまず想定する。図２
及び表１の行２に示すように、ビデオ・アダプタ１０内
では、Ｓ−ビデオ・ディジタイザ２００からの出力は、
２０メガバイト／秒でＭＵＸ２６０からその８０メガバ
イト／秒出力が経路３２０に結合される、ＦＩＦＯ３３
０に、システム２０のＩＯＳＩＭＭ１２０へのリード線
１４０に渡される。
【００３８】ＩＯＳＩＭＭ１２０内のＶＲＡＭから、デ
ータがＳＩＭＭＢＵＳ６０にエンターし、そこでそれ
は、メモリ・コントローラ９０により、グラフィックス
・アクセラレータ１００により、及び／又はＣＰＵ４０
により処理するためにＤＳＩＭＭ７０，７０’のＤＲＡ
Ｍにコピーされうる。ＳＩＭＭＢＵＳ６０及びＭＢＵＳ
５０を介して、処理されたデータは、戻されかつシステ
ム２０の主メモリに、例えば、ＩＯＳＩＭＭ１２０のＶ
ＲＡＭ及び／又はＤＳＩＭＭ７０，７０’のＤＲＡＭに
処理されたビデオの新しいシーケンスとして記憶され
る。次いでデータは、８０メガバイト／秒でＦＩＦＯ３
５０の中にバス３２０にわたりリード線１４０によって
運ばれる。ＦＩＦＯ３５０は、タイミング及び同期信号
を挿入する、装置３７０をその出力が通過する、制御装
置２７０に２０メガバイト／秒のストリームを出力す
る。装置３７０からの２７メガバイト／秒のストリーム
は、変換器３８０により直列フォーマットに変換されか
つＤ１出力として供給される。また、装置２７０からの
出力は、ＭＵＸ２４０に、装置２９０により必要ならば
その出力がスケールされかつカラー空間変換された、Ｍ
ＵＸ２８０にも結合される。装置２９０からの４０メガ
バイト／秒の出力は、ＦＩＦＯ３１０により８０メガバ
イト／秒に速度変換されかつ経路３２０に、リード線１
４０に、ＩＯＳＩＭＭ１２０に、ＳＩＭＭＢＵＳ６０、
ディスプレイ３０上のプレビューイングのためにＶＳＩ
ＭＭ装置１１０に結合される。
【００３９】外部的に供給されたビデオが直列Ｄ１入力
＃１ビデオであるのようなシナリオをここで考える。表
１に示されたように、バス３２０に続いてＩＯＳＩＭＭ
１２０にＤ１入力＃１ビデオを渡すための二つの許容可
能な構成経路が存在する。第１の構成では、ＭＵＸ２５
０は、オープンであり、ＭＵＸ２６０は、Ｄ−１入力処
理２３０からの出力である、入力Ｊを受信する。ＭＵＸ
２６０の２０メガバイト／秒の出力は、その８０メガバ
イト／秒の出力がバス３２０に結合される、速度変換器
ＦＩＦＯ３３０の入力に接続される。第２の構成では、
ＭＵＸ２６０は、オープンであり、かつＭＵＸ２５０
は、入力Ｄ、Ｄ−１入力処理２３０からの出力を受信す
る。２０メガバイト／秒のＭＵＸ２５０の出力は、その
８０メガバイト／秒の出力がバス３２０に結合される、
速度変換器ＦＩＦＯ３４０の入力に結合される。Ｓ−ビ
デオに対して上述したように、データは、ビデオ・アダ
プタ１０へリード線１４０に渡りフローしかつＩＯＳＩ
ＭＭ１２０のＶＲＡＭにエンターし、かつコントローラ
９０による、グラフィックス・アクセラレータ１００、
及び／又はＣＰＵ４０による処理のためにＳＩＭＭＢＵ
Ｓ６０にわたりフローする。処理されたデータは、ＳＩ
ＭＭＢＵＳ６０を介してＩＯＳＩＭＭ１２０のＶＲＡＭ
に、リード線１４０を介して、経路３２０及び８０メガ
バイト／秒でＦＩＦＯ３５０の中に戻される。ＦＩＦＯ
３５０は、タイミング及び同期信号を挿入する、装置３
７０をその出力が通過する、制御装置２７０に２０メガ
バイト／秒のストリームを出力する。装置３７０からの
２７メガバイト／秒のストリームは、変換器３８０によ
り直列フォーマットに変換されかつＤ１出力として供給
される。このファッションで、ソフトウェア８５によっ
て処理されたような直列Ｄ１入力＃１ビデオは、他の装
置またはシステムによる使用に対してＤ１出力フォーマ
ットに変換される。
【００４０】また、装置２７０からの出力は、ＭＵＸ２
４０に、装置２９０によって必要によりその出力がスケ
ールされかつカラー空間変換される、ＭＵＸ２８０にも
結合される。装置２９０からの４０メガバイト／秒の出
力は、ＦＩＦＯ３１０によって８０メガバイト／秒に速
度変換されかつ経路３２０に、リード線１４０に、ＩＯ
ＳＩＭＭ１２０、ＳＩＭＭＢＵＳ６０、及びＶＳＩＭＭ
装置１１０に結合される。このファッションで、ソフト
ウェア８５によって処理された後の直列Ｄ１入力＃１ビ
デオである、直列Ｄ１の出力ビデオは、ディスプレイ上
でプレビューされる。変更及び変化は、特許請求の範囲
によって画定された本発明の対象及び精神から逸脱する
ことなく開示された実施例に対してなされうる。
【００４１】
【発明の効果】本発明のシステムは、第１のフォーマッ
トの出力に対してビデオ・データを内部的に供給し、か
つプレビュー可能な第２のフォーマットの出力に対して
該データを処理するシステムであり、中央処理装置（Ｃ
ＰＵ）及び該ビデオ・データを記憶する当該ＣＰＵに結
合されたメモリ及び該ビデオ・データを受信しかつ該プ
レビュー可能な第２のフォーマットで信号を出力すべく
結合されたビデオ・バッファ装置を含むコンピュータ処
理サブシステムで使用可能なシステムであって、コント
ローラ装置；コントローラ装置の入力に結合された出力
を有しているマスタ・データ速度減少装置；コントロー
ラ装置の出力に結合された入力を有しているビデオ・ス
ケーリング・カラー空間変換装置；ビデオ・スケーリン
グ・カラー空間変換装置の出力に結合された入力を有し
かつマスタ・データ速度減少装置の入力にフィードバッ
クされる出力を有しているマスタ・データ速度増加装
置；を含んでいる、ＣＰＵに結合された、ビデオ・アダ
プタを備え、ＣＰＵは、マスタ・データ速度減少装置及
びコントローラ装置を通して、ビデオ・データをビデオ
・アダプタに結合させ、コントローラ装置は、第１のフ
ォーマットでビデオ信号を出力し、コントローラ装置
は、更に、その出力がマスタ・データ速度増加装置によ
るデータ速度で増加されかつビデオ・バッファ装置への
記憶及びカップリングのために中央処理サブシステムへ
の入力として結合される、ビデオ・スケーリング・カラ
ー空間変換装置に信号を供給し、ビデオ・バッファ装置
は、プレビュー可能な第２のフォーマットで信号を出力
するので、コンピュータ・システム・ディスプレイ上に
プレビュー画像を供給するために必要なあらゆるビデオ
・スケーリング及びカラー空間変換を供給すると共に、
コンピュータ資源に過度の要求を行わない。
【００４２】また、本発明のシステムは、第１のフォー
マットで出力されるべくかつ該システム出力による処理
の後にプレビュー可能な第２のフォーマットで出力され
るべく少なくとも一つの外部的に供給されたビデオ信号
を受信するシステムであって、中央処理装置（ＣＰ
Ｕ）；ＣＰＵに結合されたメモリ；メモリからビデオ・
データを受信しかつプレビュー可能な第２のフォーマッ
トでビデオ信号を出力すべく結合された、ビデオ・バッ
ファ装置；を含んでいるコンピュータ処理サブシステム
と、コントローラ装置；コントローラ装置の入力に結合
された出力を有しているマスタ・データ速度減少装置；
コントローラ装置の出力に結合された入力を有している
ビデオ・スケーリング・カラー空間変換装置；ビデオ・
スケーリング・カラー空間変換装置の出力に結合された
入力を有しかつマスタ・データ速度減少装置の入力にフ
ィードバックされる出力を有しているマスタ・データ速
度増加装置；を含んでいる、ＣＰＵに結合された、ビデ
オ・アダプタとを備えているので、コンピュータ・シス
テム・ディスプレイ上にプレビュー画像を供給するため
に必要なあらゆるビデオ・スケーリング及びカラー空間
変換を供給すると共に、コンピュータ資源に過度の要求
を行わない。
【００４３】更に、本発明の方法は、中央処理装置（Ｃ
ＰＵ）、ＣＰＵに結合されたメモリ、メモリに結合可能
でありかつプレビュー可能な第２のフォーマットで信号
を出力するビデオ・バッファ装置を含むコンピュータ処
理サブシステムを含んでいるビデオ・システムにおい
て、ビデオ・システムは、ＣＰＵに結合された、ビデオ
・アダプタを更に含み；ビデオ・アダプタに外部的に入
力されたか、メモリに記憶されたか、またはコンピュー
タ処理サブシステムによって生成された、ビデオを処理
し、かつ第１のフォーマットでビデオを出力しかつプレ
ビュー可能な第２のフォーマットを出力する方法であっ
て、（ａ）コンピュータ処理サブシステムでビデオを処
理しかつメモリに処理されたビデオを記憶し；（ｂ）メ
モリからビデオ・アダプタへ処理されたビデオをフィー
ド・バックし、かつビデオ・アダプタ内でフィード・バ
ックされたビデオのデータ速度を低減しかつ第１のフォ
ーマット信号としての出力のために該低減されたデータ
速度ビデオをフォーマット処理し；（ｃ）ビデオ・アダ
プタ内で、低減されたデータ速度ビデオを、必要に応じ
て、サイズ・スケーリングしかつカラー空間変換しかつ
合成ビデオ信号のデータ速度を増加し；（ｄ）合成ビデ
オ信号をその中への記憶のためにビデオ・アダプタの入
力に結合し；（ｅ）第２のプレビュー可能なフォーマッ
ト・ビデオとして合成ビデオをビデオ・アダプタの記憶
から出力する段階を具備するので、コンピュータ・シス
テム・ディスプレイ上にプレビュー画像を供給するため
に必要なあらゆるビデオ・スケーリング及びカラー空間
変換を供給すると共に、コンピュータ資源に過度の要求
を行わない。
【図面の簡単な説明】
【図１】本発明のよる、ビデオ・アダプタを含むコンピ
ュータ・ベース・ビデオ処理システムのブロック図であ
る。
【図２】本発明による、ビデオ・アダプタのブロック図
である。
【符号の説明】
１０ ビデオ・アダプタ ２０ ワークステーション・ベース・ビデオ・システム ３０ コンピュータ・ディスプレイ ４０ 中央処理装置（“ＣＰＵ”） ５０ ＭＢＵＳ ６０ ＳＩＭＭＢＵＳ ７０，７０’ ＤＳＩＭＭ ８０ パーシステント・メモリ ８５ 実行可能ソフトウェア・プログラム ９０ メモリ・コントローラ １００ グラフィックス・アクセラレータ １１０ ビデオ・プロセッサ装置 １２０ ＩＯＳＩＭＭ装置 １３０ アプリケーション・プログラム １４０ リード線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/00 ５５０ 9377−5Ｈ Ｇ０９Ｇ 5/00 ５５０Ｒ Ｇ０６Ｆ 3/06 ３０１ Ｇ０６Ｆ 3/06 ３０１Ａ Ｇ０６Ｔ 13/00 Ｈ０４Ｎ 5/262 Ｈ０４Ｎ 5/262 9/64 Ｚ 9/64 9/74 9/74 Ｇ０６Ｆ 15/62 ３４０Ａ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第１のフォーマットの出力に対してビデ
    オ・データを内部的に供給し、かつプレビュー可能な第
    ２のフォーマットの出力に対して該データを処理するシ
    ステムであり、中央処理装置（ＣＰＵ）及び該ビデオ・
    データを記憶する当該ＣＰＵに結合されたメモリ及び該
    ビデオ・データを受信しかつ該プレビュー可能な第２の
    フォーマットで信号を出力すべく結合されたビデオ・バ
    ッファ装置を含むコンピュータ処理サブシステムで使用
    可能なシステムであって、 コントローラ装置；前記コントローラ装置の入力に結合
    された出力を有しているマスタ・データ速度減少装置；
    前記コントローラ装置の出力に結合された入力を有して
    いるビデオ・スケーリング・カラー空間変換装置；前記
    ビデオ・スケーリング・カラー空間変換装置の出力に結
    合された入力を有しかつ前記マスタ・データ速度減少装
    置の入力にフィードバックされる出力を有しているマス
    タ・データ速度増加装置；を含んでいる、前記ＣＰＵに
    結合された、ビデオ・アダプタを備え、 前記ＣＰＵは、前記マスタ・データ速度減少装置及び前
    記コントローラ装置を通して、前記ビデオ・データを前
    記ビデオ・アダプタに結合させ、 前記コントローラ装置は、前記第１のフォーマットでビ
    デオ信号を出力し、 前記コントローラ装置は、更に、その出力が前記マスタ
    ・データ速度増加装置によるデータ速度で増加されかつ
    前記ビデオ・バッファ装置への記憶及びカップリングの
    ために前記中央処理サブシステムへの入力として結合さ
    れる、前記ビデオ・スケーリング・カラー空間変換装置
    に信号を供給し、 前記ビデオ・バッファ装置は、前記プレビュー可能な第
    ２のフォーマットで信号を出力することを特徴とするシ
    ステム。
  2. 【請求項２】 前記メモリは、（ｉ）それによりビデオ
    効果が実行されうる動画シーケンス、（ｉｉ）それによ
    り非実時間効果処理が実行されうる外部的に生成された
    画像、（ｉｉｉ）前記システムのループバックされたプ
    レビュー・モードを指令するルーチン、（ｉｖ）内部的
    に供給されたビデオ・データ、及び（ｖ）前記メモリに
    記憶されたプログラムを実行する前記ＣＰＵによって生
    成されたビデオ・データからなるグループから選択され
    たデータのセットの少なくとも一つを記憶することを特
    徴とする請求項１に記載のシステム。
  3. 【請求項３】 前記マスタ・データ速度増加装置及び前
    記マスタ・データ速度減少装置の少なくとも一つは、先
    入れ先出し（ＦＩＦＯ）レジスタ装置であることを特徴
    とする請求項１または２に記載のシステム。
  4. 【請求項４】 前記コントローラ装置は、前記マスタ・
    データ速度減少装置によって出力された信号の中にフォ
    ーマット及びタイミング・コンポーネントを挿入するＤ
    １出力処理装置を含み、前記第１のフォーマットの前記
    ビデオ信号は、Ｄ−１フォーマットの出力ビデオである
    ことを特徴とする請求項１〜３のいずれか一項に記載の
    システム。
  5. 【請求項５】 第１のフォーマットで出力されるべくか
    つ該システム出力による処理の後にプレビュー可能な第
    ２のフォーマットで出力されるべく少なくとも一つの外
    部的に供給されたビデオ信号を受信するシステムであっ
    て、 中央処理装置（ＣＰＵ）；前記ＣＰＵに結合されたメモ
    リ；前記メモリからビデオ・データを受信しかつ前記プ
    レビュー可能な第２のフォーマットでビデオ信号を出力
    すべく結合された、ビデオ・バッファ装置；を含んでい
    るコンピュータ処理サブシステムと、 コントローラ装置；前記コントローラ装置の入力に結合
    された出力を有しているマスタ・データ速度減少装置；
    前記コントローラ装置の出力に結合された入力を有して
    いるビデオ・スケーリング・カラー空間変換装置；前記
    ビデオ・スケーリング・カラー空間変換装置の出力に結
    合された入力を有しかつ前記マスタ・データ速度減少装
    置の入力にフィードバックされる出力を有しているマス
    タ・データ速度増加装置；を含んでいる、前記ＣＰＵに
    結合された、ビデオ・アダプタとを備えていることを特
    徴とするシステム。
  6. 【請求項６】 前記コンピュータ処理サブシステムは、
    ワークステーションと、アクセラレータ及びビデオ・メ
    モリを有しているＩＯＳＩＭＭ装置とを含み、前記ビデ
    オ・メモリの少なくとも一部分は、該コンピュータ処理
    サブシステムの前記メモリとしてサーブすることを特徴
    とする請求項５に記載のシステム。
  7. 【請求項７】 前記外部的に供給されたビデオ信号は、 （ｉ）Ｓ−ビデオ入力信号、 ここで、プレビュー・モードの前記ＣＰＵは、該ビデオ
    信号に処理を行わせかつ前記マスタ・データ速度減少装
    置及び前記コントローラ装置を通過させ、前記コントロ
    ーラ装置は、前記第１のフォーマットでビデオ信号を出
    力し；前記コントローラ装置は、更に、その出力が前記
    マスタ・データ速度増加装置によるデータ速度で増加さ
    れかつ前記ビデオ・バッファ装置への記憶及びカップリ
    ングのために前記中央処理システムへの入力として結合
    される、前記ビデオ・スケーリング・カラー空間変換装
    置に前記マスタ・データ速度減少装置からの出力信号を
    供給し、前記ビデオ・バッファ装置は、前記プレビュー
    可能な第２のフォーマットで信号を出力し； （ｉｉ）Ｄ−１＃１入力信号、 ここで、プレビュー・モードの前記ＣＰＵは、該ビデオ
    信号に処理を行わせかつ前記マスタ・データ速度減少装
    置及び前記コントローラ装置を通過させ、前記コントロ
    ーラ装置は、前記第１のフォーマットでビデオ信号を出
    力し；前記コントローラ装置は、更に、その出力が前記
    マスタ・データ速度増加装置によるデータ速度で増加さ
    れかつ前記ビデオ・バッファ装置への記憶及びカップリ
    ングのために前記中央処理システムへの入力として結合
    される、前記ビデオ・スケーリング・カラー空間変換装
    置に前記マスタ・データ速度減少装置からの出力信号を
    供給し；前記コントローラ装置は、更に、前記Ｄ−１＃
    １入力信号の処理されたバージョンをその出力が前記ビ
    デオ・バッファ装置への記憶及びカップリングのために
    前記中央処理サブシステムへの入力として結合される第
    ２のデータ速度増加装置に結合し；前記ビデオ・バッフ
    ァ装置は、前記プレビュー可能な第２のフォーマットで
    信号を出力する；からなるグループから選択されること
    を特徴とする請求項５または６に記載のシステム。
  8. 【請求項８】 非プレビュー・モードの前記ＣＰＵは、
    前記外部的に供給されたビデオ信号をその出力が前記マ
    スタ・データ速度減少装置の入力に結合されかつ前記メ
    モリにも結合される第２のデータ速度増加装置に結合す
    ることを特徴とする請求項５または６または７に記載の
    システム。
  9. 【請求項９】 第１の前記外的に供給されたビデオ信号
    は、Ｓ−ビデオ入力信号でありかつ第２の前記外的に供
    給されたビデオ信号は、Ｄ−１＃１入力信号であり；プ
    レビュー・モードの前記ＣＰＵは、前記Ｄ−１＃１入力
    信号に処理を行わせかつ前記マスタ・データ速度減少装
    置及び前記コントローラ装置を通過させ、前記コントロ
    ーラ装置は、前記第１のフォーマットでビデオ信号を出
    力し；前記コントローラ装置は、更に、その出力が前記
    マスタ・データ増加装置によるデータ速度で増加されか
    つ前記ビデオ・バッファ装置への記憶及びカップリング
    のために前記中央処理システムへの入力として結合され
    る、前記ビデオ・スケーリング・カラー空間変換装置に
    前記マスタ・データ速度減少装置からの出力信号を供給
    し；前記コントローラ装置は、更に、前記Ｓ−ビデオ入
    力信号の処理されたバージョンをその出力が前記ビデオ
    ・バッファ装置への記憶及びカップリングのために前記
    中央処理システムへの入力として結合される第２のデー
    タ速度増加装置に結合し；前記ビデオ・バッファ装置
    は、前記プレビュー可能な第２のフォーマットで信号を
    出力する；ことを特徴とする請求項５または６または７
    または８に記載のシステム。
  10. 【請求項１０】 中央処理装置（ＣＰＵ）、前記ＣＰＵ
    に結合されたメモリ、前記メモリに結合可能でありかつ
    プレビュー可能な第２のフォーマットで信号を出力する
    ビデオ・バッファ装置を含むコンピュータ処理サブシス
    テムを含んでいるビデオ・システムにおいて、前記ビデ
    オ・システムは、前記ＣＰＵに結合された、ビデオ・ア
    ダプタを更に含み；前記ビデオ・アダプタに外部的に入
    力されたか、前記メモリに記憶されたか、または前記コ
    ンピュータ処理サブシステムによって生成された、ビデ
    オを処理し、かつ第１のフォーマットで前記ビデオを出
    力しかつ前記プレビュー可能な第２のフォーマットを出
    力する方法であって、 （ａ）前記コンピュータ処理サブシステムで前記ビデオ
    を処理しかつ前記メモリに処理された前記ビデオを記憶
    し； （ｂ）前記メモリから前記ビデオ・アダプタへ処理され
    た前記ビデオをフィード・バックし、かつ前記ビデオ・
    アダプタ内で前記フィード・バックされたビデオのデー
    タ速度を低減しかつ前記第１のフォーマット信号として
    の出力のために該低減されたデータ速度ビデオをフォー
    マット処理し； （ｃ）前記ビデオ・アダプタ内で、前記低減されたデー
    タ速度ビデオを、必要に応じて、サイズ・スケーリング
    しかつカラー空間変換しかつ合成ビデオ信号のデータ速
    度を増加し； （ｄ）前記合成ビデオ信号をその中への記憶のために前
    記ビデオ・アダプタの入力に結合し； （ｅ）前記第２のプレビュー可能なフォーマット・ビデ
    オとして前記合成ビデオを前記ビデオ・アダプタの記憶
    から出力する段階を具備することを特徴とする方法。
  11. 【請求項１１】 前記第１のフォーマット信号は、Ｄ−
    １直列出力であり、前記ビデオ・アダプタは、少なくと
    もＳ−ビデオ入力信号、第１の直列Ｄ１入力信号、及び
    第２の直列Ｄ１信号を外部的に入力されたビデオ信号と
    して受信することができることを特徴とする請求項１０
    に記載の方法。
  12. 【請求項１２】 前記ビデオ・アダプタは、コントロー
    ラ装置、前記コントローラ装置の入力に結合された出力
    を有するマスタ・データ速度減少装置、前記コントロー
    ラ装置の出力に結合された入力を有するビデオ・スケー
    リング・カラー空間変換装置、前記ビデオ・スケーリン
    グ・カラー空間変換装置の出力に結合された入力を有し
    かつ前記マスタ・データ速度減少装置の入力にフィード
    バックされる出力を有するマスタ・データ速度増加装置
    を含み、前記段階（ｂ）は、前記ビデオ・スケーリング
    ・カラー空間変換装置を通して前記処理されたビデオを
    渡すことを含むことを特徴とする請求項１０または１１
    に記載の方法。
  13. 【請求項１３】 段階（ｂ）及び段階（ｃ）の少なくと
    も一つは、先入れ先出し（ＦＩＦＯ）レジスタで前記デ
    ータ速度を変えることを含むことを特徴とする請求項１
    ０または１１または１２に記載の方法。
  14. 【請求項１４】 前記メモリに記憶されたかまたは前記
    コンピュータ処理サブシステムによって生成された処理
    されるべきビデオは、（ｉ）それによりビデオ効果が実
    行されうる動画シーケンス、（ｉｉ）それにより非実時
    間効果処理が実行されうる外部的に生成された画像、及
    び（ｉｉｉ）前記システムのループバックされたプレビ
    ュー・モードを指令するルーチンからなるグループから
    選択された少なくとも一つの型のビデオを含むことを特
    徴とする請求項１０または１１または１２または１３に
    記載の方法。
JP16998996A 1995-07-06 1996-06-28 コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー Expired - Fee Related JP3166622B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/499089 1995-07-06
US08/499,089 US5673204A (en) 1995-07-06 1995-07-06 Loopback video preview for a computer display

Publications (2)

Publication Number Publication Date
JPH09179537A true JPH09179537A (ja) 1997-07-11
JP3166622B2 JP3166622B2 (ja) 2001-05-14

Family

ID=23983773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16998996A Expired - Fee Related JP3166622B2 (ja) 1995-07-06 1996-06-28 コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー

Country Status (4)

Country Link
US (1) US5673204A (ja)
EP (1) EP0752686B1 (ja)
JP (1) JP3166622B2 (ja)
DE (1) DE69625858T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133649A (ja) * 2009-12-24 2011-07-07 Denso Corp 画像表示制御装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735318B1 (fr) * 1995-06-08 1997-07-18 Thomson Broadcast Systems Architecture a memoire unique centralisee pour le transfert d'images video
US5835102A (en) * 1995-10-19 1998-11-10 Sparta, Inc. System for transmission and recovery of digital data using video graphics display processor and method of operation thereof
US5859651A (en) * 1996-08-19 1999-01-12 International Business Machines Corporation Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing
US6201580B1 (en) * 1997-03-31 2001-03-13 Compaq Computer Corporation Apparatus for supporting multiple video resources
US20040236877A1 (en) * 1997-12-17 2004-11-25 Lee A. Burton Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices in a fully buffered dual in-line memory module format (FB-DIMM)
US7373440B2 (en) * 1997-12-17 2008-05-13 Src Computers, Inc. Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format
US7424552B2 (en) * 1997-12-17 2008-09-09 Src Computers, Inc. Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices
US7565461B2 (en) * 1997-12-17 2009-07-21 Src Computers, Inc. Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers
US6157398A (en) * 1997-12-30 2000-12-05 Micron Technology, Inc. Method of implementing an accelerated graphics port for a multiple memory controller computer system
US6853355B1 (en) * 1999-04-07 2005-02-08 Ati International Srl Switchable video overlay apparatus and method
US6806888B2 (en) 2002-01-15 2004-10-19 International Business Machines Corporation Method, apparatus, and computer program product for generating, from first information for a first image, second information for a second image corresponding to a portion of the first image
US7171622B2 (en) 2002-07-18 2007-01-30 International Business Machines Corporation Method, apparatus and computer program product for projecting objects in a display unit
JP4066852B2 (ja) * 2003-03-04 2008-03-26 株式会社日立製作所 ビデオ符号化方式変換装置、変換方法、およびこれを用いたビデオ記録再生装置
US7292233B2 (en) * 2004-02-11 2007-11-06 Seiko Epson Corporation Apparatus and method to connect an external camera to an LCD without requiring a display buffer
US8185815B1 (en) * 2007-06-29 2012-05-22 Ambrosia Software, Inc. Live preview
CN102547377A (zh) * 2011-12-21 2012-07-04 深圳创维数字技术股份有限公司 一种向机顶盒发送视频数据的方法及其装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8913638D0 (en) * 1989-06-14 1989-08-02 Quantel Ltd Electronic image composition systems
US5162904A (en) * 1991-03-28 1992-11-10 Abekas Video Systems, Inc. Video processing system having improved internal switching capability
DE69322532T2 (de) * 1992-02-26 1999-04-29 Cirrus Logic Inc Digitale Verarbeitungseinheit für Videoschnitt
GB2266037B (en) * 1992-03-13 1996-02-14 Quantel Ltd An electronic video processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133649A (ja) * 2009-12-24 2011-07-07 Denso Corp 画像表示制御装置

Also Published As

Publication number Publication date
EP0752686A2 (en) 1997-01-08
US5673204A (en) 1997-09-30
DE69625858T2 (de) 2003-08-28
EP0752686B1 (en) 2003-01-22
JP3166622B2 (ja) 2001-05-14
DE69625858D1 (de) 2003-02-27
EP0752686A3 (en) 1997-05-02

Similar Documents

Publication Publication Date Title
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
JP3166622B2 (ja) コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー
US5943064A (en) Apparatus for processing multiple types of graphics data for display
US4821121A (en) Electronic still store with high speed sorting and method of operation
US5872565A (en) Real-time video processing system
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
JP3086990B2 (ja) デジタルビデオ編集用処理装置
JPH0854865A (ja) フラット・パネル・ディスプレイ・インターフェース
US5943065A (en) Video/graphics memory system
JPS63282790A (ja) 表示制御装置
US20030112248A1 (en) VGA quad device and apparatuses including same
JPH0659989A (ja) ピクセル・ストリームを転送するアーキテクチャ
EP0528152B1 (en) Frame buffer organization and control for real-time image decompression
JP2898807B2 (ja) 画像データ処理装置
JPH02500710A (ja) データ処理システムの制御のもとで映像信号の像処理を行なう装置及び方法
JP4445122B2 (ja) ２タップ／３タップフリッカフィルタリングのためのシステム及び方法
US20100020247A1 (en) Method for assisting video compression in a computer system
EP0122094B1 (en) Electronic still store with high speed sorting and method of operation
JP4083849B2 (ja) 画像処理方法
US20040145678A1 (en) Method of realizing combination of multi-sets of multiple digital images and bus interface technique
WO1994010677A1 (en) Method and apparatus for updating a clut during horizontal blanking
JPH11353470A (ja) 画像描画並列化装置及び並列化画像描画システム
JP3420151B2 (ja) 画像処理装置
JP3122996B2 (ja) 動画・静止画表示装置
JP2637519B2 (ja) データ転送制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees