JP2776125B2 - 画像再生装置 - Google Patents
画像再生装置Info
- Publication number
- JP2776125B2 JP2776125B2 JP4070277A JP7027792A JP2776125B2 JP 2776125 B2 JP2776125 B2 JP 2776125B2 JP 4070277 A JP4070277 A JP 4070277A JP 7027792 A JP7027792 A JP 7027792A JP 2776125 B2 JP2776125 B2 JP 2776125B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- processor
- memory
- local bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Facsimiles In General (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、画像（静止画）を加
工し、あるいは画像の切り替え等のために画像を処理
し、同時にその結果を表示することを必要とする静止画
ファイルシステムや一般的な画像処理に応用可能とする
画像再生装置に関するものである。
工し、あるいは画像の切り替え等のために画像を処理
し、同時にその結果を表示することを必要とする静止画
ファイルシステムや一般的な画像処理に応用可能とする
画像再生装置に関するものである。
【０００２】
【従来例】従来、この種の画像再生装置としては、例え
ば図２に示す構成のものがあり、この画像再生装置は、
システムバス１を介して装置全体を制御、管理する制御
ホストプロセッサ２と、入力画像のデータ転送を制御す
るＩ／Ｏコントローラ３と、この画像データの転送先に
当る複数の画像メモリ４，５と、同複数の画像メモリ
４，５の画像データを所定処理（データ転送も含む）す
る画像プロセッサ６と、上記複数の画像メモリ４，５か
らの画像データを表示領域にしたがって選択するキー信
号メモリ７と、上記複数の画像メモリ４，５のスクリー
ンリフレッシュアドレス信号（データ）を出力するスク
リーンリフレッシュアドレスカウンタ８，９と、上記キ
ー信号メモリ７からの選択信号により上記スクリーンシ
フレッシュアドレス信号で読み出された各画像メモリ
４，５の画像データを切り替える画像切替回路１０と、
この画像切替回路１０で切り替えられた画像データをア
ナログ変換して映像出力とするＤ／Ａ変換部１１と、上
記制御ホストプロセッサ２によって上記画像処理プロセ
ッサ６の制御、管理を可能とするために同画像処理プロ
セッサ６を上記システムバス１に接続するホストインタ
ーフェイス１２とから構成されている。
ば図２に示す構成のものがあり、この画像再生装置は、
システムバス１を介して装置全体を制御、管理する制御
ホストプロセッサ２と、入力画像のデータ転送を制御す
るＩ／Ｏコントローラ３と、この画像データの転送先に
当る複数の画像メモリ４，５と、同複数の画像メモリ
４，５の画像データを所定処理（データ転送も含む）す
る画像プロセッサ６と、上記複数の画像メモリ４，５か
らの画像データを表示領域にしたがって選択するキー信
号メモリ７と、上記複数の画像メモリ４，５のスクリー
ンリフレッシュアドレス信号（データ）を出力するスク
リーンリフレッシュアドレスカウンタ８，９と、上記キ
ー信号メモリ７からの選択信号により上記スクリーンシ
フレッシュアドレス信号で読み出された各画像メモリ
４，５の画像データを切り替える画像切替回路１０と、
この画像切替回路１０で切り替えられた画像データをア
ナログ変換して映像出力とするＤ／Ａ変換部１１と、上
記制御ホストプロセッサ２によって上記画像処理プロセ
ッサ６の制御、管理を可能とするために同画像処理プロ
セッサ６を上記システムバス１に接続するホストインタ
ーフェイス１２とから構成されている。
【０００３】また、この画像再生装置においては、画像
の入力、同入力画像の所定処理および処理画像の切り替
え表示に際して上記制御ホストプロセッサ２からコマン
ドが発せられ、このコマンドによって上記Ｉ／Ｏコント
ローラ３および画像処理プロセッサ６が所定処理を実行
する。
の入力、同入力画像の所定処理および処理画像の切り替
え表示に際して上記制御ホストプロセッサ２からコマン
ドが発せられ、このコマンドによって上記Ｉ／Ｏコント
ローラ３および画像処理プロセッサ６が所定処理を実行
する。
【０００４】そのため、上記画像メモリ４，５、キー信
号メモリ７およびスクリーンリフレッシュアドレスカウ
ンタ８，９はデータバス１３ａおよびアドレスバス１３
ｂのローカルバス１３で画像処理プロセッサ６に接続さ
れており、この画像プロセッサ６によってそのキー信号
メモリ７のデータが書き替えられ、かつ上記スクリーン
リフレッシュのアドレスデータがその上記スクリーンリ
フレッシュアドレスカウンタ８，９に出力され、かつ同
スクリーンリフレッシュの出力タイミングがとられる。
号メモリ７およびスクリーンリフレッシュアドレスカウ
ンタ８，９はデータバス１３ａおよびアドレスバス１３
ｂのローカルバス１３で画像処理プロセッサ６に接続さ
れており、この画像プロセッサ６によってそのキー信号
メモリ７のデータが書き替えられ、かつ上記スクリーン
リフレッシュのアドレスデータがその上記スクリーンリ
フレッシュアドレスカウンタ８，９に出力され、かつ同
スクリーンリフレッシュの出力タイミングがとられる。
【０００５】なお、上記スクリーンリフレッシュの出力
タイミングによりバッファセレクタ１４，１５が切り替
えられ、この切り替えによって上記画像メモリ４，５の
画像データのいずれか一方が画像切替回路１０に入力さ
れる。
タイミングによりバッファセレクタ１４，１５が切り替
えられ、この切り替えによって上記画像メモリ４，５の
画像データのいずれか一方が画像切替回路１０に入力さ
れる。
【０００６】上記構成の画像再生装置にあっては、表示
画像の切り替えが画像処理プロセッサ６のローカルバス
１３に接続されているキー信号メモリ７の表示画素に対
応するデータの書き替えによって任意にできるようにな
っている。
画像の切り替えが画像処理プロセッサ６のローカルバス
１３に接続されているキー信号メモリ７の表示画素に対
応するデータの書き替えによって任意にできるようにな
っている。
【０００７】また、横・縦のロールやスライドイン・ア
ウト等の表示領域を連続的に移動するためのスクリーン
リフレッシュ機能と上記キー信号メモリ７による表示画
像の切り替えとを組み合わせることにとり、多様な画像
切り替えが可能である。
ウト等の表示領域を連続的に移動するためのスクリーン
リフレッシュ機能と上記キー信号メモリ７による表示画
像の切り替えとを組み合わせることにとり、多様な画像
切り替えが可能である。
【０００８】
【発明が解決しようとする課題】ところで、上記画像再
生装置にあっては、上記制御ホストプロセッサによって
画像入力のコマンドが発せられると、上記Ｉ／Ｏコント
ローラ３によって例えば画像入力装置からの画像データ
が所定画像メモリ４に転送される。
生装置にあっては、上記制御ホストプロセッサによって
画像入力のコマンドが発せられると、上記Ｉ／Ｏコント
ローラ３によって例えば画像入力装置からの画像データ
が所定画像メモリ４に転送される。
【０００９】この画像データの転送が上記画像処理プロ
セッサ６のローカルバス１３を介して行われるため、例
えば入力されている画像データがＩ／Ｏコントローラ
３、システムバス１、ホストインターフェイス１４、画
像処理プロセッサ６、ローカルバス１３を経て画像メモ
リ４あるいは画像メモリ５に転送される。
セッサ６のローカルバス１３を介して行われるため、例
えば入力されている画像データがＩ／Ｏコントローラ
３、システムバス１、ホストインターフェイス１４、画
像処理プロセッサ６、ローカルバス１３を経て画像メモ
リ４あるいは画像メモリ５に転送される。
【００１０】したがって、上記画面の切り替え時には上
記入力画像データの転送を行うことができず、逆に入力
画像データの転送時には上記画面の切り替え制御を行う
ことができない。
記入力画像データの転送を行うことができず、逆に入力
画像データの転送時には上記画面の切り替え制御を行う
ことができない。
【００１１】すなわち、上記ローカルバス１３において
はバス競合が発生するからであり、これにより上記入力
画像データの転送と上記画面の切り替え制御を同時に滑
らかに行うことが難しく、装置制御の実行効率を低くし
ていた。
はバス競合が発生するからであり、これにより上記入力
画像データの転送と上記画面の切り替え制御を同時に滑
らかに行うことが難しく、装置制御の実行効率を低くし
ていた。
【００１２】この発明は、上記課題に鑑みなされたもの
であり、その目的はローカルバス競合が発生することも
なく、画像データの転送と画面切り替え制御を同時に滑
らかに行うことができるようにした画像再生装置を提供
することにある。
であり、その目的はローカルバス競合が発生することも
なく、画像データの転送と画面切り替え制御を同時に滑
らかに行うことができるようにした画像再生装置を提供
することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、少なくとも画像を加工処理し、あるい
は複数画像の切り替えを制御ホストプロセッサによって
行なう際、該制御ホストプロセッサのシステムバスで接
続されているＩ／Ｏコントローラによって前記画像のデ
ータを所定画像メモリに転送し、前記システムバスにホ
ストインターフェイスを介して接続されている画像プロ
セッサによって同画像プロセッサのローカルバスに接続
されている所定画像メモリのデータを所定処理し、該ロ
ーカルバスに接続されているキー信号メモリの表示画素
に対応するデータによって前記所定画像メモリのデータ
を切り替え、かつ、前記ローカルバスに接続されている
スクリーンリフレッシュアドレスカウンタによって前記
画像メモリのアドレス信号を出力して前記画像メモリの
データによる画像の表示領域を連続的に移動可能とする
画像再生装置において、前記画像処理プロセッサとして
第１および第２の２つの画像処理プロセッサを備え、前
記第１の画像処理プロセッサに第１のローカルバスを介
して前記所定画像メモリを接続するとともに、前記第２
の画像処理プロセッサに第２のローカルバスを介して前
記キー信号メモリおよび前記スクリーンリフレッシュア
ドレスカウンタを接続し、かつ、前記第１および第２の
画像処理プロセッサを前記ホストインターフェイスを介
して前記システムバスに接続して前記制御ホストプロセ
ッサによって管理可能とし、前記Ｉ／Ｏコントローラに
よって前記所定画像メモリに転送される画像データを第
１の画像処理プロセッサによって所定処理し、前記キー
信号メモリのデータ書き替えおよび前記所定画像メモリ
のスクリーンリフレッシュアドレスカウンタのデータ出
力を第２の画像処理プロセッサによって行なうようにし
たことを特徴としている。
に、この発明は、少なくとも画像を加工処理し、あるい
は複数画像の切り替えを制御ホストプロセッサによって
行なう際、該制御ホストプロセッサのシステムバスで接
続されているＩ／Ｏコントローラによって前記画像のデ
ータを所定画像メモリに転送し、前記システムバスにホ
ストインターフェイスを介して接続されている画像プロ
セッサによって同画像プロセッサのローカルバスに接続
されている所定画像メモリのデータを所定処理し、該ロ
ーカルバスに接続されているキー信号メモリの表示画素
に対応するデータによって前記所定画像メモリのデータ
を切り替え、かつ、前記ローカルバスに接続されている
スクリーンリフレッシュアドレスカウンタによって前記
画像メモリのアドレス信号を出力して前記画像メモリの
データによる画像の表示領域を連続的に移動可能とする
画像再生装置において、前記画像処理プロセッサとして
第１および第２の２つの画像処理プロセッサを備え、前
記第１の画像処理プロセッサに第１のローカルバスを介
して前記所定画像メモリを接続するとともに、前記第２
の画像処理プロセッサに第２のローカルバスを介して前
記キー信号メモリおよび前記スクリーンリフレッシュア
ドレスカウンタを接続し、かつ、前記第１および第２の
画像処理プロセッサを前記ホストインターフェイスを介
して前記システムバスに接続して前記制御ホストプロセ
ッサによって管理可能とし、前記Ｉ／Ｏコントローラに
よって前記所定画像メモリに転送される画像データを第
１の画像処理プロセッサによって所定処理し、前記キー
信号メモリのデータ書き替えおよび前記所定画像メモリ
のスクリーンリフレッシュアドレスカウンタのデータ出
力を第２の画像処理プロセッサによって行なうようにし
たことを特徴としている。
【００１４】
【作用】上記構成の画像再生装置では、上記第１のロー
カルバスと第２のローカルバスとは独立しており、上記
Ｉ／Ｏコントローラによって入力された画像データを上
記所定画像メモリに転送する際に、上記第１の画像プロ
セッサによってその画像データの転送機能を分担され、
この画像データが上記第１のローカルバスを介して所定
画像メモリに転送される。
カルバスと第２のローカルバスとは独立しており、上記
Ｉ／Ｏコントローラによって入力された画像データを上
記所定画像メモリに転送する際に、上記第１の画像プロ
セッサによってその画像データの転送機能を分担され、
この画像データが上記第１のローカルバスを介して所定
画像メモリに転送される。
【００１５】したがって、上記画像データの転送時には
上記第２のローカルバスを使用する必要がなく、この第
２のローカルバスに接続されている第２の画像処理プロ
セッサによっては上記キー信号メモリの書き替え、上記
スクリーンリフレッシュアドレスカウンタのデータ書き
込みを上記データ転送と同時に行うことができる。な
お、上記スクリーンリフレッシュアドレスカウンタの出
力タイミングは上記第１の画像処理プロセッサによる。
上記第２のローカルバスを使用する必要がなく、この第
２のローカルバスに接続されている第２の画像処理プロ
セッサによっては上記キー信号メモリの書き替え、上記
スクリーンリフレッシュアドレスカウンタのデータ書き
込みを上記データ転送と同時に行うことができる。な
お、上記スクリーンリフレッシュアドレスカウンタの出
力タイミングは上記第１の画像処理プロセッサによる。
【００１６】このように、第１および第２の画像処理プ
ロセッサに対してそれぞれ独立に異なる処理を行わせる
ことができることから、画像データの転送と画面切り替
え制御が同時に滑らかに行うことが可能である。
ロセッサに対してそれぞれ独立に異なる処理を行わせる
ことができることから、画像データの転送と画面切り替
え制御が同時に滑らかに行うことが可能である。
【００１７】
【実施例】この発明の画像再生装置は、制御ホストプロ
セッサによって制御、管理される画像処理プロセッサを
２つとし、一方の画像処理プロセッサのローカルバスに
複数の画像メモリを接続し、この画像処理プロセッサと
独立している他方の画像処理プロセッサのローカルバス
にキー信号メモリおよびスクリーンリフレッシュアドレ
スカウンタを接続しており、例えば上記一方の画像処理
プロセッサにて画像データの処理を行い、上記他方の画
像処理プロセッサにて表示画面の切り替え制御を行うよ
うにしている。
セッサによって制御、管理される画像処理プロセッサを
２つとし、一方の画像処理プロセッサのローカルバスに
複数の画像メモリを接続し、この画像処理プロセッサと
独立している他方の画像処理プロセッサのローカルバス
にキー信号メモリおよびスクリーンリフレッシュアドレ
スカウンタを接続しており、例えば上記一方の画像処理
プロセッサにて画像データの処理を行い、上記他方の画
像処理プロセッサにて表示画面の切り替え制御を行うよ
うにしている。
【００１８】そのため、この画像再生装置は図１に示す
構成になっている。なお、図中、図２と同一部分には同
一符号を付し重複説明を省略する。
構成になっている。なお、図中、図２と同一部分には同
一符号を付し重複説明を省略する。
【００１９】図１において、１６は少くとも画像メモリ
４，５の画像データを所定処理（データ転送処理も含
む）するための第１の画像処理プロセッサ、１７は少く
ともキー信号メモリ７の画面切り替えデータを書き替
え、スクリーンリフレッシュアドレスカウンタ８，９に
切り替えアドレスデータを出力する第２の画像処理プロ
セッサ１７であり、この第１および第２の画像処理プロ
セッサ１６，１７は従来同様にホストインターフェイス
１２を介してシステムバス１に接続され、制御ホストプ
ロセッサ２によって制御、管理される。
４，５の画像データを所定処理（データ転送処理も含
む）するための第１の画像処理プロセッサ、１７は少く
ともキー信号メモリ７の画面切り替えデータを書き替
え、スクリーンリフレッシュアドレスカウンタ８，９に
切り替えアドレスデータを出力する第２の画像処理プロ
セッサ１７であり、この第１および第２の画像処理プロ
セッサ１６，１７は従来同様にホストインターフェイス
１２を介してシステムバス１に接続され、制御ホストプ
ロセッサ２によって制御、管理される。
【００２０】上記第１の画像処理プロセッサ１６の第１
のローカルバス１８には画像メモリ４，５が接続され、
上記第２の画像処理プロセッサ１７の第２のローカルバ
ス１９にはキー信号メモリ７およびスクリーンリフレッ
シュアドレスカウンタ８，９が接続されている。なお、
上記スクリーンリフレッシュアドレスカウンタ８，９の
出力タイミング（スクリーンリフレッシュタイミング）
は上記第１の画像処理プロセッサによって制御される。
のローカルバス１８には画像メモリ４，５が接続され、
上記第２の画像処理プロセッサ１７の第２のローカルバ
ス１９にはキー信号メモリ７およびスクリーンリフレッ
シュアドレスカウンタ８，９が接続されている。なお、
上記スクリーンリフレッシュアドレスカウンタ８，９の
出力タイミング（スクリーンリフレッシュタイミング）
は上記第１の画像処理プロセッサによって制御される。
【００２１】また、従来同様に上記第１および第２のロ
ーカルバス１８，１９はデータバス１８ａ，１９ａおよ
びアドレスバス１８ｂ，１９ｂで構成され，上記アドレ
スバス１８ｂはスクリーンリフレッシュタイミング、つ
まりバッファセレクタ１４，１５の選択信号になってお
り、上記アドレスバス１９ｂはキー信号メモリ７のアド
レスになっている。
ーカルバス１８，１９はデータバス１８ａ，１９ａおよ
びアドレスバス１８ｂ，１９ｂで構成され，上記アドレ
スバス１８ｂはスクリーンリフレッシュタイミング、つ
まりバッファセレクタ１４，１５の選択信号になってお
り、上記アドレスバス１９ｂはキー信号メモリ７のアド
レスになっている。
【００２２】これにより、制御ホストプロセッサ２の元
にＩ／Ｏコントローラ３、第１の画像処理プロセッサ１
６および第２の画像処理プロセッサ１７がシステムバス
１で結合され、同第１および第２の画像処理プロセッサ
１６，１７が共通のホストインターフェイス１２を有す
ることができる。
にＩ／Ｏコントローラ３、第１の画像処理プロセッサ１
６および第２の画像処理プロセッサ１７がシステムバス
１で結合され、同第１および第２の画像処理プロセッサ
１６，１７が共通のホストインターフェイス１２を有す
ることができる。
【００２３】また、上記第１の画像処理プロセッサ１６
と第１のローカルバス１８とが上記Ｉ／Ｏコントローラ
３に接続されることから、同Ｉ／Ｏコントローラ３によ
って入力された画像データを所定画像メモリ４，５に転
送することができる。なお、Ｉ／Ｏコントローラ３によ
っては他の方法でその入力画像データを直接第１のロー
カルバス１８に接続転送することも可能である。
と第１のローカルバス１８とが上記Ｉ／Ｏコントローラ
３に接続されることから、同Ｉ／Ｏコントローラ３によ
って入力された画像データを所定画像メモリ４，５に転
送することができる。なお、Ｉ／Ｏコントローラ３によ
っては他の方法でその入力画像データを直接第１のロー
カルバス１８に接続転送することも可能である。
【００２４】ここに、上記制御ホストプロセッサ２にて
第１および第２の画像処理プロセッサ１６，１７に別々
のコマンドが発せられ、例えばＩ／Ｏコントローラ３を
介して入力された画像データの転送、および画面切り替
え制御のコマンドが発せられると、第１の画像処理プロ
セッサ１６と第１のローカルバス１８とによる画像転送
制御、第２の画像処理プロセッサ１７と第２のローカル
バス１９とによる画面切り替え制御はほぼ平行して同時
に行われることになる。
第１および第２の画像処理プロセッサ１６，１７に別々
のコマンドが発せられ、例えばＩ／Ｏコントローラ３を
介して入力された画像データの転送、および画面切り替
え制御のコマンドが発せられると、第１の画像処理プロ
セッサ１６と第１のローカルバス１８とによる画像転送
制御、第２の画像処理プロセッサ１７と第２のローカル
バス１９とによる画面切り替え制御はほぼ平行して同時
に行われることになる。
【００２５】すなわち、上記第１のローカルバス１８と
第２のローカルバス１９とが独立しており、例えば入力
画像データをＩ／Ｏコントローラ３、システムバス１、
ホストインターフェイス１２、第１の画像処理プロセッ
サ１６および第１のローカルバス１８を経て画像メモリ
４あるいは画像メモリ５に転送する場合、他の第２のロ
ーカルバス１９をその画像データ転送に使用する必要が
ないからである。
第２のローカルバス１９とが独立しており、例えば入力
画像データをＩ／Ｏコントローラ３、システムバス１、
ホストインターフェイス１２、第１の画像処理プロセッ
サ１６および第１のローカルバス１８を経て画像メモリ
４あるいは画像メモリ５に転送する場合、他の第２のロ
ーカルバス１９をその画像データ転送に使用する必要が
ないからである。
【００２６】また、上記第１の画像処理プロセッサ１６
の第１のローカルバス１８には全ての画像メモリが接続
されることから、上記制御ホストプロセッサ２によって
その全ての画像メモリ間で任意の転送を行わせることが
可能であり、このメモリ間のデータ転送により画面を切
り替えることもできる。
の第１のローカルバス１８には全ての画像メモリが接続
されることから、上記制御ホストプロセッサ２によって
その全ての画像メモリ間で任意の転送を行わせることが
可能であり、このメモリ間のデータ転送により画面を切
り替えることもできる。
【００２７】ところで、上記第２の画像処理プロセッサ
１７は、従来同様に上記画像メモリ４，５のスクリーン
リフレッシュアドレスカウンタ８，９の初期値を各々独
自に設定し、スクリーンリフレッシュ機能に基づく基準
表示位置をキー信号メモリ７に与える。
１７は、従来同様に上記画像メモリ４，５のスクリーン
リフレッシュアドレスカウンタ８，９の初期値を各々独
自に設定し、スクリーンリフレッシュ機能に基づく基準
表示位置をキー信号メモリ７に与える。
【００２８】これにより、上記画像メモリ４，５のデー
タをそれぞれ独立して任意の表示領域の組み合わせとす
ることができ、例えば横、縦のロールやスライド等の画
像切り替えが可能となる。
タをそれぞれ独立して任意の表示領域の組み合わせとす
ることができ、例えば横、縦のロールやスライド等の画
像切り替えが可能となる。
【００２９】なお、上記制御ホストプロセッサ２にあっ
ては、システムバス１に接続されているＩ／Ｏコントロ
ーラ３と上記第１および第２の画像処理プロセッサ１
６，１７とをサブプロセッサとして対等に管理すること
ができ、当該画像再生装置のシステム制御が容易とな
る。
ては、システムバス１に接続されているＩ／Ｏコントロ
ーラ３と上記第１および第２の画像処理プロセッサ１
６，１７とをサブプロセッサとして対等に管理すること
ができ、当該画像再生装置のシステム制御が容易とな
る。
【００３０】
【発明の効果】以上説明したように、この発明の画像再
生装置によれば、２つの画像処理プロセッサのローカル
バスを独立とし、一方の画像処理プロセッサにて複数の
画像メモリのデータを処理し、他方の画像処理プロセッ
サにて画面切り替えデータを書き込むキー信号メモリお
よび複数の画像メモリのスクリーンリフレッシュアドレ
スカウンタを制御し、かつ、上記２つの画像処理プロセ
ッサを共通のホストインターフェイスを介して制御ホス
トプロセッサのシステムバスに接続し、同制御ホストプ
ロセッサにて少くとも上記２つの画像処理プロセッサを
制御、管理するようにしたので、上記一方の画像処理プ
ロセッサおよび他方の画像処理プロセッサにおいては独
立して異なる処理が実行されることから、例えばシステ
ムバスに接続しているＩ／Ｏコントローラによって入力
した画像データを上記一方の画像処理プロセッサを介し
て上記画像メモリに転送しているときでも、上記第２の
画像処理プロセッサによって画面切り替え制御を同時に
行うことができ、つまり画像データの転送と画面切り替
え制御を同時に滑らかに行うことができる。
生装置によれば、２つの画像処理プロセッサのローカル
バスを独立とし、一方の画像処理プロセッサにて複数の
画像メモリのデータを処理し、他方の画像処理プロセッ
サにて画面切り替えデータを書き込むキー信号メモリお
よび複数の画像メモリのスクリーンリフレッシュアドレ
スカウンタを制御し、かつ、上記２つの画像処理プロセ
ッサを共通のホストインターフェイスを介して制御ホス
トプロセッサのシステムバスに接続し、同制御ホストプ
ロセッサにて少くとも上記２つの画像処理プロセッサを
制御、管理するようにしたので、上記一方の画像処理プ
ロセッサおよび他方の画像処理プロセッサにおいては独
立して異なる処理が実行されることから、例えばシステ
ムバスに接続しているＩ／Ｏコントローラによって入力
した画像データを上記一方の画像処理プロセッサを介し
て上記画像メモリに転送しているときでも、上記第２の
画像処理プロセッサによって画面切り替え制御を同時に
行うことができ、つまり画像データの転送と画面切り替
え制御を同時に滑らかに行うことができる。
【００３１】また、この発明の画像再生装置の制御ホス
トプロセッサにおいては、上記２つの画像処理プロセッ
サ、システムバスに接続されているＩ／Ｏコントローラ
をサブプロセッサとして対等に管理すればよいことか
ら、当該画像再生装置のシステム制御が容易であるとい
う効果がある。
トプロセッサにおいては、上記２つの画像処理プロセッ
サ、システムバスに接続されているＩ／Ｏコントローラ
をサブプロセッサとして対等に管理すればよいことか
ら、当該画像再生装置のシステム制御が容易であるとい
う効果がある。
【図１】この発明の一実施例を示す画像再生装置の概略
的ブロック線図である。
的ブロック線図である。
【図２】画像再生装置の概略的ブロック線図である。
１ システムバス ２ 制御ホストプロセッサ ３ Ｉ／Ｏコントローラ ４，５ 画像メモリ ７ キー信号メモリ ８，９ スクリーンリフレッシュアドレスカウンタ １２ ホストインターフェイス １６ 第１の画像処理プロセッサ １７ 第２の画像処理プロセッサ １８ 第１のローカルバス １８ａ データバス １８ｂ アドレスバス １９ａ データバス １９ｂ アドレスバス １９ 第２のローカルバス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/36 ５２０ Ｇ０９Ｇ 5/36 ５２０Ｌ (58)調査した分野(Int.Cl.6，ＤＢ名) G06T 1/00 - 1/60 G06F 3/14 - 3/153 G09G 5/00 - 5/40
Claims (1)
- 【請求項１】 少なくとも画像を加工処理し、あるいは
複数画像の切り替えを制御ホストプロセッサによって行
なう際、該制御ホストプロセッサのシステムバスで接続
されているＩ／Ｏコントローラによって前記画像のデー
タを所定画像メモリに転送し、前記システムバスにホス
トインターフェイスを介して接続されている画像プロセ
ッサによって同画像プロセッサのローカルバスに接続さ
れている所定画像メモリのデータを所定処理し、該ロー
カルバスに接続されているキー信号メモリの表示画素に
対応するデータによって前記所定画像メモリのデータを
切り替え、かつ、前記ローカルバスに接続されているス
クリーンリフレッシュアドレスカウンタによって前記画
像メモリのアドレス信号を出力して前記画像メモリのデ
ータによる画像の表示領域を連続的に移動可能とする画
像再生装置において、 前記画像処理プロセッサとして第１および第２の２つの
画像処理プロセッサを備え、前記第１の画像処理プロセ
ッサに第１のローカルバスを介して前記所定画像メモリ
を接続するとともに、前記第２の画像処理プロセッサに
第２のローカルバスを介して前記キー信号メモリおよび
前記スクリーンリフレッシュアドレスカウンタを接続
し、かつ、前記第１および第２の画像処理プロセッサを
前記ホストインターフェイスを介して前記システムバス
に接続して前記制御ホストプロセッサによって管理可能
とし、前記Ｉ／Ｏコントローラによって前記所定画像メ
モリに転送される画像データを第１の画像処理プロセッ
サによって所定処理し、前記キー信号メモリのデータ書
き替えおよび前記所定画像メモリのスクリーンリフレッ
シュアドレスカウンタのデータ出力を第２の画像処理プ
ロセッサによって行なうようにしたことを特徴とする画
像再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070277A JP2776125B2 (ja) | 1992-02-20 | 1992-02-20 | 画像再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070277A JP2776125B2 (ja) | 1992-02-20 | 1992-02-20 | 画像再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233767A JPH05233767A (ja) | 1993-09-10 |
| JP2776125B2 true JP2776125B2 (ja) | 1998-07-16 |
Family
ID=13426851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070277A Expired - Lifetime JP2776125B2 (ja) | 1992-02-20 | 1992-02-20 | 画像再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776125B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163391A (ja) * | 1986-12-25 | 1988-07-06 | 横河電機株式会社 | ビツトマツプ表示装置 |
-
1992
- 1992-02-20 JP JP4070277A patent/JP2776125B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233767A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776125B2 (ja) | 画像再生装置 | |
| JPH03232070A (ja) | 画像処理装置 | |
| JPH064067A (ja) | 静止画再生装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
| JP3743018B2 (ja) | データ記録装置 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JPH05113785A (ja) | 静止画再生装置 | |
| JPH064635A (ja) | 静止画再生装置 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JP2563671B2 (ja) | データモニタ装置 | |
| JPH0548474B2 (ja) | ||
| JPH02158884A (ja) | 画像メモリ装置とマルチプロセッサ画像処理装置 | |
| JPS6022279A (ja) | 画像処理方式 | |
| JPH064653A (ja) | 静止画再生装置 | |
| JPS59223880A (ja) | 画像処理方法および装置 | |
| JP2793305B2 (ja) | イメージデータ出力装置の出力制御方式 | |
| JPS61273675A (ja) | ３次元アドレス発生回路 | |
| JPS59195271A (ja) | Ｃｒｔデイスプレイ用メモリ装置 | |
| JPS61234447A (ja) | バス獲得制御装置 | |
| JPH04146483A (ja) | ディスプレイ制御装置 | |
| JPH09251545A (ja) | 画像処理装置 | |
| JPH0816453A (ja) | 共有記憶装置 | |
| JPS5977535A (ja) | デ−タバツフア制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |