JPS5977535A - デ−タバツフア制御方式 - Google Patents
デ−タバツフア制御方式Info
- Publication number
- JPS5977535A JPS5977535A JP18552282A JP18552282A JPS5977535A JP S5977535 A JPS5977535 A JP S5977535A JP 18552282 A JP18552282 A JP 18552282A JP 18552282 A JP18552282 A JP 18552282A JP S5977535 A JPS5977535 A JP S5977535A
- Authority
- JP
- Japan
- Prior art keywords
- read
- data buffer
- data
- address
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は入出力装置とメモリとの間に設けられて該入出
力装置とメモリ相互間のデータ転送を中継するデータ転
送制御回路に係り、特にフォワード系データ転送用チャ
ネルコマンドとリードバックワードのデータ転送チャネ
ルコマンドを実行する場合、該データ転送制御回路のデ
ータバッファの管理方法を共通化するデータバッファ制
御方式（ｂ） 従来技術と問題点 フォワード系データ転送用チャネルコマンドとして、メ
モリより入出力装置へデータが転送され、データアドレ
スが増加する方向に更新されるライトコマントと入出力
装置よりメモリへデータが転送され、データアドレスが
増加する方向に更新されるリードコマンドが実行可能な
コマンドであり、且つリードバックワードのデータ転送
用チャネルコマンドとして入出力装置からメモリへデー
タが転送され、データアドレスが減少する方向に更新さ
れるリードバックワードコマンドが実行可能なコマンド
と（７て定義されているデータ転送制御回路に於ては、
リードバックワードコマンド時データバッファのリード
アドレスカウンタの非常に複雑な制御を行な５か、入出
力装置又はメモリ拠届夕転送を行なう転送単位に達した
が否かを判定するデータバッファ管理方法を変更する必
要がある。
力装置とメモリ相互間のデータ転送を中継するデータ転
送制御回路に係り、特にフォワード系データ転送用チャ
ネルコマンドとリードバックワードのデータ転送チャネ
ルコマンドを実行する場合、該データ転送制御回路のデ
ータバッファの管理方法を共通化するデータバッファ制
御方式（ｂ） 従来技術と問題点 フォワード系データ転送用チャネルコマンドとして、メ
モリより入出力装置へデータが転送され、データアドレ
スが増加する方向に更新されるライトコマントと入出力
装置よりメモリへデータが転送され、データアドレスが
増加する方向に更新されるリードコマンドが実行可能な
コマンドであり、且つリードバックワードのデータ転送
用チャネルコマンドとして入出力装置からメモリへデー
タが転送され、データアドレスが減少する方向に更新さ
れるリードバックワードコマンドが実行可能なコマンド
と（７て定義されているデータ転送制御回路に於ては、
リードバックワードコマンド時データバッファのリード
アドレスカウンタの非常に複雑な制御を行な５か、入出
力装置又はメモリ拠届夕転送を行なう転送単位に達した
が否かを判定するデータバッファ管理方法を変更する必
要がある。
即ちデータ転送を行なう転送単位に達したか否かの判定
にはライトアドレスカウンタとリードアドレスカウンタ
の差の値を用いているため、データアドレスが減少する
方向に更新されるＩＪ ＋−ドパツクワードコマンドを
実行する釦は、リードアドレスカウンタの値を複雑に制
御して、データバッファよりデータを読出すためハード
ウェアのコストを上昇させ、リードバックワードコマン
ドＫＪＩする無駄な処理時間を必要とするか、又はデー
タバッファ管理方法を変更しなければならないという欠
点がある。
にはライトアドレスカウンタとリードアドレスカウンタ
の差の値を用いているため、データアドレスが減少する
方向に更新されるＩＪ ＋−ドパツクワードコマンドを
実行する釦は、リードアドレスカウンタの値を複雑に制
御して、データバッファよりデータを読出すためハード
ウェアのコストを上昇させ、リードバックワードコマン
ドＫＪＩする無駄な処理時間を必要とするか、又はデー
タバッファ管理方法を変更しなければならないという欠
点がある。
（Ｃ） 発明の目的
本発明の目的は上記欠点を除くため、データバッファ管
理の制御を共通化し、リードアドレスカウンタの複雑な
制御も不要で、リードバックワードコマンドの高速度の
データ転送を可能とするデータバッファ制御方式を提共
することにある。
理の制御を共通化し、リードアドレスカウンタの複雑な
制御も不要で、リードバックワードコマンドの高速度の
データ転送を可能とするデータバッファ制御方式を提共
することにある。
（ｄ） 発明の構成
本発明の構成は入出力装置とメモリ間に股ゆられ、フォ
ワード系データ転送用チャネルコマンド及びリードバッ
クワードのデータ帳送用チャネルコ１ンドを実行するデ
ータ転送専用のデータ転送制御回路に於けるデータバッ
ファ制御方式に於て、データバッファの書込みワードア
ドレスを指定するライトアドレスカウンタと、データバ
ッファの読出しワードアドレスを指定するリードアドレ
スカウンタと、リードバックワードコマンドのために使
用するデータバッファの読出しワードアドレスを指定す
るリードアドレスレジスタ及びこれ等をｆｌｒｌＪ＃す
る制御回路とを設け、フォワード系チャネルコマンド実
行時は前記ライトアドレスカウンタとリードアドレスカ
ウンタの差の値によりデータバッファを管理し、リード
バックワードコマンド実行時には、データバッファの管
理をフォワード系チャネルコマンドと同様に行なうと共
にデータバッファよりの読出しは前記リードアドレスレ
ジスタの指示するアドレスを使用することにより、フォ
ワード系チャネルコマンドとリードバックワードコマン
ドとのデータバッファ管理方法を共通化したものである
。
ワード系データ転送用チャネルコマンド及びリードバッ
クワードのデータ帳送用チャネルコ１ンドを実行するデ
ータ転送専用のデータ転送制御回路に於けるデータバッ
ファ制御方式に於て、データバッファの書込みワードア
ドレスを指定するライトアドレスカウンタと、データバ
ッファの読出しワードアドレスを指定するリードアドレ
スカウンタと、リードバックワードコマンドのために使
用するデータバッファの読出しワードアドレスを指定す
るリードアドレスレジスタ及びこれ等をｆｌｒｌＪ＃す
る制御回路とを設け、フォワード系チャネルコマンド実
行時は前記ライトアドレスカウンタとリードアドレスカ
ウンタの差の値によりデータバッファを管理し、リード
バックワードコマンド実行時には、データバッファの管
理をフォワード系チャネルコマンドと同様に行なうと共
にデータバッファよりの読出しは前記リードアドレスレ
ジスタの指示するアドレスを使用することにより、フォ
ワード系チャネルコマンドとリードバックワードコマン
ドとのデータバッファ管理方法を共通化したものである
。
（ｅ） 発明の実施例
第１図は本発明の一実施例を示す回路ブロフク図である
。データバッファ１４は例えば４ワード×４バイトの容
量であるとする。ライトアドレスカウンタ（ＷＡＣ）１
１は次に書込むべきデータバッファ１４のワードアドレ
ノを示し、リードアドレスカウンタ（１（、ＡＣ）１２
は次に読出すべきデータバッファ１４のワードアドレス
を示す。加算器１５は制御部２０の制御によりリードア
ドレスカウンタ１２の値にＯを加えるか、端子すより入
る１を加えるかしてリードアドレスレジスタ（ＲＡＲ）
１６に該値を格納する。ライトアドレスカウンタ１１の
出力は加算器１９へ、リードアドレスカウンタ１２の出
力はＮ ＯＴ回路１８？経て加算器１９に入り、加算器
１９はライトアドレスカウンタ１１の値にリードアドレ
スカウンタ１２の補数値を加え更に＋１した値を制御部
２０へ送る。
。データバッファ１４は例えば４ワード×４バイトの容
量であるとする。ライトアドレスカウンタ（ＷＡＣ）１
１は次に書込むべきデータバッファ１４のワードアドレ
ノを示し、リードアドレスカウンタ（１（、ＡＣ）１２
は次に読出すべきデータバッファ１４のワードアドレス
を示す。加算器１５は制御部２０の制御によりリードア
ドレスカウンタ１２の値にＯを加えるか、端子すより入
る１を加えるかしてリードアドレスレジスタ（ＲＡＲ）
１６に該値を格納する。ライトアドレスカウンタ１１の
出力は加算器１９へ、リードアドレスカウンタ１２の出
力はＮ ＯＴ回路１８？経て加算器１９に入り、加算器
１９はライトアドレスカウンタ１１の値にリードアドレ
スカウンタ１２の補数値を加え更に＋１した値を制御部
２０へ送る。
制御部２０は該加算器１９の出力が入出力装置又ハメモ
リヘデータバツファ１４のデータを転送すべき転送単位
を満す値になると、データ転送のための制御を行なう。
リヘデータバツファ１４のデータを転送すべき転送単位
を満す値になると、データ転送のための制御を行なう。
又端子ｄより入る各種コマンドに従い各回路の制御を行
なう。マルチプレクサ１３は端子ａより入るメモリから
の転送データをデータバッファ】４に送るか、端子ｆよ
り入る入出力装置からの転送データをレシーバ２３を経
てデータバッファ１４に送るか切替えを行なう。マルチ
プレクサ２１はデータバッファＪ４より読出されたデー
タをドライバ２２を経て入出力装置に転送するか、或い
は阻止して端子ｅよりメモリへ送出する。又マルチプレ
クサ１７はリードアドレスカウンタ１２の出力をデータ
バッファ１４へ送るか、リードアドレスレジスタ１６の
出力をデータバッファ１４へ送るか切替を行なう。
なう。マルチプレクサ１３は端子ａより入るメモリから
の転送データをデータバッファ】４に送るか、端子ｆよ
り入る入出力装置からの転送データをレシーバ２３を経
てデータバッファ１４に送るか切替えを行なう。マルチ
プレクサ２１はデータバッファＪ４より読出されたデー
タをドライバ２２を経て入出力装置に転送するか、或い
は阻止して端子ｅよりメモリへ送出する。又マルチプレ
クサ１７はリードアドレスカウンタ１２の出力をデータ
バッファ１４へ送るか、リードアドレスレジスタ１６の
出力をデータバッファ１４へ送るか切替を行なう。
本実施例の実行可能なコマンドの定義は前記従来技術の
転送制御回路と同様であり、リード系コマンドに於ては
１回のメモリアクセスで転送可能なバイト数は８バイト
である。又入出力装置との転送単位は１バイトである。
転送制御回路と同様であり、リード系コマンドに於ては
１回のメモリアクセスで転送可能なバイト数は８バイト
である。又入出力装置との転送単位は１バイトである。
各コマンドの起動時ライトアドレスカウンタ１１及びリ
ードアドレスカウンタ１２は共にＶに設定される。そし
て両カウンタ共下位２ピットが夫々データバッファ１４
の書込みワードアドレス及び読出しワードアドレスとな
る。第２図、第３図はデータバッファ１４の状態遷移図
である。ライトコマンド、リードコマンドでは夫々メモ
リ又は入出力装置から転送されて来たデータを第２図Ａ
に示す如くデータバッファ１４のワードアドレス０，１
，２．３の順にスカウンタ１１は１つのデータバッファ
１４のワードアドレスに書込むと＋１される。今ライト
アドレスカウンタＷＡＣがＡで示す如くワードアドレス
０．ＩＫ夫々１１、ｎモ１のデータを書込んだ所で加算
器１９の値が入出力装置又はメモリへの転送単位を満す
値となったとすると、リードアドレスカウンタＲＡＣ１
２の指示する０査地のワードアドレスのデータｎを読出
させ、次にＢで示す如く几ＡＣは＋１されて１査地のワ
ードアドレスのデータｎ＋１を読出させ、Ｃで示す如く
ＷＡＣと几ＡＣは同一の値となり、読出ずデータの無く
なった事を示す。
ードアドレスカウンタ１２は共にＶに設定される。そし
て両カウンタ共下位２ピットが夫々データバッファ１４
の書込みワードアドレス及び読出しワードアドレスとな
る。第２図、第３図はデータバッファ１４の状態遷移図
である。ライトコマンド、リードコマンドでは夫々メモ
リ又は入出力装置から転送されて来たデータを第２図Ａ
に示す如くデータバッファ１４のワードアドレス０，１
，２．３の順にスカウンタ１１は１つのデータバッファ
１４のワードアドレスに書込むと＋１される。今ライト
アドレスカウンタＷＡＣがＡで示す如くワードアドレス
０．ＩＫ夫々１１、ｎモ１のデータを書込んだ所で加算
器１９の値が入出力装置又はメモリへの転送単位を満す
値となったとすると、リードアドレスカウンタＲＡＣ１
２の指示する０査地のワードアドレスのデータｎを読出
させ、次にＢで示す如く几ＡＣは＋１されて１査地のワ
ードアドレスのデータｎ＋１を読出させ、Ｃで示す如く
ＷＡＣと几ＡＣは同一の値となり、読出ずデータの無く
なった事を示す。
リードバックワードコマンドではデータアドレスが減少
する方向に更油され、データバッファ１４より読出され
たデータはメモリへ転送されるため、データバッファ１
４に書込むワードアドレスの順序と、データバッファ１
４から読出すワードアト逆 レスの順序がメモリ転送単位に於て班である必要がある
。入出力装置より転送され端子ｆより人つたデータは最
初データバッファ１４のワードアドレス０に書込まれ、
次にワードアドレス１に書込まれる。ここでデータバッ
ファ１４０１つのワード内でのデータの書込み１順に関
して各コマンドに相異があるので説明する。ライトコマ
ンドではメモリより読出されたデータは４バイト単位で
ライトアドレスカウンタ１１が指示するワードアドレス
にまとめて一度に書込まれる。
する方向に更油され、データバッファ１４より読出され
たデータはメモリへ転送されるため、データバッファ１
４に書込むワードアドレスの順序と、データバッファ１
４から読出すワードアト逆 レスの順序がメモリ転送単位に於て班である必要がある
。入出力装置より転送され端子ｆより人つたデータは最
初データバッファ１４のワードアドレス０に書込まれ、
次にワードアドレス１に書込まれる。ここでデータバッ
ファ１４０１つのワード内でのデータの書込み１順に関
して各コマンドに相異があるので説明する。ライトコマ
ンドではメモリより読出されたデータは４バイト単位で
ライトアドレスカウンタ１１が指示するワードアドレス
にまとめて一度に書込まれる。
リードコマンドでは入出力装置より１バイトずつ端子ｆ
より入るデータはデータバッファ１４のライトアドレス
カウンタ１１が指示するワードアドレスの左から右へ順
次書込まれる。
より入るデータはデータバッファ１４のライトアドレス
カウンタ１１が指示するワードアドレスの左から右へ順
次書込まれる。
リードバックワードコマンドでは入出力装置より１バイ
トずつ端子ｆより入るデータはデータバッファ１４のラ
イトアドレスカウンタ１１が指示するワードアドレスの
右から左へＩｒ４次書込まれる。
トずつ端子ｆより入るデータはデータバッファ１４のラ
イトアドレスカウンタ１１が指示するワードアドレスの
右から左へＩｒ４次書込まれる。
即ちリードコマンドで書込まれたデータの書込み順とリ
ードバックワードコマンドで書込まれたデータの書込み
順は逆である。尚データ転送開始時にワードのどこのバ
イトよりデータを書始めるかは、各チャネルコマンドで
与えられるデータアドレスより自動的に得られる。前記
データを読出す時は第３回りに示す如＜ＲＡＣはワード
アドレス０を示しているため、加算器１５は１ＬＡｃ１
２の値に１を加えてリードアドレスレジスタＲＡ Ｈ，
ｘ６に格納し、マルチプレクサ１７はＩ（Ａ［１６の値
をデータバッファ１４に指示するためワードアドレス１
のデータｎ＋１を読出す。この時１：ｔＡ、ｃ１２は＋
１されるが、加算器１５はＲＡＣｌ、２の更新前の値に
０を加えてＲＡＲ１６に格納するため、几Ａ几１６の指
示するワードアドレスはＯとなり、第３図Ｅで示す如く
Ｏワードアドレスのデータｎを読出す。次に加算器１５
はＲＡＣｌ２の値に」−１した値をＲＡＲ１６に格納す
るため第３図１゛’に示を如＜ＲＡＣとＢＡＲの値は共
にワードアドレス２を示す。
ードバックワードコマンドで書込まれたデータの書込み
順は逆である。尚データ転送開始時にワードのどこのバ
イトよりデータを書始めるかは、各チャネルコマンドで
与えられるデータアドレスより自動的に得られる。前記
データを読出す時は第３回りに示す如＜ＲＡＣはワード
アドレス０を示しているため、加算器１５は１ＬＡｃ１
２の値に１を加えてリードアドレスレジスタＲＡ Ｈ，
ｘ６に格納し、マルチプレクサ１７はＩ（Ａ［１６の値
をデータバッファ１４に指示するためワードアドレス１
のデータｎ＋１を読出す。この時１：ｔＡ、ｃ１２は＋
１されるが、加算器１５はＲＡＣｌ、２の更新前の値に
０を加えてＲＡＲ１６に格納するため、几Ａ几１６の指
示するワードアドレスはＯとなり、第３図Ｅで示す如く
Ｏワードアドレスのデータｎを読出す。次に加算器１５
はＲＡＣｌ２の値に」−１した値をＲＡＲ１６に格納す
るため第３図１゛’に示を如＜ＲＡＣとＢＡＲの値は共
にワードアドレス２を示す。
（ｆ） 発明の詳細
な説明した如く本発明はり一ドノ（ツクワードコマンド
に於てもライトアドレスカウンタ、リードアドレスカウ
ンタの更新はり一ドノくソクワード特有のデータバッフ
ァ読出しを意識せずに行えるためデータバッファ管理の
制御上はリードコマンドと全く同じ制御を行なうことが
可能で、データバッファ管理の制御を共通化し、ハード
ウェアのコスト上昇を防止し、且つリードバックワード
コマンドの高速処理を可能とし、その効果は大なるもの
がある。
に於てもライトアドレスカウンタ、リードアドレスカウ
ンタの更新はり一ドノくソクワード特有のデータバッフ
ァ読出しを意識せずに行えるためデータバッファ管理の
制御上はリードコマンドと全く同じ制御を行なうことが
可能で、データバッファ管理の制御を共通化し、ハード
ウェアのコスト上昇を防止し、且つリードバックワード
コマンドの高速処理を可能とし、その効果は大なるもの
がある。
第１図は本発明の一実施例を示す回路のブロック図、第
２図、第３図はデータバッファの状態遷移図である。１
１．１２はカウンタ、１３，１７゜２１はマルチプレク
サ、１４はデータバッファ、１５．１９は加算器、１６
はレジスタ、２０は制御部である。
２図、第３図はデータバッファの状態遷移図である。１
１．１２はカウンタ、１３，１７゜２１はマルチプレク
サ、１４はデータバッファ、１５．１９は加算器、１６
はレジスタ、２０は制御部である。
Claims (1)
- 入出力装置とメモリ間に設けられ、フォワードするデー
タ転送専用のデータ転送制御回路に於はルデータハツフ
ァ制御方式に於いて、データバッファの書込みワードア
ドレスを指定するライトアドレスカウンタと、データバ
ッファの読出しワードアドレスを指定するリードアドレ
スカウンタと、リードバックワードコマンドのために使
用するデータバッファの胱出しワードアドレスを指定す
るリードアドレスレジスタ及びこれ等を制御する制御回
路とを投け、フォワード系チャンネルコマンド実行時は
前記ライトアドレスカウンタとリードアドレスカウンタ
の差の値によりデータバッファを管理し、リードバック
ワードコマンド実行時には、データバッファの管理をフ
ォワード系チャネルコマンドと同様に行なうと共にデー
タバッファよりのデータ読出しは前記リードアドレスレ
ジスタの指示するナトレスを使用することにより、フォ
ワード系チャネルコマンドとリードバックワードコマン
ドとのデータバッファ管理方法を共通化したことを特徴
とするデータバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18552282A JPS5977535A (ja) | 1982-10-22 | 1982-10-22 | デ−タバツフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18552282A JPS5977535A (ja) | 1982-10-22 | 1982-10-22 | デ−タバツフア制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977535A true JPS5977535A (ja) | 1984-05-04 |
| JPS615180B2 JPS615180B2 (ja) | 1986-02-17 |
Family
ID=16172262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18552282A Granted JPS5977535A (ja) | 1982-10-22 | 1982-10-22 | デ−タバツフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977535A (ja) |
-
1982
- 1982-10-22 JP JP18552282A patent/JPS5977535A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615180B2 (ja) | 1986-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5977535A (ja) | デ−タバツフア制御方式 | |
| JPH0341856B2 (ja) | ||
| US4583167A (en) | Procedure and apparatus for conveying external and output data to a processor system | |
| US4618946A (en) | Dual page memory system having storage elements which are selectively swapped between the pages | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JP2776125B2 (ja) | 画像再生装置 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JP2552025B2 (ja) | データ転送方式 | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPS63206855A (ja) | デ−タ転送装置 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPH10254817A (ja) | Ｄｍａ転送制御システム | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS58101358A (ja) | メモリ制御方式 | |
| JPS6378260A (ja) | 入出力装置制御方式 | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 |